Różnicowe układy cyfrowe CMOS

Wielkość: px
Rozpocząć pokaz od strony:

Download "Różnicowe układy cyfrowe CMOS"

Transkrypt

1 1 Różnicowe układy cyfrowe CMOS Różnicowe układy cyfrowe CMOS 2 CVSL (Cascode Voltage Switch Logic) Różne nazwy: CVSL - Cascode Voltage Switch Logic DVSL - Differential Cascode Voltage Switch Logic 1

2 Cascode Voltage Switch Logic (CVSL) 3 Schemat blokowy bramki CVSL R.J. Baker, "CMOS Circuit Design, Layout, and Simulation, 3rd Edition", 3 ed. Wiley-IEEE, 2010 CVSL wykorzystuje pojedyncze tranzystory pmos w układzie z przerzutnikowym sprzężeniem zwrotnym. Z dwóch bloków logicznych z nmos FETami jeden realizuje funkcję logiczną, a drugi jej zaprzeczenie. Pozwala to czasami przyśpieszyć działanie układu dlatego, że w każdej gałęzi jest tylko jeden pmos FET, i dlatego, że działa dodatnie sprzężenie zwrotne. Kiedy jeden z bloków logicznych N jest przełączany do stanu przewodzącego, przez odpowiadający mu pmos FET może płynąć znaczny prąd, co prowadzi do zwiększonego poboru mocy w stosunku do logiki AOI CMOS. W stanie ustalonym prąd nie płynie, układ nie pobiera mocy. Konieczne doprowadzenie każdego sygnału wejściowego i jego zaprzeczenia. Przykładowa bramka CVSL 4 Przykład trójwejściowej bramki w technice CVSL. 2

3 Bramki XOR / XNOR w technice CVSL 5 Rozwiązanie dwuwejściowych bramek XOR / XNOR w technice CVSL. Rozwiązanie trójwejściowych bramek XOR / XNOR w technice CVSL, użyteczne w konstrukcji sumatora. Różnicowe układy cyfrowe CMOS 6 DSL (Differential Split-Level Logic) 3

4 Differential Split-Level Logic (DSL logic) 7 Schemat blokowy bramki DSL DSL wykorzystuje ograniczenie zakresu zmian napięcia wyjściowego w przykładzie do VDD/2 dla przyśpieszenia działania. Konieczne napięcie odniesienia V ref. Wada przepływ prądu w stanie ustalonym, w tej gałęzi, której napięcie wyjściowe wynosi VDD/2. Statyczne bramki CMOS z trójstanowymi wyjściami 8 Bufor trójstanowy Kiedy stan wejścia Enable jest wysoki, bramki NAND i NOR przenoszą zanegowany stan A (VDD lub masa) do bramek tranzystorów Ml i M2. Układ złożony z Ml i M2 działa jako inwerter. Na wyjściu (Out) pojawia się stan A. Kiedy stan wejścia Enable jest niski, bramka Ml jest dołączona do potencjału masy, a bramka M2 do VDD. Ml i M2 są więc w stanach odcięcia. Mówimy, że są w stanach wysokiej impedancji, inaczej Hi-Z. 4

5 Statyczne bramki CMOS z trójstanowymi wyjściami 9 Trójstanowy bufor odwracający Układy dynamiczne CMOS 10 Stosuje się je w celu: zmniejszenia złożoności, zwiększenia szybkości działania, zmniejszenia poboru mocy w stosunku do układów statycznych. 5

6 Bramka przejściowa i węzeł pamięciowy 11 PG pass gate bramka przejściowa C s impuls zegarowy Bramka logiczna ma pewną pojemność wejściową C s związaną z tranzystorami wejściowymi i ze ścieżkami metalicznymi. Układy dynamiczne wykorzystują ładunek zgromadzony w C s dla pamiętania przez pewien czas stanu logicznego reprezentowanego przez napięcie na C S. Kiedy stan wejścia zegarowego PG jest wysoki, to poziom logiczny wejścia, czyli punktu A, jest przenoszony na wejście inwertera, do punktu B. Dla A = "0" wejście inwertera jest zwarte do masy, natomiast dla A = "1" wejście inwertera ma potencjał VDD - V Tn względem masy. Kiedy stan wejścia zegarowego PG jest niski, to bramka PG jest zamknięta i w punkcie B, na wejściu inwertera jest pamiętany stan logiczny. Wartość logiczna jest pamiętana tak długo, jak długo utrzymuje się ładunek w pojemności wejściowej inwertera. Przerzutnik dynamiczny czuły na poziom. 12 C s R.J. Baker, "CMOS Circuit Design, Layout, and Simulation, 3rd Edition", 3 ed. Wiley-IEEE, 2010 Zmiany ładunku w węźle pamięciowym, a konsekwencji potencjału tego węzła, spowodowane są prądem upływu złącza pn dren-podłoże tranzystora PG i prowadzą do utraty zapamiętanej informacji. W układach z tranzystorami o długości kanałów rzędu kilkudziesięciu nanometrów i mniejszych dodatkową przyczyną upływu jest prąd podprogowy tranzystora oraz prąd tunelowy bramki. C s 6

7 Upływ ładunku przy wykorzystaniu bramki transmisyjnej (TG) jako klucza. 13 C s C s Przy użyciu bramki transmisyjnej jako klucza zmiany ładunku w pojemności wejściowej następują wskutek prądu upływu diody dren-wyspa tranzystora pmos lub prądu drenpodłoże tranzystora nmos. Jeśli prądy te są bliskie co do bezwzględnej wartości, to niemal kompensują się i zmiany ładunku w węźle pamięciowym są wolne. Generacja nieprzekrywających się sygnałów zegarowych dla układów dynamicznych 14 Ciąg układów PG/inwerter tworzy dynamiczny rejestr przesuwny. R.J. Baker, "CMOS Circuit Design, Layout, and Simulation, 3rd Edition", 3 ed. Wiley- IEEE, 2010 Przy wysokim Φ1 aktywne są stopnie pierwszy i trzeci. Dane są przekazywane z wejścia do punktu A0 oraz z punktu A1 do A2.Przy wysokim stanie Φ1 stanie i niskim Φ2 dane nie mogą być przekazywane z A0 do A1 i z A2 do A3. Przy niskim Φ1, a wysokim Φ2 dane są przekazywane z A0 do A1 i z A2 do A3. Jeśli jednak równocześnie stany Φ1 i Φ2 byłyby wysokie, to wejście miałoby połączenie z wyjściem, a tego chcemy uniknąć w rejestrze przesuwnym. Zastosowanie inwerterów służy odtworzeniu poziomów logicznych, podobnie jak są one odtwarzane w przypadku niewielkich zakłóceń. Warunkiem poprawnej pracy rejestru jest nieprzekrywanie się sygnałów zegara: Φ1 AND Φ2 = 0 7

8 Generacja nieprzekrywających się sygnałów zegarowych dla układów dynamicznych 15 NAND1 X NAND2 Y Używany przerzutnik zawiera elementy opóźniające, a wartość opóźnienia Δ jest sumą opóźnień bramki NAND i ciągu inwerterów dołączonych do jej wyjścia. Narastający od zera impuls zegarowy powoduje opadanie potencjału w punkcie X. Sprzężenie zwrotne z punktu X do wejścia NAND2 powoduje, że potencjał Y może narastać dopiero z opóźnieniem Δ po opadnięciu potencjału w punkcie X. Można zwiększyć opóźnienie przez zastosowanie większej ilości inwerterów lub innych układów opóźniających. Taktowany dynamiczny przerzutnik master-slave 16 Master Slave Przy niskim stanie sygnału zegarowego Φ1 tranzystory M2 i M3 przewodzą i bramka master działa jako inwerter stanu wejścia D zapisując odwrócony stan D w pojemności C N1 dołączonej do wyjścia N1. Tranzystory M6 i M7 nie przewodzą bramka slave jest w stanie wyskiej impedancji i pojemność C Q dołączona do wyjścia Q pamięta poprzedni stan. Przy wysokim stanie sygnału zegarowego Φ1 tranzystory M2 i M3 nie przewodzą i pojemność C N1 pamięta stan zapisany w fazie niskiej wartości Φ1. Tranzystory M6 i M7 przewodzą bramka slave działa jako inwerter stanu wejścia N1 zapisując odpowiedni stan w pojemności C Q. R.J. Baker, "CMOS Circuit Design, Layout, and Simulation, 3rd Edition", 3 ed. Wiley-IEEE, 2010 Sygnały zegarowe mogą być generowane przez zwykły przerzutnik RS. Nie jest wymagana długa zwłoka Δ. (A clocked CMOS latch. The clock signals can be generated with an RS latch so that the edges occur essentially at the same moment in time.) 8

9 Niewielka złożoność konstrukcyjna układów dynamicznych 17 Master Slave Dynamiczny przerzutnik D master-slave 8 tranzystorów. R.J. Baker, "CMOS Circuit Design, Layout, and Simulation, 3rd Edition", 3 ed. Wiley-IEEE, 2010 Konstrukcja AOI zawierająca stosunkowo niewiele tranzystorów statycznego przerzutnika D master-slave z bramkami transmisyjnymi, 16 tranzystorów. Układy cyfrowe PE (Precharge Evaluate) 18 F = A0 A1 A2 Konstrukcja PE trójwejściowej bramki NAND Wykonywanie operacji logicznych przebiega w dwóch fazach. W fazie pierwszej "precharge" stan Φ1 jest niski- pojemność C out, dołączona do wyjścia "Out", jest ładowana do wysokiego stanu, to jest do napięcia VDD, przez przewodzący pmos FET M5. nmos FET M1 jest odcięty, co zapobiega rozładowywaniu C out. W fazie drugiej "evaluate" stan Φ1 jest wysoki. pmos FET M5 jest odcięty, a nmos FET M1 przewodzi, co pozwala wykonać zaprojektowane działanie logiczne na zmiennych wejściowych A0...An. Jeśli na wyjściu, w wyniku, ma być stan niski, to C out jest rozładowywana przez tranzystory z kanałami n. Jesli ma być stan wysoki, to nmos FETy nie rozładowują C out bo są odcięte. Wada - poprawny wynik w postaci stanu niskiego pojawia się na wyjściu tylko w jednej części cyklu zegarowego Φ1. Wada - stan wysoki na wyjściu na jest pamiętany tylko do chwili gdy C out rozładuje się wskutek prądów upływu. 9

10 Model tranzystora MOS dla bardzo zgrubnego szacowania czasu przełączania nmos FET Model W zakresie nasycenia, gdy V GS > V Tn 19 R n I Dsat W KPn L V DS > V GS V Tn > 0 V ( V V ) GS 2 2 Tn Przyjmujemy, że klucz jest zwarty gdy na bramce tranzystora jest stan wysoki. Rezystancję włączonego tranzystora bardzo zgrubnie przybliżamy jako: R n L KP W n ( V V ) DD Tn Pojemność dołączoną do drenu bardzo zgrubnie przybliżamy jako: C C + C + C D gdzie: GDn connect in β = μ C n n ox W W = KPn L L ε 2ε SiO 0 Cox = tox Ten model jest bardzo niedokładny. Obliczone czasy przełączania wymagają weryfikacji przy pomocy symulacji. C GDn pojemność GD przełączanego tranzystora, C connect pojemność związana z połączeniem następnego stopnia, C in pojemność wejściowa następnego stopnia. Przykładowa bramka dynamiczna precharge-evaluate 20 Przykładowa funkcja logiczna: F = A1 + A2 + A3 A4 Bramka dynamiczna PE Bramka statyczna AOI realizująca tę samą funkcję Bramka dynamiczna wykorzystuje mniej tranzystorów, tylko nmos FETy + nmos FET evaluate + pmos FET precharge. Uwaga: układ wymaga zegara Φ1. Nie jest więc pewne, że cały układ zrealizowany jako dynamiczny PE będzie miał mniej tranzystorów niż zrealizowany jako statyczny AOI. - Sprawdź zanim zatwierdzisz konstrukcję. 10

11 A Glitch problem of Precharge-Evaluate Logic Gates 21 Domino Logic free of a glitch problem 22 11

12 Domino Logic free of a glitch problem 23 NP Logic (Zipper Logic) free of a glitch problem 24 12

Pamięci RAM i ROM. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007

Pamięci RAM i ROM. R. J. Baker, CMOS Circuit Design, Layout, and Simulation, Wiley-IEEE Press, 2 wyd. 2007 Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007 Tranzystor MOS z długim kanałem kwadratowa aproksymacja charakterystyk 2 W triodowym, gdy W zakresie

Bardziej szczegółowo

Ogólny schemat inwertera MOS

Ogólny schemat inwertera MOS Ogólny schemat inwertera MOS Obciążenie V i V o Sterowanie Rodzaje cyfrowych układów scalonych MOS Układy cyfrowe MOS PMOS NMOS MOS BiMOS z obciążeniem zubożanym z obciążeniem wzbogacanym statyczne dynamiczne

Bardziej szczegółowo

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4 Ćwiczenie 4 Cel ćwiczenia Celem ćwiczenia jest poznanie charakterystyk statycznych układów scalonych CMOS oraz ich własności dynamicznych podczas procesu przełączania. Wiadomości podstawowe. Budowa i działanie

Bardziej szczegółowo

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO Ćwiczenie 11 BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO 11.1 Cel ćwiczenia Celem ćwiczenia jest poznanie rodzajów, budowy i właściwości przerzutników astabilnych, monostabilnych oraz

Bardziej szczegółowo

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa Tranzystor jako klucz elektroniczny - Ćwiczenie. Cel ćwiczenia Zapoznanie się z podstawowymi układami pracy tranzystora bipolarnego jako klucza elektronicznego. Bramki logiczne realizowane w technice RTL

Bardziej szczegółowo

Podstawy elektroniki cz. 2 Wykład 2

Podstawy elektroniki cz. 2 Wykład 2 Podstawy elektroniki cz. 2 Wykład 2 Elementarne prawa Trzy elementarne prawa 2 Prawo Ohma Stosunek natężenia prądu płynącego przez przewodnik do napięcia pomiędzy jego końcami jest stały R U I 3 Prawo

Bardziej szczegółowo

Ćw. 8 Bramki logiczne

Ćw. 8 Bramki logiczne Ćw. 8 Bramki logiczne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi, poznanie ich rodzajów oraz najwaŝniejszych parametrów opisujących ich własności elektryczne.

Bardziej szczegółowo

Ćwiczenie 6. Przerzutniki bistabilne (Flip-Flop) Cel

Ćwiczenie 6. Przerzutniki bistabilne (Flip-Flop) Cel Ćwiczenie 6 Przerzutniki bistabilne (Flip-Flop) Cel Poznanie zasady działania i charakterystycznych właściwości różnych typów przerzutników bistabilnych. Wstęp teoretyczny. Przerzutniki Flip-flop (FF),

Bardziej szczegółowo

Projekt Układów Logicznych

Projekt Układów Logicznych Politechnika Opolska Wydział Elektrotechniki i Automatyki Kierunek: Informatyka Opole, dn. 21 maja 2005 Projekt Układów Logicznych Temat: Bramki logiczne CMOS Autor: Dawid Najgiebauer Informatyka, sem.

Bardziej szczegółowo

Wprowadzenie do techniki Cyfrowej i Mikroelektroniki

Wprowadzenie do techniki Cyfrowej i Mikroelektroniki Wprowadzenie do techniki Cyfrowej i Mikroelektroniki Małgorzata Napieralska Katedra Mikroelektroniki i Technik Informatycznych tel. 26-55 mnapier@dmcs.p.lodz.pl Literatura W. Marciniak Przyrządy półprzewodnikowe

Bardziej szczegółowo

PL 183356 B1 H03K 17/687 G05F 1/44. Fig. 1 (19) PL (11) 183356 (12) OPIS PATENTOWY (13) B1. Siemens Aktiengesellschaft, Monachium, DE

PL 183356 B1 H03K 17/687 G05F 1/44. Fig. 1 (19) PL (11) 183356 (12) OPIS PATENTOWY (13) B1. Siemens Aktiengesellschaft, Monachium, DE RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21) Numer zgłoszenia: 320932 (22) Data zgłoszenia: 03.07.1997 (19) PL (11) 183356 (13) B1 (51 ) IntCl7 H02J 1/04 H03K

Bardziej szczegółowo

LABORATORIUM z przedmiotu ALGORYTMY I PROJEKTOWANIE UKŁADÓW VLSI

LABORATORIUM z przedmiotu ALGORYTMY I PROJEKTOWANIE UKŁADÓW VLSI LABORATORIUM z przedmiotu ALGORYTMY I PROJEKTOWANIE UKŁADÓW VLSI 1. PRZEBIEG ĆWICZEŃ LABORATORYJNYCH Nauka edytora topografii MAGIC na przykładzie inwertera NOT w technologii CMOS Powiązanie topografii

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Schemat ogólny X Y Układ kombinacyjny S Z Pamięć Zegar Działanie układu Zmiany wartości wektora S możliwe tylko w dyskretnych chwilach czasowych

Bardziej szczegółowo

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14 PL 217071 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 217071 (13) B1 (21) Numer zgłoszenia: 388756 (51) Int.Cl. H03K 3/023 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

dwójkę liczącą Licznikiem Podział liczników:

dwójkę liczącą Licznikiem Podział liczników: 1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.

Bardziej szczegółowo

ELEMENTY UKŁADÓW ENERGOELEKTRONICZNYCH

ELEMENTY UKŁADÓW ENERGOELEKTRONICZNYCH Politechnika Warszawska Wydział Elektryczny ELEMENTY UKŁADÓW ENERGOELEKTRONICZNYCH Piotr Grzejszczak Mieczysław Nowak P W Instytut Sterowania i Elektroniki Przemysłowej 2015 Wiadomości ogólne Tranzystor

Bardziej szczegółowo

UKŁADY CYFROWE. Układ kombinacyjny

UKŁADY CYFROWE. Układ kombinacyjny UKŁADY CYFROWE Układ kombinacyjny Układów kombinacyjnych są bramki. Jedną z cech układów kombinacyjnych jest możliwość przedstawienia ich działania (opisu) w postaci tabeli prawdy. Tabela prawdy podaje

Bardziej szczegółowo

Pamięci RAM i ROM. Pamięć RAM 2. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd (C mbit.

Pamięci RAM i ROM. Pamięć RAM 2. R. J. Baker, CMOS Circuit Design, Layout, and Simulation, Wiley-IEEE Press, 2 wyd (C mbit. Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007 Pamięć RAM 2 (C mbit ) C col_array DRAM cell circuit Schematic of DRAM 4 4 array-section B. El-Kareh,

Bardziej szczegółowo

Układy TTL i CMOS. Trochę logiki

Układy TTL i CMOS. Trochę logiki Układy TTL i CMOS O liczbie elementów użytych do budowy jakiegoś urządzenia elektronicznego, a więc i o możliwości obniżenia jego ceny, decyduje dzisiaj liczba zastosowanych w nim układów scalonych. Najstarszą

Bardziej szczegółowo

11.Zasady projektowania komórek standardowych

11.Zasady projektowania komórek standardowych LABORATORIUM PODSTAW MIKROELEKTRONIKI 39 11.Zasady projektowania komórek standardowych 11.1.Projektowanie komórek standardowych Formę komórki standardowej powinny mieć wszystkie projekty od inwertera do

Bardziej szczegółowo

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE Wydział Informatyki, Elektroniki i Telekomunikacji Katedra Elektroniki LABORATORIUM Elektronika LICZNIKI ELWIS Rev.1.0 1. Wprowadzenie Celem

Bardziej szczegółowo

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające Zapamiętywanie wartości wybranych zmiennych binarnych, jak również sekwencji tych wartości odbywa się w układach

Bardziej szczegółowo

LEKCJA. TEMAT: Funktory logiczne.

LEKCJA. TEMAT: Funktory logiczne. TEMAT: Funktory logiczne. LEKCJA 1. Bramką logiczną (funktorem) nazywa się układ elektroniczny realizujący funkcje logiczne jednej lub wielu zmiennych. Sygnały wejściowe i wyjściowe bramki przyjmują wartość

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo

Wzmacniacze napięciowe z tranzystorami komplementarnymi CMOS

Wzmacniacze napięciowe z tranzystorami komplementarnymi CMOS Wzmacniacze napięciowe z tranzystorami komplementarnymi CMOS Cel ćwiczenia: Praktyczne wykorzystanie wiadomości do projektowania wzmacniacza z tranzystorami CMOS Badanie wpływu parametrów geometrycznych

Bardziej szczegółowo

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój:

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój: Podstawy Elektroniki Prowadzący: Prof. dr hab. Zbigniew Lisik Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój: 116 e-mail: zbigniew.lisik@p.lodz.pl Program: wykład - 15h laboratorium

Bardziej szczegółowo

Ćwiczenie ZINTEGROWANE SYSTEMY CYFROWE. Pakiet edukacyjny DefSim Personal. Analiza prądowa IDDQ

Ćwiczenie ZINTEGROWANE SYSTEMY CYFROWE. Pakiet edukacyjny DefSim Personal. Analiza prądowa IDDQ Ćwiczenie 2 ZINTEGROWANE SYSTEMY CYFROWE Pakiet edukacyjny DefSim Personal Analiza prądowa IDDQ K A T E D R A M I K R O E L E K T R O N I K I I T E C H N I K I N F O R M A T Y C Z N Y C H Politechnika

Bardziej szczegółowo

Proste układy sekwencyjne

Proste układy sekwencyjne Proste układy sekwencyjne Układy sekwencyjne to takie w których niektóre wejścia są sterowany przez wyjściaukładu( zawierają sprzężenie zwrotne ). Układy sekwencyjne muszą zawierać elementy pamiętające

Bardziej szczegółowo

Podział układów cyfrowych. rkijanka

Podział układów cyfrowych. rkijanka Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych

Bardziej szczegółowo

1 Dana jest funkcja logiczna f(x 3, x 2, x 1, x 0 )= (1, 3, 5, 7, 12, 13, 15 (4, 6, 9))*.

1 Dana jest funkcja logiczna f(x 3, x 2, x 1, x 0 )= (1, 3, 5, 7, 12, 13, 15 (4, 6, 9))*. EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 0/0 Odpowiedzi do zadań dla grupy elektronicznej na zawody II stopnia (okręgowe) Dana jest funkcja logiczna f(x 3, x,

Bardziej szczegółowo

CYFROWE UKŁADY SCALONE STOSOWANE W AUTOMATYCE

CYFROWE UKŁADY SCALONE STOSOWANE W AUTOMATYCE Pracownia Automatyki Katedry Tworzyw Drzewnych Ćwiczenie 5 str. 1/16 ĆWICZENIE 5 CYFROWE UKŁADY SCALONE STOSOWANE W AUTOMATYCE 1.CEL ĆWICZENIA: zapoznanie się z podstawowymi elementami cyfrowymi oraz z

Bardziej szczegółowo

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja 0.1 29.10.2013 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące

Bardziej szczegółowo

Wzmacniacz operacyjny

Wzmacniacz operacyjny parametry i zastosowania Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego (klasyka: Fairchild ua702) 1965 Wzmacniacze

Bardziej szczegółowo

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki 74132.

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki 74132. Bramki logiczne 1. Czas trwania: 3h 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki 74132. 3. Wymagana znajomość pojęć stany logiczne Hi, Lo, stan

Bardziej szczegółowo

Generatory impulsowe przerzutniki

Generatory impulsowe przerzutniki Generatory impulsowe przerzutniki Wrocław 2015 Przerzutniki Przerzutniki stosuje się do przechowywania małych ilości danych, do których musi być zapewniony ciągły dostęp. Ze względu na łatwy odczyt i zapis,

Bardziej szczegółowo

Podstawowe bramki logiczne

Podstawowe bramki logiczne Temat i plan wykładu Podstawowe bramki logiczne 1. Elementarne funkcje logiczne, symbole 2. Struktura bramek bipolarnych, CMOS i BiCMOS 3. Parametry bramek 4. Rodziny układów cyfrowych 5. Elastyczność

Bardziej szczegółowo

Zabezpieczenie akumulatora Li-Poly

Zabezpieczenie akumulatora Li-Poly Zabezpieczenie akumulatora Li-Poly rev. 2, 02.02.2011 Adam Pyka Wrocław 2011 1 Wstęp Akumulatory litowo-polimerowe (Li-Po) ze względu na korzystny stosunek pojemności do masy, mały współczynnik samorozładowania

Bardziej szczegółowo

WSTĘP DO ELEKTRONIKI

WSTĘP DO ELEKTRONIKI WSTĘP DO ELEKTRONIKI Część VI Sprzężenie zwrotne Wzmacniacz operacyjny Wzmacniacz operacyjny w układach z ujemnym i dodatnim sprzężeniem zwrotnym Janusz Brzychczyk IF UJ Sprzężenie zwrotne Sprzężeniem

Bardziej szczegółowo

Podstawy Elektroniki dla Teleinformatyki. Generator relaksacyjny

Podstawy Elektroniki dla Teleinformatyki. Generator relaksacyjny AGH Katedra Elektroniki Podstawy Elektroniki dla Teleinformatyki 2014 r. Generator relaksacyjny Ćwiczenie 6 1. Wstęp Celem ćwiczenia jest zapoznanie się, poprzez badania symulacyjne, z działaniem generatorów

Bardziej szczegółowo

A-6. Wzmacniacze operacyjne w układach nieliniowych (diody)

A-6. Wzmacniacze operacyjne w układach nieliniowych (diody) A-6. Wzmacniacze operacyjne w układach nieliniowych (diody) I. Zakres ćwiczenia 1. Zastosowanie diod i wzmacniacza operacyjnego µa741 w następujących układach nieliniowych: a) generator funkcyjny b) wzmacniacz

Bardziej szczegółowo

Budowa. Metoda wytwarzania

Budowa. Metoda wytwarzania Budowa Tranzystor JFET (zwany też PNFET) zbudowany jest z płytki z jednego typu półprzewodnika (p lub n), która stanowi tzw. kanał. Na jego końcach znajdują się styki źródła (ang. source - S) i drenu (ang.

Bardziej szczegółowo

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek Architektura systemów komputerowych Poziom układów logicznych. Układy sekwencyjne Cezary Bolek Katedra Informatyki Plan wykładu Układy sekwencyjne Synchroniczność, asynchroniczność Zatrzaski Przerzutniki

Bardziej szczegółowo

ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI

ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 1 ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 15.1. CEL ĆWICZENIA Celem ćwiczenia jest poznanie podstawowych właściwości wzmacniaczy mocy małej częstotliwości oraz przyswojenie umiejętności

Bardziej szczegółowo

Ćwiczenie 4. Parametry statyczne tranzystorów polowych JFET i MOSFET

Ćwiczenie 4. Parametry statyczne tranzystorów polowych JFET i MOSFET Ćwiczenie 4 Parametry statyczne tranzystorów polowych JFET i MOSFET Cel ćwiczenia Podstawowym celem ćwiczenia jest poznanie charakterystyk statycznych tranzystorów polowych złączowych oraz z izolowaną

Bardziej szczegółowo

Bramki Instrukcja do laboratorium AGH w Krakowie Katedra Elektroniki Ernest Jamro Aktualizacja:

Bramki Instrukcja do laboratorium AGH w Krakowie Katedra Elektroniki Ernest Jamro Aktualizacja: Technika Cyfrowa i Układy Programowalne Bramki Instrukcja do laboratorium AGH w Krakowie Katedra Elektroniki Ernest Jamro Aktualizacja: 21-10-2016 1. Podłączenie układu Podłącz wyprowadzenia płytki z układem

Bardziej szczegółowo

Modelowanie diod półprzewodnikowych

Modelowanie diod półprzewodnikowych Modelowanie diod półprzewodnikowych Programie PSPICE wbudowane są modele wielu elementów półprzewodnikowych takich jak diody, tranzystory bipolarne, tranzystory dipolowe złączowe, tranzystory MOSFET, tranzystory

Bardziej szczegółowo

Technika Mikroprocesorowa

Technika Mikroprocesorowa Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa

Bardziej szczegółowo

Tranzystory polowe. Podział. Tranzystor PNFET (JFET) Kanał N. Kanał P. Drain. Gate. Gate. Source. Tranzystor polowy (FET) Z izolowaną bramką (IGFET)

Tranzystory polowe. Podział. Tranzystor PNFET (JFET) Kanał N. Kanał P. Drain. Gate. Gate. Source. Tranzystor polowy (FET) Z izolowaną bramką (IGFET) Tranzystory polowe Podział Tranzystor polowy (FET) Złączowy (JFET) Z izolowaną bramką (IFET) ze złączem ms (MFET) ze złączem PN (PNFET) Typu MO (MOFET, HEXFET) cienkowarstwowy (TFT) z kanałem zuobożanym

Bardziej szczegółowo

1. Rezonansowe wzmacniacze mocy wielkiej częstotliwości 2. Generatory drgań sinusoidalnych

1. Rezonansowe wzmacniacze mocy wielkiej częstotliwości 2. Generatory drgań sinusoidalnych Spis treści Przedmowa 11 Wykaz ważniejszych oznaczeń 13 1. Rezonansowe wzmacniacze mocy wielkiej częstotliwości 19 1.1. Wprowadzenie 19 1.2. Zasada pracy i ogólne własności rezonansowych wzmacniaczy mocy

Bardziej szczegółowo

Materiały używane w elektronice

Materiały używane w elektronice Materiały używane w elektronice Typ Rezystywność [Wm] Izolatory (dielektryki) Over 10 5 półprzewodniki 10-5 10 5 przewodniki poniżej 10-5 nadprzewodniki (poniżej 20K) poniżej 10-15 Model pasm energetycznych

Bardziej szczegółowo

Wzmacniacze operacyjne

Wzmacniacze operacyjne Wzmacniacze operacyjne Cel ćwiczenia Celem ćwiczenia jest badanie podstawowych układów pracy wzmacniaczy operacyjnych. Wymagania Wstęp 1. Zasada działania wzmacniacza operacyjnego. 2. Ujemne sprzężenie

Bardziej szczegółowo

Dioda półprzewodnikowa

Dioda półprzewodnikowa mikrofalowe (np. Gunna) Dioda półprzewodnikowa Dioda półprzewodnikowa jest elementem elektronicznym wykonanym z materiałów półprzewodnikowych. Dioda jest zbudowana z dwóch różnie domieszkowanych warstw

Bardziej szczegółowo

Ćwiczenie 10. Badanie przerzutników 1.Cel ćwiczenia Celem ćwiczenia jest praktyczne poznanie własności układów przerzutniowych i sposobów ich badania.

Ćwiczenie 10. Badanie przerzutników 1.Cel ćwiczenia Celem ćwiczenia jest praktyczne poznanie własności układów przerzutniowych i sposobów ich badania. Ćwiczenie 10 Badanie przerzutników 1.Cel ćwiczenia Celem ćwiczenia jest praktyczne poznanie własności układów przerzutniowych i sposobów ich badania. 2. Wiadomości podstawowe Przerzutnikami nazywamy układy,

Bardziej szczegółowo

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania.

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania. UKŁDAY CYFROWE Układy cyfrowe są w praktyce realizowane różnymi technikami. W prostych urządzeniach automatyki powszechnie stosowane są układy elektryczne, wykorzystujące przekaźniki jako podstawowe elementy

Bardziej szczegółowo

Temat i cel wykładu. Tranzystory

Temat i cel wykładu. Tranzystory POLTECHNKA BAŁOSTOCKA Temat i cel wykładu WYDZAŁ ELEKTRYCZNY Tranzystory Celem wykładu jest przedstawienie: konstrukcji i działania tranzystora bipolarnego, punktu i zakresów pracy tranzystora, konfiguracji

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 14/12

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 14/12 PL 218560 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 218560 (13) B1 (21) Numer zgłoszenia: 393408 (51) Int.Cl. H03F 3/18 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

2.2. Metoda przez zmianę strumienia magnetycznego Φ Metoda przez zmianę napięcia twornika Układ Ward-Leonarda

2.2. Metoda przez zmianę strumienia magnetycznego Φ Metoda przez zmianę napięcia twornika Układ Ward-Leonarda 5 Spis treści Przedmowa... 11 Wykaz ważniejszych oznaczeń... 13 1. Badanie silnika prądu stałego... 15 1.1. Elementy maszyn prądu stałego... 15 1.2. Zasada działania i budowa maszyny prądu stałego... 17

Bardziej szczegółowo

Tranzystory. 1. Tranzystory bipolarne 2. Tranzystory unipolarne. unipolarne. bipolarny

Tranzystory. 1. Tranzystory bipolarne 2. Tranzystory unipolarne. unipolarne. bipolarny POLTEHNKA AŁOSTOKA Tranzystory WYDZAŁ ELEKTYZNY 1. Tranzystory bipolarne 2. Tranzystory unipolarne bipolarny unipolarne Trójkońcówkowy (czterokońcówkowy) półprzewodnikowy element elektroniczny, posiadający

Bardziej szczegółowo

Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki

Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki Temat ćwiczenia: Przetwornica impulsowa DC-DC typu boost

Bardziej szczegółowo

Bramki logiczne. (spadek napięcia na diodzie D oraz złączu BE tranzystora R 2

Bramki logiczne. (spadek napięcia na diodzie D oraz złączu BE tranzystora R 2 Bramki logiczne Układy logiczne opisywane przez algebrę Boole a mogą być praktycznie realizowane z wykorzystaniem cyfrowych bramek logicznych, dostępnych w postaci układów scalonych. W układach tych zmienne

Bardziej szczegółowo

Tranzystorowe wzmacniacze OE OB OC. na tranzystorach bipolarnych

Tranzystorowe wzmacniacze OE OB OC. na tranzystorach bipolarnych Tranzystorowe wzmacniacze OE OB OC na tranzystorach bipolarnych Wzmacniacz jest to urządzenie elektroniczne, którego zadaniem jest : proporcjonalne zwiększenie amplitudy wszystkich składowych widma sygnału

Bardziej szczegółowo

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55 Układy cyfrowe Funkcje logiczne AND A B X = A B... 2/55 Funkcje logiczne OR A B X = A + B NOT A A... 3/55 Twierdzenia algebry Boole a A + B = B + A A B = B A A + B + C = A + (B+C( B+C) ) = (A+B( A+B) )

Bardziej szczegółowo

Źródła i zwierciadła prądowe

Źródła i zwierciadła prądowe PUAV Wykład 6 Źródła i zwierciadła prądowe Źródła i zwierciadła prądowe Źródło prądowe: element lub układ, który wymusza w jakiejś gałęzi prąd o określonej wartości Źródła i zwierciadła prądowe Źródło

Bardziej szczegółowo

4. Funktory CMOS cz.2

4. Funktory CMOS cz.2 2.2 Funktor z wyjściem trójstanowym 4. Funktory CMOS cz.2 Fragment płyty czołowej modelu poniżej. We wszystkich pomiarach bramki z wyjściem trójstanowym zastosowano napięcie zasilające E C = 4.5 V. Oprócz

Bardziej szczegółowo

Projektowania Układów Elektronicznych CAD Laboratorium

Projektowania Układów Elektronicznych CAD Laboratorium Projektowania Układów Elektronicznych CAD Laboratorium ĆWICZENIE NR 3 Temat: Symulacja układów cyfrowych. Ćwiczenie demonstruje podstawowe zasady analizy układów cyfrowych przy wykorzystaniu programu PSpice.

Bardziej szczegółowo

1. Definicja i przeznaczenie przerzutnika monostabilnego.

1. Definicja i przeznaczenie przerzutnika monostabilnego. 1. Definicja i przeznaczenie przerzutnika monostabilnego. Przerzutniki monostabline w odróżnieniu od przerzutników bistabilnych zapamiętują stan na z góry założony, ustalony przez konstruktora układu,

Bardziej szczegółowo

Ćw. 7 Wyznaczanie parametrów rzeczywistych wzmacniaczy operacyjnych (płytka wzm. I)

Ćw. 7 Wyznaczanie parametrów rzeczywistych wzmacniaczy operacyjnych (płytka wzm. I) Ćw. 7 Wyznaczanie parametrów rzeczywistych wzmacniaczy operacyjnych (płytka wzm. I) Celem ćwiczenia jest wyznaczenie parametrów typowego wzmacniacza operacyjnego. Ćwiczenie ma pokazać w jakich warunkach

Bardziej szczegółowo

Działanie tranzystorów polowych MOS. (powtórka)

Działanie tranzystorów polowych MOS. (powtórka) 1 ziałanie tranzystorów polowych MOS (powtórka V GS większe od napięcia progowego V Tn, V S 0 V Krzem pod powierzchnią SiO w stanie silnej inwersji. Tranzystor odetkany gdy V GS > V Tn > 0 V. Między źródłem

Bardziej szczegółowo

PL B1. INSTYTUT MECHANIKI GÓROTWORU POLSKIEJ AKADEMII NAUK, Kraków, PL BUP 21/08. PAWEŁ LIGĘZA, Kraków, PL

PL B1. INSTYTUT MECHANIKI GÓROTWORU POLSKIEJ AKADEMII NAUK, Kraków, PL BUP 21/08. PAWEŁ LIGĘZA, Kraków, PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 209493 (13) B1 (21) Numer zgłoszenia: 382135 (51) Int.Cl. G01F 1/698 (2006.01) G01P 5/12 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

Organizacja laboratorium. Zadania do wykonania w czasie laboratorium z części PSPICE

Organizacja laboratorium. Zadania do wykonania w czasie laboratorium z części PSPICE Organizacja laboratorium W czasie laboratorium należy wykonać 9 ćwiczeń, po 3 z części PSPICE, Verilog oraz VHDL. Ćwiczenia punktowane są odpowiednio po 5, 5, 6 (PSPICE), 5, 6, 6 (Verilog) oraz 5, 6, 6

Bardziej szczegółowo

Ćwiczenie nr 6 (część teoretyczna) Przełączanie tranzystora

Ćwiczenie nr 6 (część teoretyczna) Przełączanie tranzystora Ćwiczenie nr 6 (część teoretyczna) Przełączanie tranzystora Normalnym stanem pracy tranzystora bipolarnego są takie warunki pracy, że w stanie spoczynkowym, czyli bez sygnału wejściowego, wartość prądu

Bardziej szczegółowo

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska 1947 r. pierwszy tranzystor ostrzowy John Bradeen (z lewej), William Shockley (w środku) i Walter Brattain (z prawej) (Bell Labs) Zygmunt Kubiak

Bardziej szczegółowo

W książce tej przedstawiono:

W książce tej przedstawiono: Elektronika jest jednym z ważniejszych i zarazem najtrudniejszych przedmiotów wykładanych na studiach technicznych. Co istotne, dogłębne zrozumienie jej prawideł, jak również opanowanie pewnej wiedzy praktycznej,

Bardziej szczegółowo

Podstawy techniki cyfrowej cz.2 wykład 3 i 5

Podstawy techniki cyfrowej cz.2 wykład 3 i 5 Podstawy techniki cyfrowej cz.2 wykład 3 i 5 Rafał Walkowiak Wersja 0.1 29.10.2013 Układy cyfrowe Ogólna struktura logiczna: Wej ster Dane bloki funkcjonalne dla realizacji określonych funkcji przetwarzania

Bardziej szczegółowo

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Ćwiczenie

Bardziej szczegółowo

Zastosowania nieliniowe wzmacniaczy operacyjnych

Zastosowania nieliniowe wzmacniaczy operacyjnych UKŁADY ELEKTRONICZNE Instrukcja do ćwiczeń laboratoryjnych Zastosowania nieliniowe wzmacniaczy operacyjnych Laboratorium Układów Elektronicznych Poznań 2008 1. Cel i zakres ćwiczenia Celem ćwiczenia jest

Bardziej szczegółowo

Wydział Elektryczny. Temat i plan wykładu. Politechnika Białostocka. Wzmacniacze

Wydział Elektryczny. Temat i plan wykładu. Politechnika Białostocka. Wzmacniacze Politechnika Białostocka Temat i plan wykładu Wydział Elektryczny Wzmacniacze 1. Wprowadzenie 2. Klasyfikacja i podstawowe parametry 3. Wzmacniacz w układzie OE 4. Wtórnik emiterowy 5. Wzmacniacz róŝnicowy

Bardziej szczegółowo

10. KLUCZE DWUKIERUNKOWE, MULTIPLEKSERY I DEMULTIPLEKSERY CMOS

10. KLUCZE DWUKIERUNKOWE, MULTIPLEKSERY I DEMULTIPLEKSERY CMOS . KLUZE DWUKIERUNKOWE, MULTIPLEKSERY I DEMULTIPLEKSERY MOS.. EL ĆWIZENIA elem ćwiczenia jest poznanie podstawowych charakterystyk kluczy dwukierunkowych oraz głównych właściwości multipleksera i demultipleksera

Bardziej szczegółowo

1. Zarys właściwości półprzewodników 2. Zjawiska kontaktowe 3. Diody 4. Tranzystory bipolarne

1. Zarys właściwości półprzewodników 2. Zjawiska kontaktowe 3. Diody 4. Tranzystory bipolarne Spis treści Przedmowa 13 Wykaz ważniejszych oznaczeń 15 1. Zarys właściwości półprzewodników 21 1.1. Półprzewodniki stosowane w elektronice 22 1.2. Struktura energetyczna półprzewodników 22 1.3. Nośniki

Bardziej szczegółowo

1.Podstawytechnikicyfrowej

1.Podstawytechnikicyfrowej Materiały do wykładu 1.Podstawytechnikicyfrowej Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 24 stycznia 2009 Sygnały 1.1 analogowe dyskretne ciągłe w czasie dyskretne w czasie Sygnały

Bardziej szczegółowo

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 2

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 2 Ćwiczenie 2 Cel ćwiczenia Celem ćwiczenia jest poznanie statycznych charakterystyk tranzystorów bipolarnych oraz metod identyfikacji parametrów odpowiadających im modeli małosygnałowych, poznanie metod

Bardziej szczegółowo

Badanie charakterystyk elementów półprzewodnikowych

Badanie charakterystyk elementów półprzewodnikowych Badanie charakterystyk elementów półprzewodnikowych W ramach ćwiczenia student poznaje praktyczne właściwości elementów półprzewodnikowych stosowanych w elektronice przez badanie charakterystyk diody oraz

Bardziej szczegółowo

Ćwiczenie 5. Zastosowanie tranzystorów bipolarnych cd. Wzmacniacze MOSFET

Ćwiczenie 5. Zastosowanie tranzystorów bipolarnych cd. Wzmacniacze MOSFET Ćwiczenie 5 Zastosowanie tranzystorów bipolarnych cd. Wzmacniacze MOSFET Układ Super Alfa czyli tranzystory w układzie Darlingtona Zbuduj układ jak na rysunku i zaobserwuj dla jakiego położenia potencjometru

Bardziej szczegółowo

LABORATORIUM ELEKTRONIKA I ENERGOELEKTRONIKA BADANIE GENERATORÓW PRZEBIEGÓW PROSTOKĄTNYCH I GENERATORÓW VCO

LABORATORIUM ELEKTRONIKA I ENERGOELEKTRONIKA BADANIE GENERATORÓW PRZEBIEGÓW PROSTOKĄTNYCH I GENERATORÓW VCO LABORATORIUM ELEKTRONIKA I ENERGOELEKTRONIKA BADANIE GENERATORÓW PRZEBIEGÓW PROSTOKĄTNYCH I GENERATORÓW VCO Opracował: mgr inż. Andrzej Biedka . Zapoznać się ze schematem ideowym płytki ćwiczeniowej 2.

Bardziej szczegółowo

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE Podstawowymi bramkami logicznymi są układy stanowiące: - funktor typu AND (funkcja

Bardziej szczegółowo

Katalog skrócony układów logicznych CMOS serii 4000

Katalog skrócony układów logicznych CMOS serii 4000 Katalog skrócony układów logicznych CMOS serii 4000 4000 Dwie 3 wejściowe bramki NOR oraz inwerter Czas propagacji: 25ns, 60ns przy 5V Łączny pobór prądu: 0,3mA przy 5V, 0,6mA Częstotliwość danych: 1MHz

Bardziej szczegółowo

1 Tranzystor MOS. 1.1 Stanowisko laboratoryjne. 1 TRANZYSTOR MOS

1 Tranzystor MOS. 1.1 Stanowisko laboratoryjne. 1 TRANZYSTOR MOS 1 Tranzystor MOS Podczas bierzącego ćwiczenia omówiony zostanie sposób działania tranzystora polowego nmos, zbadane zostaną podstawowe charakterystyki tranzystora, oraz szybkość jego działania. Przed przystąpieniem

Bardziej szczegółowo

BRAMKI. Konspekt do ćwiczeń laboratoryjnych z przedmiotu TECHNIKA CYFROWA

BRAMKI. Konspekt do ćwiczeń laboratoryjnych z przedmiotu TECHNIKA CYFROWA BRAMKI Konspekt do ćwiczeń laboratoryjnych z przedmiotu TECHNIKA CYFROWA SPIS TREŚCI 1. SYMBOLE PODSTAWOWYCH BRAMEK, ICH TABELE PRAWDY ORAZ WŁASNOŚCI... 4 1.1. Opis podstawowych własności bramek logicznych...4

Bardziej szczegółowo

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL. CEL ĆWICZENIA Celem ćwiczenia jest poznanie zasad działania, budowy i właściwości podstawowych funktorów logicznych wykonywanych w jednej z najbardziej rozpowszechnionych

Bardziej szczegółowo

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1 LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY Rev.1.1 1. Cel ćwiczenia Praktyczna weryfikacja wiedzy teoretycznej z zakresu projektowania układów kombinacyjnych oraz arytmetycznych 2. Projekty Przy

Bardziej szczegółowo

Politechnika Białostocka

Politechnika Białostocka Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: ELEKTRONIKA EKS1A300024 BADANIE TRANZYSTORÓW BIAŁYSTOK 2015 1. CEL I ZAKRES

Bardziej szczegółowo

Prowadzący: Prof. PŁ, dr hab. Zbigniew Lisik. Program: wykład - 15h laboratorium - 15h wizyta w laboratorium technologicznym - 4h

Prowadzący: Prof. PŁ, dr hab. Zbigniew Lisik. Program: wykład - 15h laboratorium - 15h wizyta w laboratorium technologicznym - 4h Prowadzący: Prof. PŁ, dr hab. Zbigniew Lisik Program: wykład - 15h laboratorium - 15h wizyta w laboratorium technologicznym - 4h Materiały półprzewodnikowe Metal Półprzewodnik Izolator T T T Materiały

Bardziej szczegółowo

Spis treści 3. Spis treści

Spis treści 3. Spis treści Spis treści 3 Spis treści Przedmowa 11 1. Pomiary wielkości elektrycznych 13 1.1. Przyrządy pomiarowe 16 1.2. Woltomierze elektromagnetyczne 18 1.3. Amperomierze elektromagnetyczne 19 1.4. Watomierze prądu

Bardziej szczegółowo

Sterowniki Programowalne (SP)

Sterowniki Programowalne (SP) Sterowniki Programowalne (SP) Wybrane aspekty procesu tworzenia oprogramowania dla sterownika PLC Podstawy języka funkcjonalnych schematów blokowych (FBD) Politechnika Gdańska Wydział Elektrotechniki i

Bardziej szczegółowo

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Elementy cyfrowe i układy logiczne Wykład 5 Legenda Procedura projektowania Podział układów VLSI 2 1 Procedura projektowania Specyfikacja Napisz, jeśli jeszcze nie istnieje, specyfikację układu. Opracowanie

Bardziej szczegółowo

BADANIE WŁAŚCIWOŚCI UKŁADÓW PÓBKUJĄCO- PAMIĘTAJĄCYCH

BADANIE WŁAŚCIWOŚCI UKŁADÓW PÓBKUJĄCO- PAMIĘTAJĄCYCH BADANIE WŁAŚCIWOŚCI UKŁADÓW PÓBKUJĄCO- PAMIĘTAJĄCYCH 1. Budowa i zasada działania układu próbkująco-pamiętającego. Układami próbkująco pamiętającymi (ang. sample-hold) nazywa się całą grupę układów spełniających

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

Liniowe układy scalone w technice cyfrowej

Liniowe układy scalone w technice cyfrowej Liniowe układy scalone w technice cyfrowej Wykład 6 Zastosowania wzmacniaczy operacyjnych: konwertery prąd-napięcie i napięcie-prąd, źródła prądowe i napięciowe, przesuwnik fazowy Konwerter prąd-napięcie

Bardziej szczegółowo

Elementy przełącznikowe

Elementy przełącznikowe Elementy przełącznikowe Dwie główne grupy: - niesterowane (diody p-n lub Schottky ego), - sterowane (tranzystory lub tyrystory) Idealnie: stan ON zwarcie, stan OFF rozwarcie, przełączanie bez opóźnienia

Bardziej szczegółowo