Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS

Transkrypt

1 AGH Katedra Elektroniki Podstawy Elektroniki dla Tele-Informatyki Tranzystory unipolarne MOS Ćwiczenie r.

2 1. Wstęp. Celem ćwiczenia jest zapoznanie się z działaniem i zastosowaniami tranzystora unipolarnego MOS. 2. Konspekt Zasada działania tranzystora unipolarnego MOS. Zależności określające prąd drenu, prąd źródła, transkonduktancję. Praca tranzystora unipolarnego w układzie klucza. Inwerter logiczny CMOS. Bramka logiczna NAND, AND i NOR w technologii CMOS. Tabele prawdy bramek. Bramka transmisyjna CMOS. Tranzystor MOS jako wzmacniacz napięcia w układzie wspólnego źródła OS. 3. Wyznaczenie wartości napięcia progowego U T tranzystora unipolarnego NMOS Istotnym parametrem charakteryzującym tranzystor unipolarny jest napięcie progowe U T. Tranzystor zaczyna przewodzić gdy napięcie U GS między źródłem a bramką tranzystora staje się większe od napięcia progowego U T czyli U GS > U T. W celu ustalenia wartości napięcia progowego U T dla tranzystora IRF540 (NMOS enhancementmode) stosowanego w dalszych symulacjach utwórz obwód elektryczny z rys. 1. Rys. 1. Układ do wyznaczenia napięcia progowego tranzystora unipolarnego NMOS 2

3 Na bramkę tranzystora podaj sygnał liniowo narastający o niskiej częstotliwości np. sygnał trójkątny o parametrach jak na metryczce generatora. Zaobserwuj na oscyloskopie przebieg napięcia sterującego U GS oraz napięcia U DS na drenie tranzystora. Zarejestruj moment włączenia tranzystora i za pomocą kursorów wyznacz wartość napięcia progowego U T. Powtórz pomiar za pomocą analizy przejściowej (transient analysis). Zanotuj: U T = Tranzystor unipolarny CMOS jako klucz przełączający Utwórz obwód elektryczny tranzystora unipolarnego CMOS pracującego jako klucz przełączający (rys. 2). Na początek dołącz oscyloskop tylko na wejście układu. Rys. 2. Tranzystor unipolarny jako klucz (na oscyloskopie widoczny przebieg napięcia z generatora ) Z generatora podaj sygnał prostokątny o częstotliwości 50 khz i współczynniku wypełnienia (duty cycle) 50%. Dobierz nastawę Amplituda i Offset na generatorze tak aby otrzymać zadane 3

4 w tabeli 1 górne poziomy napięcia wejściowego E F i dolne poziomy napięcia wejściowego E R. Dołącz drugi kanał oscyloskopu na wyjście układu czyli na dren tranzystora. Obserwuj na oscyloskopie proces włączania i wyłączania tranzystora unipolarnego w zależności od zmian sygnału wejściowego. Za pomocą kursorów w Analizie Transient zmierz czasy przełączania tranzystora t f (czas włączania) i t r (czas wyłączania) dla dwóch poziomów górnego E F i dolnego E R napięcia sterującego (rys. 3). Jak ustawienie tych poziomów wpływa na czasy przełączania tranzystora unipolarnego? Wyniki zanotuj w tabeli 1. Tabela 1. Tranzystor unipolarny jako klucz. Czasy włączania i wyłączania tranzystora. Lp. EF [V] ER[V] Amplituda [V] Offset [V] Czas włączania [s] Czas wyłączania [s] e(t) E F E R t u DS (t) 90% 10% 10V t t (on) d t r t (off) d t f t on t off Rys. 3. Czasy przełączania tranzystora unipolarnego. Napięcie wyjściowe na drenie tranzystora w funkcji czasu: t d(on) czas opóźnienia włączenia klucza, t r czas narastania prądu drenu (rise time), t d(off) czas opóźnienia wyłączenia klucza, t f czas opadania prądu drenu (fall time). t d(on) czas opóźnienia włączenia tranzystora (delay time) czas pomiędzy początkiem impulsu wejściowego a chwilą gdy prąd drenu jest równy 10% swojej wartości max, t r czas narastania (rise time ) prądu drenu od poziomu 10% do poziomu 90% wartości max, t d(off) czas opóźnienia wyłączenia tranzystora (delay time) czas pomiędzy końcem impulsu wejściowego a chwilą gdy prąd drenu jest równy 10% swojej wartości max, t f czas opadania (fall time) prądu kolektora od poziomu 90% do poziomu 10% wartości max, t ON czas włączania tranzystora, t ON =t d(on) +t r, t OFF - czas wyłączania tranzystora t OFF =t d(off) +t f 4

5 5. Wstęp do układów logicznych Utwórz obwód elektryczny z rys. 4, który zawiera tranzystor NMOS w układzie wzmacniacza z przełącznikiem podającym na bramkę tranzystora sygnał wysoki 1 o amplitudzie 5V (V DD ) oraz sygnał niski 0V (masa). Zwróć uwagę, że źródło tranzystora dołączone jest do masy a w obwód drenu włączony jest rezystor R D oraz amperomierz, którego wskazanie pozwala ustalić czy tranzystor przewodzi (prąd rzędu ma) czy też nie (prąd rzędu A). Wskaźnik X sygnalizuje czy na bramkę tranzystora podawany jest sygnał 1 czy sygnał 0. Wskaźnik X znajdziesz w katalogu Indicators, Probe. Uzupełnij tabelę 2 i zapamiętaj dla jakiego sygnału podawanego na bramkę tranzystora NMOS, tranzystor ten jest włączony a dla jakiego wyłączony. Rys. 4. Sposób włączenia i działanie tranzystora NMOS w układzie klucza przełączającego przy sterowaniu bramki sygnałami 1 /0 Tabela 2. Tranzystor NMOS Sygnał na bramce tranzystora stan tranzystora NMOS (włączony / wyłączony) 1 0 Utwórz obwód elektryczny z rys. 5, który zawiera tranzystor PMOS w układzie wzmacniacza z przełącznikiem podającym na bramkę tranzystora sygnał wysoki 1 o amplitudzie 5V (V DD ) oraz sygnał niski 0V (masa). Zwróć uwagę, że zasilanie tranzystora jest od strony źródła, natomiast w 5

6 obwód drenu włączony jest rezystor R D oraz amperomierz, którego wskazanie pozwala ustalić czy tranzystor przewodzi (prąd rzędu ma) czy też nie (prąd rzędu A). Wskaźnik X1 sygnalizuje czy na bramkę tranzystora podawany jest sygnał 1 czy sygnał 0. Uzupełnij tabelę 3 i zapamiętaj dla jakiego sygnału podawanego na bramkę tranzystora PMOS, tranzystor ten jest włączony a dla jakiego wyłączony. Rys. 5. Sposób włączenia i działanie tranzystora PMOS w układzie klucza przełączającego przy sterowaniu bramki sygnałami 1 /0 Tabela 3. Tranzystor PMOS Sygnał na bramce tranzystora stan tranzystora PMOS (włączony / wyłączony) Inwerter logiczny CMOS Utwórz obwód elektryczny inwertera zbudowanego na dwóch tranzystorach unipolarnych NMOS i PMOS (rys. 6). Napięcie zasilania V DD = 5V. Podając na wejście układu A za pomocą klucza J1sygnały logiczne 0 (0V) i 1 (5V) sprawdź czy układ realizuje tabelę prawdy inwertera (tabela 4). Wyjaśnij w sprawozdaniu zasadę działania inwertera CMOS. 6

7 Rys. 6. Inwerter CMOS Na podstawie wskazań wskaźników X i Y uzupełnij tabelę prawdy dla inwertera logicznego. Tabela 4. Tabela prawdy inwertera CMOS Sygnał na wejściu inwertera X 1 Sygnał na wyjściu inwertera Y 0 Przy przełączaniu tranzystorów w inwerterze można zaobserwować wzmożony pobór prądu w stanach przejściowych gdy oba tranzystory przewodzą. W układzie z rys. 7, podając na wejście sygnał trójkątny o parametrach jak na metryczce generatora, zmierz szczytową wartość prądu w źródle tranzystora Q6 w czasie zmiany stanu wyjściowego tranzystorów. Zmierz szczytową wartość napięcia U max na rezystorze R 1 w czasie przełączania tranzystorów, a następnie, znając wartość rezystora R 1, wylicz szczytową wartość prądu I max płynącego przez ten rezystor. U max =..., I max =... 7

8 Rys. 7. Pomiar szczytowej wartości prądu przy przełączaniu tranzystorów w inwerterze. 7. Bramka NAND w technologii CMOS Utwórz obwód elektryczny bramki NAND zbudowanej na czterech tranzystorach unipolarnych NMOS i PMOS (rys. 8). Podając na wejścia układu A i B sygnały 0 i 1 za pomocą kluczy J1 i J2 sprawdź czy układ realizuje tabelę prawdy bramki NAND i uzupełnij tabelę 5. Wyjaśnij w sprawozdaniu zasadę działania bramki NAND na tranzystorach CMOS. Tabela 5. Tabela prawdy bramki NAND Sygnał na wejściu A Sygnał na wejściu B Sygnał Y na wyjściu bramki NAND

9 Rys. 8. Bramka NAND w technologii CMOS 8. Bramka AND w technologii CMOS Utwórz obwód elektryczny bramki AND jak na rys. 9, dołączając na wyjście bramki NAND z rys. 8 układ inwertera z rys. 6. Podając na wejścia A i B układu sygnały 0 i 1 za pomocą kluczy J1 i J2 sprawdź czy układ realizuje tabelę prawdy bramki AND. Uzupełnij tabelę 6 i wyjaśnij w sprawozdaniu zasadę działania bramki AND na tranzystorach CMOS. Tabela 6. Tabela prawdy bramki AND Sygnał na wejściu A Sygnał na wejściu B Sygnał Y na wyjściu bramki AND

10 Rys. 10. Bramka AND w technologii CMOS 9. Bramka NOR w technologii CMOS Utwórz obwód elektryczny bramki NOR zbudowanej na tranzystorach unipolarnych NMOS i PMOS (rys. 11). Podając na wejścia układu sygnały 0 i 1 za pomocą kluczy J1 i J2 sprawdź czy układ realizuje tabelę prawdy bramki NOR. Wyjaśnij w sprawozdaniu zasadę działania bramki NOR na tranzystorach CMOS. Uzupełnij tabelę 7 i wyjaśnij w sprawozdaniu zasadę działania bramki NOR na tranzystorach CMOS. Tabela 7. Tabela prawdy bramki NOR Sygnał na wejściu A Sygnał na wejściu B Sygnał Y na wyjściu bramki NOR

11 Rys. 11. Bramka NOR w technologii CMOS 10. Bramka OR w technologii CMOS Utwórz obwód elektryczny bramki OR (rys. 12), dołączając na wyjście bramki NOR (rys. 11) układ inwertera z rys. 7. Podając na wejścia A i B układu sygnały 0 i 1 za pomocą kluczy J1 i J2 sprawdź czy układ realizuje tabelę prawdy bramki OR. Uzupełnij tabelę 8 i wyjaśnij w sprawozdaniu zasadę działania bramki OR na tranzystorach CMOS. Tabela 8. Tabela prawdy bramki OR Sygnał na wejściu A Sygnał na wejściu B Sygnał Y na wyjściu bramki OR

12 Rys. 12. Bramka OR w technologii CMOS 11. Tranzystor unipolarny jako łącznik liniowy Utwórz obwód elektryczny tranzystora unipolarnego pracującego jako łącznik liniowy (rys. 13). Tranzystor Q charakteryzuje się napięciem progowym U T =3.5V. Na źródło tranzystora podawany jest sygnał wejściowy sinusoidalny o częstotliwości 2 khz, amplitudzie 3V oraz offset 3V, natomiast bramka tranzystora sterowana jest sygnałem prostokątnym o współczynniku wypełnienia 50%, amplitudzie 4V i offset 4V. Zaobserwuj na oscyloskopie sygnał wyjściowy na drenie tranzystora Q. Dobierz parametry impulsów sterujących bramką tranzystora, aby uzyskać dokładne odwzorowanie sygnału wejściowego dla momentów gdy klucz jest załączony. 12

13 Rys. 13. Tranzystor unipolarny jako łącznik liniowy. 12. Opracowanie wyników Sprawozdanie powinno zawierać schematy ideowe, tabele wyników, zrzuty z ekranów przebiegów kluczowych dla zagadnień poruszanych w czasie ćwiczeń laboratoryjnych oraz interpretację otrzymanych wyników symulacji. Opracowanie: B. Dziurdzia, M> Sapor, Zb. Magoński,, Updated :