Click Co to to jest edit mikroelektronika Master title style Click to edit Master text styles Second Level MIKROELEKTRONIKA [gr.], dział Third Level elektroniki zajmujący się działaniem, Fourth Level konstrukcją Fifth i technologią Level układów scalonych.
Click Co to edit jest Master układ scalony title style SCALONY Click to edit UKŁAD, Master text miniaturowy styles układ elektroniczny Second Level (mikroukład), w którym część Third lub Level wszystkie elementy wraz z ich połączeniami Fourth Level są wytworzone w jednym Fifth Level cyklu technologicznym wewnątrz lub na powierzchni wspólnego podłoża.
Typy układów scalonych Hybrydowe Click to edit Master text styles Second Level Grubowarstwowe Third Level Cienkowarstwowe Fourth Level Fifth Level Monolityczne
Zalety układów scalonych niski koszt Click to edit Master text styles Second Level małe rozmiary Third Level wysoka Fourth jakość Level i niezawodność Fifth Level elementy mają jednakowe charakterystyki temperaturowe
Liczba tranzystorów w kolejnych procesorach Click to edit Master text styles Second Level Third Level Fourth Level Fifth Level Prawo Moore a (1965) liczba tranzystorów w układzie scalonym podwaja się co 18 miesięcy http://www.intel.com/technology/mooreslaw/index.htm
Układy monolityczne Click Standardowe to edit Master text styles ASIC - specjalizowane Second Level Third Level Application Specific Integrated Circuits Fourth Level Układy zaprojektowane i wytworzone zgodnie ze specyfikacją klienta Fifth Level ASSP Application Specific Standard Product Układy wykonywane w technologii ASIC lecz dla wielu klientów
Click Zalety to edit standardowych Master title US style Click Niski to koszt edit Master text styles Dostępność z półki Second Level Third Level Sprawdzona niezawodność Fourth Level Wielu różnych Fifth Leveldostawców (zwykle)
Click Wady to edit standardowych Master title US style Click Nie zoptymalizowane to edit Master text dla styles konkretnego systemu Second Level Trudno stworzyć produkt różny od Third Level konkurencyjnych Fourth Level Fifth Level Duże zużycie powierzchni
ASIC Click to edit Master text styles CUSTOM Second Level Third Level Układy ASIC Application Specific Integrated Circuits SEMI-CUSTOM Fourth Level CELL-BASED ARRAY-BASED Fifth Level STANDARD CELLS COMPILED CELLS MACRO CELLS CUSTOM ROUTING (GATE ARRAYS) PROGRAMMABLE, FUSABLE (FPGA)
Klasyfikacja ASIC: I. Semicustom IC Monolityczne układy scalone wytworzone na zamówienie klienta, różniące się od standardowych 1 lub 2 maskami i tylko jemu sprzedawane Click to edit Master text styles II. Custom IC - Monolityczne układy scalone wytworzone na Second Level zamówienie klienta, w których wszystkie maski są indywidualnie zaprojektowane, Third Level i tylko jemu sprzedawane : Standard Cell IC Full Custom Fourth IC Level Fifth Level III. Programmable Logic Device (PLD) - Monolityczne układy z zabezpieczeniem i układami logicznymi opartymi na tablicach (gate tables), które można zaadaptować dla konkretnego użytkownika i może on (czasem) dokonać przeprogramowania w systemie
Zalety układów ASIC Łatwiejsza optymalizacja parametrów Click systemu to edit Master text styles Efektywne zużycie powierzchni Second Level Zwiększone Third Level osiągi (przez zastąpienie kilku układów) Fourth Level Fifth Level
Wady układów ASIC Click Użytkownik to edit Master płaci za text projekt styles Pojedynczy Second Level dostawca Wyższy koszt jednostkowy Third Level Potrzeba własnych specjalistów Fourth Level Długi czas Fifth przygotowania Level
Click to edit Master text styles Second Level Third Level Lata 90-te MEMS (Micro Electro Mechanical Systems) Fourth Level Fifth Level Inne nazwy Microsystems (Europe) Micromachines (Japan) Układ mikroelektroniczny zawierający jednocześnie struktury elektryczne jak i mechaniczne A human hair: 80~100 µm
Topografia układu scalonego Pad zasilania Wewnętrzne pierścienie masy i zasilania Pierścienie masy i zasilania Click to edit Master text styles Pad Second wejściowy Level Third Level Fourth Level Fifth Level Pad wyjściowy Kanał rutingowy Pad masy Rząd komórek standardowych Projektant: dr K.Szaniawski