PODSTAWY UKŁADÓW LOGICZNYCH. Prowadzi: prof. dr hab. Tadeusz ŁUBA, (Nowowiejska 15/19, GE pok. 472)

Transkrypt

1 PODSTAWY UKŁADÓW LOGICZNYCH Prowadzi: prof. dr hab. Tadeusz ŁUBA, (Nowowiejska 15/19, GE pok. 472)

2 Organizacja T. Łuba Wykład dr M. Rawski dr G. Borowik Ćwiczenia

3 Egzamin... Funkcja boolowska Ćwiczenia 40 pkt. Egzamin uzupełnienie do 100 pkt

4 Literatura 1. Ashar P., Devadas S., Newton A. R.: Sequential logic synthesis, Kluwer Academic 2. Minimization Algorithms for VLSI Synthesis, Kluwer Academic Publishers, Boston, Brown F. M.: Boolean Reasoning. The Logic of Boolean Equation, Kluwer Academic Publishers, Brzozowski J. A, Seger C-J.: Asynchronous Circuits, Springer Verlag, New York Brzozowski J., Łuba T.: Decomposition of Boolean Functions Specified by Cubes. Journal of Multiple-Valued Logic and Soft Computing. Vol. 9, pp Old City Publishing, Inc., Philadelphia De Micheli G.: Synthesis and Optimization of Digital Circuits. McGraw-Hill, New York, Również tłumaczenie polskie: Synteza i optymalizacja układów cyfrowych. WNT, Warszawa Devadas, S., Ghosh, A., and Keutzer, K. Logic Synthesis. McGraw-Hill, New York, Gajski D.D.: Principles of digital design. Prentice-Hall International, New jersey Hassoun S., Sasao T., Brayton R. (ed.): Logic Synthesis and Verification. Kluwer Academic Publishers, New York Iman S., Pedram M.: Logic Synthesis for Low Power VLSI Design, Kluwer Academic Publishers, Kamionka-Mikuła H., Małysiak H., Pochopień B.: Układy cyfrowe. Teoria i przykłady. Wyd. Pracowni Komputerowej Jacka Skalmierskiego. Gliwice Kania D.: Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL. Politechnika Śląska. Zeszyty Naukowe. Nr Gliwice Katz R. H.: Contemporary logic design. The Benjamin/Cummings Publishing Company, Inc., Redwood City, Kohavi Z.: Switching and Finite Automata Theory. Mc-Graw-Hill, New York, Kuźmicz W.: Układy ASIC w polskich realiach. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 8, pp , Lala P.K.: Practical digital logic design and testing. Prentice-Hall, New Jersey Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza układów cyfrowych. WKŁ Warszawa Łuba T., Zbierzchowski B., Zbysiński P.: Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 5, T. Łuba, B. Zbierzchowski Układy logiczne Wydawnictwo WIT Warszawa Łuba T.: Synteza układów logicznych. Wyższa Szkoła Informatyki Stosowanej i Zarządzania, Wyd. 2, Warszawa Łuba T.: Rola i znaczenie syntezy logicznej w technice cyfrowej układów programowalnych. Elektronika, str , nr 7-8, Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy przetwarzania sygnałów i informacji - technika cyfrowa w multimediach i kryptografii, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, str , nr 8-9, Majewski W., Albicki A.: Algebraiczna teoria automatów. WNT, Warszawa Mikołajczak B.: Algebraiczna i strukturalna teoria automatów. PWN, Warszawa Łódź Mulawka J.: Systemy ekspertowe. WNT, Warszawa Mrózek A., Płonka L.: Analiza danych metodą zbiorów przybliżonych. Zastosowania w ekonomii, medycynie i sterowaniu. Akademicka Oficyna Wydawnicza PLJ, Warszawa McCluskey E. J.: Logic design principles, with emphasis on testable semicustom circuits. Prentice-hall International, Inc., New Jersey Pawlak Z.:Rough Sets. Theoretical Aspects of Reasoning about Data, Kluwer Academic Publishers, Roth C. H.: Fundamentals of Logic Design. West Publ. CO., Salsic Z., Smailagic A.: Digital systems design and prototyping using field programmable logic. Kluwer Academic Publishers, Sasao T.: Switching Theory for Logic Synthesis, Kluwer Academic Publishers, Sasao T.: Logic Synthesis and Optimization. Kluwer Academic Publishers, Słowiński R.(ed.): Intelligent Decision Support - Handbook of Applications and Advances of the Rough Sets Theory, Kluwer Academic Publishers, Dordrecht Scholl C.: Functional Decomposition with Application to FPGA Synthesis. Kluwer Academic Publisher, Boston Tyszer J.: Układy cyfrowe. Materiały pomocnicze do wykładów. Wyd. Politechniki Poznańskiej. Poznań Zieliński C.: Podstawy projektowania układów cyfrowych. PWN, Warszawa Zbysiński P., Pasierbiński J.: Układy programowalne pierwsze kroki. Wyd. II, Wydawnictwo BTC. Warszawa 2004.

5

6 6

7 Z układami logicznymi mamy do czynienia od dawna... Rok

8 Układ logiczny 8

9 Rozwój j technologii miliony bramek logicznych ASIC 9

10 Układy te wytwarzane sąs w różnych r technologiach Full Custom Semi custom Układy programowalne układy zamawiane przez użytkownika układy projektowane przez użytkownika układy programowane przez użytkownika (PLD) 10

11 Nową jakością układów scalonych, o przełomowym znaczeniu dla techniki cyfrowej jest technologia programowalnych modułów logicznych, których konstrukcja jest bardzo prosta z ideowego punktu widzenia, ale jest to nowa jakość z punktu widzenia niemożliwego do tej pory programowania połączeń.

12 Układy programowalne (Programmable Logic Devices) to układy scalone, których właściwości funkcjonalne są definiowane nie przez producenta, lecz przez końcowego użytkownika. Najważniejsza cechą tych układów jest możliwość nadawania im (przez programowanie) określonych przez użytkownika cech funkcjonalnych, w jego laboratorium czy na biurku, a nie w fabryce. PLD PLD 12

13 Układy FPGA (Field Programmable Gate Array) Configurable Logic Block (CLB) Logic Element (LE) DATA IN LOGI C VARIABLES.di.a.b.c.d.e QX F CO MBINATIONAL FUNCTION G QY F DIN G F DIN G 0 MUX 1 0 MUX 1 D Q RD D Q QX F G QY.X CLB OUTPUTS.Y ENABLE clk clk RESET.e c "1" (ENABLE).k.rd "0 " (I NH IB IT) RD (GLOBAL RESET) Reprogramowania i rekonfiguracji 13

14 Układy programowalne wyrównują szanse w dostępie do najnowszych technologii niezależnie od miejsca zatrudnienia!

15 Układ kryptograficzny PLD ASIC PLD 15

16 Komputerowe systemy projektowania GAL PAL FPGA FLEX EPLD 16

17 Komputerowe projektowanie Języki opisu sprzętu tu Specyfikacja HDL Hardware Description Language (HDL): Synteza funkcjonalna Synteza logiczna Odwzorowanie technologiczne FPGA 17

18 Przełomowe znaczenie układów programowalnych wynika również z faktu, że otworzyły one drogę do stosowania nowych, niezwykle skutecznych procedur syntezy logicznej

19 Przykład prosty układ x 1 x 2 x 3 x 10 kombinacyjny Układ kombinacyjny UK y.type fr.i 10.o 1.p e

20 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY tl27 IS PORT ( in: IN STD_LOGIC_VECTOR(9 DOWNTO 0); out: OUT STD_LOGIC_VECTOR(0 DOWNTO 0) ); END tl27; Realizacja funkcji F w systemie Quartus ARCHITECTURE tl27_arch OF tl27 IS BEGIN pandor: PROCESS (in) BEGIN CASE in IS WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN OTHERS => out <= "0"; END CASE; END PROCESS pandor; END tl27_arch; QuartusII

21 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY tl27 IS PORT ( in: IN STD_LOGIC_VECTOR(9 DOWNTO 0); out: OUT STD_LOGIC_VECTOR(0 DOWNTO 0) ); END tl27; Realizacja funkcji F w systemie Quartus ARCHITECTURE tl27_arch OF tl27 IS BEGIN pandor: PROCESS (in) BEGIN CASE in IS WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN OTHERS => out <= "0"; END CASE; END PROCESS pandor; END tl27_arch; QuartusII 23 komórki (Stratix)

22 LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY tl27 IS PORT ( in: IN STD_LOGIC_VECTOR(9 DOWNTO 0); out: OUT STD_LOGIC_VECTOR(0 DOWNTO 0) ); END tl27; Ciekawe jak zachowa się Quartus z nową procedurą syntezy logicznej? ARCHITECTURE tl27_arch OF tl27 IS BEGIN pandor: PROCESS (in) BEGIN CASE in IS WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "0"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN " " => out <= "1"; WHEN OTHERS => out <= "0"; END CASE; END PROCESS pandor; END tl27_arch; Procedura dekompozycji 2 komórki (Stratix)

23 Jaka jest przyczyna tej niekorzystnej sytuacji? Poziom RTL Sieć logiczna Specyfikacja HDL Synteza funkcjonalna niedoskonałość procedur syntezy logicznej Synteza logiczna Odwzorowanie technologiczne FPGA

24 Skuteczne rozwiązanie tego problemu Tradycyjne procedury syntezy logicznej Specyfikacja HDL Synteza funkcjonalna Nowe procedury syntezy logicznej Synteza logiczna Odwzorowanie technologiczne FPGA 24

25 Systemy komercyjne i akademickie Komercyjne systemy projektowania nie nadążają za rozwojem technologii. Dlatego powstają Akademickie Systemy Syntezy Logicznej: niewygodne do bezpośredniego projektowania, ale generują wyniki niekiedy 10-krotnie lepsze bezpośrednio przyczyniając się do sukcesu rynkowego realizowanego układu cyfrowego 25

26 Opanowanie sztuki komputerowego projektowania układów cyfrowych wymaga obszernej wiedzy z zakresu: Syntezy logicznej Odwzorowania technologicznego go Układy logiczne Języków opisu sprzętu Syntezy funkcjonalnej Układy cyfrowe 26

27 Podsumowanie Warto te umiejętności opanować, gdyż realizacje różnych układów np. kryptograficznych, DSP, w strukturach PLD/FPGA, z zastosowaniem nowoczesnych metod syntezy logicznej, a w szczególności Akademickich Systemów Syntezy Logicznej, to ze względu na dynamikę rozwoju technologii szanse przede wszystkim dla aktualnie studiujących 27