Analogowe układy VLSI IV rok
Sprawy organizacyjne Prowadzący: mgr inż. Juliusz Godek grupy: 1 (8.00 9.30) 2 (9.30 11.00) dr inż. Jacek Jasielski, grupy: 3 (11.00 12.30) 4 (12.30-14.00)
mgr inż. Juliusz Godek blok C3 czwarte piętro pokój 407 tel 617 30 23 strona internetowa http://home.agh.edu.pl/~godek konsultacje: wtorek 7.00 10.00 czwartek 7.00-10.00
Uruchamianie po raz pierwszy programu CADENCE Otwieramy konsolę (klikamy na ikonę u góry ekranu, lub Aplikacje Akcesoria Terminal) i znajdujemy się w katalogu /home/student/login tworzymy w nim własny katalog, wchodzimy do niego i uruchamiamy skrypt startowy np. mkdir elektronika cd elektronika ams370 -tech c35b4 i potwierdzamy w rozwijającym się oknie c35b4c3
Uruchamianie kolejne programu CADENCE Otwieramy konsolę (klikamy na ikonę, lub Aplikacje Akcesoria Terminal) i znajdujemy się w /home/student/login. Wykonujemy cd elektronika ams370 Otwierają się okna Library Manager, msfb, te są ważne. oraz Hit-Kit license mechanism I Whats New.., które po przejrzeniu można zamknąć.
Tworzenie nowej biblioteki W oknie Library Manager klikamy File New - Library
Po wpisaniu w pojawiającym się oknie Wzmacniacz pojawia się okno Technology File for New Library Klikamy OK
Wybieramy TECH_C35_B4
W Library Manager wybieramy Wzmacniacz i klikamy File New Cell View, wpisujemy np. wzm1 i klikamy OK
Otwiera się okno Virtuoso Schematic Editing
Dodawanie nowych elementów klikamy Instance albo Add Instance albo naciskamy i w wyskakującym oknie wybieramy bibliotekę, następnie jej element, który w razie potrzeby obracamy, lub odbijamy korzystamy na razie z bibliotek analoglib i PRIMLIB
Połączenia klikamy symbol Wire (narrow) albo Add Wire (narrow) albo naciskamy w przy użyciu myszki łączymy punkty schematu
Piny klikamy symbol Pin albo Add Pin albo naciskamy p wpisujemy nazwy oddzielone spacją wybieramy inputoutput (dla wygody)
Realizujemy schemat wzmacniacza różnicowego
Tworzymy symboliczny obraz wzmacniacza Design Create Cellview From Cellview... w wyskakującym oknie klikamy OK
Wypisujemy położenie pinów i klikamy OK
Sprawdzamy i poprawiamy symbol
Układ do testowania File New cell View wpisujemy nazwę testwzm1 OK Rysujemy schemat
Wzory projektowe Prąddrenuwstanienasycenia I DS = μc OX Transmitancja g =μ C m W OX L V W V 2L GS Wzmocnienie G= V GS T V T = gm g ds Szerokośćpasma BW= g ds 2ΠCL Polewzmocnienia GBW = gm 2ΠC L 2 1 + λ V 2I DS DS V GS V T
Reguły Dużewzmocnieniewymaga małego V GS V T tzn 0,2Vi dużegol Dużaszybkośćwymaga dużego V GS V T tzn 0,5V i małegol
Tworzenie layoutu Otwieramy okno schematu i wybieramy Tools Design Synthesis Layout XL W wyskakującym oknie zatwierdzamy Create New (albo Open Existing) Otwiera się okno LSW i Virtuoso XL Layout Editing
W oknie Virtuoso XL Layout Editing wybieramy Design Gen From Source...
Otrzymujemy
Connectivity Show Incomplete Nets
Narzędzia weryfikacyjne DRC (Design Rules Check) bada poprawność layoutu z punktu widzenia poprawnej konstrukcji masek LVS (Layout Versus Schematic) bada zgodność ze schematem wyjściowym
DRC
Przeglądanie błędów
LVS
Symulacje postlayoutowe ekstrakcja z layoutu (netlista uzupełniona elemntami pasożytniczymi) testowanie układu z użyciem pliku extracted, lub av_extracted
Assura Należy mieć aktywny LVS Uaktywniamy Run RCX Wybieramy interesujące nas elementy szkodliwe (pojemności, rezystancje, indukcyjności) Uruchamiamy proces ekstrakcji
Co dalej? Dokonanie poprawek w layoucie Wykonanie DRC, LVS Ekstrakcja poprawionego layoutu Symulacje postlayoutowe
Pierścień ochronny i wyprowadzenia zewnętrzne
Do naszych celów wystarczy biblioteka IOLIB_ANA_4_M...
AVDD3ALLP schemat
AVDD3ALLP layout
APRIO500P schemat
APRIO500P layout
...oraz biblioteka IOLIB_4M
CORNER
...oraz biblioteka IOLIB_4M
PERI_SPACER_100_P
Przykładowy padring
Jak dosuwać elementy?
ręcznie
Automatycznie Edit>Other>Align
Tworzenie pliku gds testowanie całego układu z utworzonego pliku gds
Mamy gotowy layout
Eksport do gds File > Export > Stream...
Utworzono plik (w katalogu bieżącym)
Tworzymy nową bibliotekę RING1GDS w technologii C35B4C3
File > Import > Stream...
Należy teraz Przeprowadzić ekstrakcję Dołączyć piny lub etykiety Przeprowadzić wszystkie uprzednie symulacje Porównać wyniki W razie pojawienia się nieoczekiwanych błędów wykonać poprawki w layoucie
Podsumowanie 1. Tworzymy schemat układu i zmieniamy go tak długo, aż testy i symulacje będą zgodne z oczekiwaniami. 2. Wykonujemy layout, przy użyciu narzędzi DRC i LVS osiągamy pełną zbieżność ze schematem i zgodność z regułami projektowymi. 3.Wykonujemy ekstrakcję i przeprowadzamy symulacje postlayoutowe. Jeżeli wyniki są niezadowalające to musimy modyfikować układ! 4.Po uzyskaniu zadowalających rezultatów wykonujemy pierścień z pinami i plik GDSII. 5.Symulacje postlayoutowe z użyciem pliku GDSII upewniają nas o braku błędów w układzie połączeń.