Projektowanie układów na schemacie
|
|
- Ludwika Lewicka
- 7 lat temu
- Przeglądów:
Transkrypt
1 Projektowanie układów na schemacie Przedstawione poniżej wskazówki mogą być pomocne przy projektowaniu układach na poziomie schematu. Stałe wartości logiczne Aby podłączyć wejście do stałej wartości logicznych używamy symboli z grupy General: GND logiczne 0 VCC logiczne 1 Połączenia Przy łączeniu elementów warto zwrócić uwagę na czerwone markery, które mogą sygnalizować brak połączenia. W przypadku końca magistrali czerwony marker nie sygnalizuje nieprawidłowości: Brak połączenia OK Każde połączenie ma swoją nazwę, nadawaną automatycznie na podstawie nazwy portu lub w postaci XLXN_nn: 1
2 Nazwę automatyczną można zmienić, pamiętając jednak, że fragmenty połączeń o tej samej nazwie tworzą wspólną sieć nawet wówczas, gdy nie są połączone linią na schemacie: Po usunięciu fragmentu połączenia między wyjściem negacji i wejściem bramki XOR pozostają one dalej połączone (fragmenty sieci o wspólnej nazwie OUT_INV): Zmodyfikujmy układ wprowadzając dodatkową negację i łącząc jej wyjście z wejściem bramki XOR: 2
3 Przy sprawdzaniu poprawności połączeń tego układu (opcja: Check Design Rules) pojawi się następujące ostrzeżenie: Oznacza ono, że sieć OUT_INV jest sterowana przez więcej niż jedno źródło. Tego typu problem może być trudny do zdiagnozowania, ponieważ zwarcia nie widać na schemacie. W tym przypadku można wykorzystać opcję wyszukiwania elementu lub sieci połączeń na schemacie (Edit Find) wybierając poszukiwanie sieci (Nets) o nazwie OUT_INV: Znaleziona i wyróżniona na schemacie sieć pozwala zdiagnozować przyczynę problemu (wystarczy przyjrzeć się dokładnie nazwom poszczególnych fragmentów sieci). Zwarcie można wyeliminować usuwając fragmenty sieci i dodając nowe, poprawne połączenia. Schematy wielopoziomowe Bardziej skomplikowane projekty (zwłaszcza w przypadku, gdy bloki funkcjonalne powtarzają się wielokrotnie) powinny być zorganizowane w postaci hierarchicznej. Dla bloków zdefiniowanych na schemacie lub opisanych w języku VHDL można utworzyć symbole, które będą następnie używane na schematach wyższego poziomu w identyczny sposób, jak elementy biblioteczne. Typowym przykładem takiego projektu jest sumator wielobitowy. Załóżmy, że na schemacie (lub w module VHDL) został zaprojektowany sumator 1-bitowy z następującymi portami: - wejścia: A, B (sumowane bity), C_IN (przeniesienie wejściowe) - wyjścia: S (suma) i C_OUT (przeniesienie wyjściowe) 3
4 Symbol sumatora można utworzyć używając opcji Create Schematic Symbol: Utworzony symbol ma nazwę taką samą, jak plik zawierający definicję modułu (schemat lub VHDL) i jest dostępny tak samo, jak elementy biblioteczne (Symbols), w grupie o nazwie zgodnej ze ścieżką katalogu roboczego projektu: Po utworzeniu nowego schematu (sum_4.sch) można zdefiniować sumator 4-bitowy używając czterech symboli sumatora 1-bitowego (patrz opis wykorzystania magistrali). 4
5 W oknie pokazującym strukturę projektu widać hierarchię zależności między modułami: Dla sumatora 4-bitowego można również utworzyć symbol, który z kolei może być wykorzystany do zbudowania sumatora 8-bitowego (oczywiście sumator 8-bitowy mógłby być zbudowany również bezpośrednio z ośmiu sumatorów 1-bitowych): Hierarchia zależności modułów dla sumatora 8-bitowego: 5
6 Moduły wielokrotnego użytku Moduł zdefiniowany na schemacie lub w pliku VHDL, zweryfikowany w danym projekcie może być wykorzystany w kolejnych projektach. Wystarczy skopiować plik źródłowy (.sch lub.vhd), ewentualnie dodatkowe pliki z opisem symulacji, do katalogu roboczego bieżącego projektu. Można dodatkowo skopiować również plik.sym (definicja symbolu schematowego modułu), chociaż nie jest to konieczne, bo dysponując plikiem źródłowym można taki plik utworzyć (opcja: Create Schematic Symbol). Można jednak również przygotować dla modułu plik.ngc (zawiera on wynik syntezy modułu w formacie netlist specyficznym dla narzędzia syntezy XST firmy Xilinx). Plik ten w połączeniu z plikiem.sym daje możliwość używania modułu, ale bez możliwości jego edycji, (co może być zaletą, bo wyklucza możliwość niezamierzonych zmian w module). Podejście to jest analogiczne jak przy używaniu gotowych modułów udostępnionych na stronie www przedmiotu. Utworzenie pliku.ngc jest bardzo proste, wystarczy wykonać syntezę modułu. Istotne jest jednak w tym przypadku specjalne ustawienie opcji syntezy związanej z buforami wejściowymi i wyjściowymi. Po wybraniu właściwości procesu syntezy: w grupie Xilinx Specific Options odznaczamy pokazane poniżej pole: Utworzony w ten sposób plik.ngc wraz z plikiem.sym stanowią kompletny opis modułu. Aby wykorzystać moduł w bieżącym projekcie należy skopiować oba pliki do katalogu roboczego, pliku.ngc nie dodajemy do projektu. Jeśli symbol modułu zostanie użyty na schemacie, to plik.ngc zostanie automatycznie wyszukany i użyty w czasie syntezy. 6
Magistrale na schematach
Magistrale na schematach Jeśli w projektowanym układzie występują sygnały składające się z kilku powiązanych ze sobą logicznie linii (na przykład liczby wielobitowe) wskazane jest używanie magistrali (Bus).
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 9 REALIZACJA
Projektowanie Urządzeń Cyfrowych
Projektowanie Urządzeń Cyfrowych Laboratorium 2 Przykład prostego ALU Opracował: mgr inż. Leszek Ciopiński Wstęp: Magistrale: Program MAX+plus II umożliwia tworzenie magistral. Magistrale są to grupy przewodów
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 3 (4h) Konwersja i wyświetlania informacji binarnej w VHDL Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza
Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)
DSCH2 to program do edycji i symulacji układów logicznych. DSCH2 jest wykorzystywany do sprawdzenia architektury układu logicznego przed rozpoczęciem projektowania fizycznego. DSCH2 zapewnia ergonomiczne
Sposoby projektowania systemów w cyfrowych
Sposoby projektowania systemów w cyfrowych Top-down Idea całości projektu Dekompozycja na mniejsze bloki Projekt i rafinacja podbloków Łączenie bloków w całość PRZYKŁAD (sumator kaskadowy) zdefiniowanie
Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI
Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI Pierwszy projekt w środowisku ISE Design Suite Xilinx 1. Zapoznanie ze środowiskiem Xilinx ISE Design oraz językiem opisu sprzętu
Kolory elementów. Kolory elementów
Wszystkie elementy na schematach i planach szaf są wyświetlane w kolorach. Kolory te są zawarte w samych elementach, ale w razie potrzeby można je zmienić za pomocą opcji opisanych poniżej, przy czym dotyczy
Bramki logiczne Podstawowe składniki wszystkich układów logicznych
Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości
Projektowania Układów Elektronicznych CAD Laboratorium
Projektowania Układów Elektronicznych CAD Laboratorium ĆWICZENIE NR 3 Temat: Symulacja układów cyfrowych. Ćwiczenie demonstruje podstawowe zasady analizy układów cyfrowych przy wykorzystaniu programu PSpice.
1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File
1. ISE WebPack i VHDL Celem ćwiczenia jest szybkie zaznajomienie się ze środowiskiem projektowym Xilinx ISE Design Suite 10.1 oraz językiem opisu sprzętu VHDL. Tworzenie projektu Uruchom program Project
Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet.
Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet. Przygotowanie urządzeń W prezentowanym przykładzie adresy IP sterowników
WSTĘP. Budowa bramki NAND TTL, ch-ka przełączania, schemat wewnętrzny, działanie 2
WSTĘP O liczbie elementów użytych do budowy jakiegoś urządzenia elektronicznego, a więc i o możliwości obniżenia jego ceny, decyduje dzisiaj liczba zastosowanych w nim układów scalonych. Najstarszą rodziną
PROGRAMOWALNE STEROWNIKI LOGICZNE
PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu
Menu Plik w Edytorze symboli i Edytorze widoku aparatów
Menu Plik w Edytorze symboli i Edytorze widoku aparatów Informacje ogólne Symbol jest przedstawieniem graficznym aparatu na schemacie. Oto przykład przekaźnika: Widok aparatu jest przedstawieniem graficznym
Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.
Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017 Prowadzący: mgr inż. Maciej Rudek email: maciej.rudek@pwr.edu.pl Pierwszy projekt w środowisku
Projektowanie układów VLSI-ASIC techniką od szczegółu do ogółu (bottom-up) przy użyciu pakietu CADENCE w technologii UMC 0.18µm
Laboratorium Projektowania Systemów Scalonych Katedra Elektroniki Akademia Górniczo-Hutnicza w Krakowie Projektowanie układów VLSI-ASIC techniką od szczegółu do ogółu (bottom-up) przy użyciu pakietu CADENCE
LICZNIKI LABORATORIUM. Elektronika AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji
AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE Wydział Informatyki, Elektroniki i Telekomunikacji Katedra Elektroniki LABORATORIUM Elektronika LICZNIKI Rev.1.0 1. Wprowadzenie Celem ćwiczenia
Altera Quartus II. Opis niektórych komponentów dostarczanych razem ze środowiskiem. Opracował: mgr inż. Leszek Ciopiński
Altera Quartus II Opis niektórych komponentów dostarczanych razem ze środowiskiem Opracował: mgr inż. Leszek Ciopiński Spis treści Opis wybranych zagadnień obsługi środowiska Altera Quartus II:...1 Magistrale:...
Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia
Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia Poznanie zasad budowy działania komparatorów cyfrowych. Konstruowanie komparatorów
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu
Systemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 05 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
SML3 październik
SML3 październik 2005 24 100_LED8 Moduł zawiera 8 diod LED dołączonych do wejść za pośrednictwem jednego z kilku możliwych typów układów (typowo jest to układ typu 563). Moduł jest wyposażony w dwa złącza
Bezpieczeństwo informacji oparte o kryptografię kwantową
WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja
Satel Integra FIBARO
Konfiguracja systemu alarmowego Satel Integra do współpracy z systemem FIBARO Poznań, 15 maja 2015r. 1 FIBARO Home Center 2 umożliwia integrację z systemem alarmowym Satel. Jest to realizowane na poziomie
PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci
PAMIĘĆ RAM Pamięć służy do przechowania bitów. Do pamięci musi istnieć możliwość wpisania i odczytania danych. Bity, które są przechowywane pamięci pogrupowane są na komórki, z których każda przechowuje
Symulacje inwertera CMOS
Rozdział: Przygotowanie środowiska Symulacje inwertera CMOS * punktu opcjonalne 1 Przygotowanie środowiska 1. Uruchom komputer w systemie Linux (opensuse)*. 2. Otwórz konsole wykonując następujące kroki*
Układy reprogramowalne i SoC Implementacja w układach FPGA
Układy reprogramowalne i SoC Implementacja w układach FPGA Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez
Na początek: do firmowych ustawień dodajemy sterowanie wyłącznikiem ściennym.
Na początek: do firmowych ustawień dodajemy sterowanie wyłącznikiem ściennym. Mamy dwa rodzaje wyłączników ściennych: 1. Stabilny który zazwyczaj wszyscy używają do włączania oświetlenia. Nazywa się stabilny
Aby w pełni przetestować układ o trzech wejściach IN_0, IN_1 i IN_2 chcemy wygenerować wszystkie możliwe kombinacje sygnałów wejściowych.
Generowanie sygnałów testowych VHDL Wariant współbieżny (bez procesu): sygnał
ING BusinessOnLine FAQ. systemu bankowości internetowej dla firm
ING BusinessOnLine FAQ systemu bankowości internetowej dla firm Krótki przewodnik po nowym systemie bankowości internetowej dla firm ING BusinessOnLine Spis Treści: 1. Jak zalogować się do systemu ING
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 2 KOMPILACJA
Po wstawieniu widzimy zmianę w zakładce Artykuł do symbolu został przyporządkowany przycisk z bazy artykułów (rys. 4.33).
Po wstawieniu widzimy zmianę w zakładce Artykuł do symbolu został przyporządkowany przycisk z bazy artykułów (rys. 4.33). Rys. 4.33. Widok karty Artykuły w oknie właściwości symbolu, po przypisaniu urządzenia
Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń.
1.Zasada działania2 Funkcje_logiczne_wejsciowe_i_wyjsciowe_UTXvTR 16.04.09 Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń. 1.ZASADA DZIAŁANIA... 2 2. FUNKCJE WEJŚCIOWE... 4 2.1 Zasada
Laboratorium Elektrycznych Systemów Inteligentnych
Laboratorium Elektrycznych Systemów Inteligentnych Ćwiczenie 19 Analiza pracy urządzeń KNX/EIB należących do odrębnych linii magistralnych Celem ćwiczenia jest przeprowadzenie i analiza pracy urządzeń
etrader Pekao Podręcznik użytkownika Strumieniowanie Excel
etrader Pekao Podręcznik użytkownika Strumieniowanie Excel Spis treści 1. Opis okna... 3 2. Otwieranie okna... 3 3. Zawartość okna... 4 3.1. Definiowanie listy instrumentów... 4 3.2. Modyfikacja lub usunięcie
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury
Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń.
Funkcje_logiczne_wejsciowe_i_wyjsciowe_UTXvL 15.01.10 Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń. Spis treści 1.ZASADA DZIAŁANIA...2 2. FUNKCJE WEJŚCIOWE...4 2.1.Zasada działania...4
ALGORYTM URUCHOMIENIA I OBSŁUGI PROGRAMU ACTIVE-HDL (zajęcia wprowadzające) Uruchomienie programu i utworzenie nowego projektu
ALGORYTM URUCHOMIENIA I OBSŁUGI PROGRAMU ACTIVE-HDL (zajęcia wprowadzające) Uruchomienie programu i utworzenie nowego projektu 1. Uruchom program Active-HDL 6.1 2. Jeśli po otwarciu nie pojawi się automatycznie
Statyczne badanie przerzutników - ćwiczenie 3
Statyczne badanie przerzutników - ćwiczenie 3. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NO. 2. Wykaz
Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ
Temat: Układy odejmujące połówkowe i pełne. Cel ćwiczenia Ćwiczenie 28 Poznanie teorii uzupełniania. Budowanie układów odejmujących połówkowych pełnych. Czytanie schematów elektronicznych, przestrzeganie
Zadanie 5 Projekt licznika wykorzystanie komórek standardowych
Katedra Elektroniki Akademia Górniczo-Hutnicza w Krakowie Zadanie 5 Projekt licznika wykorzystanie komórek standardowych KE AGH str. 1 1. Cel Zapoznanie się studenta z projektowaniem hierarchicznym wykorzystując
Cwiczenie nr 1 Pierwszy program w języku C na mikrokontroler AVR
Cwiczenie nr 1 Pierwszy program w języku C na mikrokontroler AVR Zadanie polega na napisaniu pierwszego programu w języku C, jego poprawnej kompilacji i wgraniu na mikrokontroler. W tym celu należy zapoznać
Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych
Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych. WSTĘP Celem ćwiczenia jest zapoznanie się z podstawowymi sposobami projektowania układów cyfrowych o zadanej funkcji logicznej, na przykładzie budowy
Wygląd okna aplikacji Project Navigator.
Laboratorium przedmiotu Podstawy Techniki Cyfrowej ćw.1: Układy kombinacyjne Wprowadzenie: Wszelkie realizacje układowe projektów w ramach laboratorium z przedmiotu Podstawy Techniki Cyfrowej będą tworzone
Udostępnianie drukarek za pomocą systemu Windows (serwer wydruku).
Udostępnianie drukarek za pomocą systemu Windows (serwer wydruku). www.einformatyka.com.pl Serwer wydruku jest znakomitym rozwiązaniem zarówno dla małych jak i dużych firm. Pozwala zaoszczędzić czas dzięki
Ćwiczenie Digital Works 003 Układy sekwencyjne i kombinacyjne
TECHNIKA MIKROPROCESOROWA 3EB KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL Temat: Narzędzia: Digital Works pakiet
Ogranicz listę klasyfikacji budżetowych do powiązanych z danym kontem księgowym
Zależności i kontrola danych budżetowych w systemie Sz@rk FK 1. Wstęp Począwszy od wersji Sz@rk FK 2011 (11.03.30) wprowadzono do programu finansowoksięgowego nowe możliwości dotyczące kontrolowania poprawności
Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD.
LAB. 2 Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD. Laboratorium Mikroprocesorowych Układów Sterowania instrukcja
Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych
Elementy logiki: Algebra Boole a i układy logiczne 1 Elementy logiki dla informatyków Wykład III Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych Elementy logiki: Algebra Boole a
Architektura komputerów Wykład 2
Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana
Lokalizacja jest to położenie geograficzne zajmowane przez aparat. Miejsce, w którym zainstalowane jest to urządzenie.
Lokalizacja Informacje ogólne Lokalizacja jest to położenie geograficzne zajmowane przez aparat. Miejsce, w którym zainstalowane jest to urządzenie. To pojęcie jest używane przez schematy szaf w celu tworzenia
Kod składa się z kodu głównego oraz z odpowiednich kodów dodatkowych (akcesoriów). Do kodu można przyłączyć maksymalnie 9 kodów dodatkowych.
Kody katalogowe Informacje ogólne Kod katalogowy jest to numer indentyfikacyjny producenta. Kod składa się z kodu głównego oraz z odpowiednich kodów dodatkowych (akcesoriów). Do kodu można przyłączyć maksymalnie
Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.
Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. Magistrale W układzie bank rejestrów do przechowywania danych. Wybór źródła danych
Praca w sieci z serwerem
11 Praca w sieci z serwerem Systemy Windows zostały zaprojektowane do pracy zarówno w sieci równoprawnej, jak i w sieci z serwerem. Sieć klient-serwer oznacza podłączenie pojedynczego użytkownika z pojedynczej
MultiTool instrukcja użytkownika 2010 SFAR
MultiTool instrukcja użytkownika 2010 SFAR Tytuł dokumentu: MultiTool instrukcja użytkownika Wersja dokumentu: V1.0 Data: 21.06.2010 Wersja urządzenia którego dotyczy dokumentacja: MultiTool ver. 1.00
Parametryzacja przetworników analogowocyfrowych
Parametryzacja przetworników analogowocyfrowych wersja: 05.2015 1. Cel ćwiczenia Celem ćwiczenia jest zaprezentowanie istoty działania przetworników analogowo-cyfrowych (ADC analog-to-digital converter),
Konfigurowanie sterownika CX9000 firmy Beckhoff wprowadzenie
Konfigurowanie sterownika CX9000 firmy Beckhoff wprowadzenie Stanowisko laboratoryjne ze sterownikiem CX9000 Sterownik CX9000 należy do grupy urządzeń określanych jako komputery wbudowane (Embedded-PC).
Układy VLSI Bramki 1.0
Spis treści: 1. Wstęp... 2 2. Opis edytora schematów... 2 2.1 Dodawanie bramek do schematu:... 3 2.2 Łączenie bramek... 3 2.3 Usuwanie bramek... 3 2.4 Usuwanie pojedynczych połączeń... 4 2.5 Dodawanie
b) bc a Rys. 1. Tablice Karnaugha dla funkcji o: a) n=2, b) n=3 i c) n=4 zmiennych.
DODATEK: FUNKCJE LOGICZNE CD. 1 FUNKCJE LOGICZNE 1. Tablice Karnaugha Do reprezentacji funkcji boolowskiej n-zmiennych można wykorzystać tablicę prawdy o 2 n wierszach lub np. tablice Karnaugha. Tablica
Synteza strukturalna automatów Moore'a i Mealy
Synteza strukturalna automatów Moore'a i Mealy Formalna definicja automatu: A = < Z, Q, Y, Φ, Ψ, q 0 > Z alfabet wejściowy Q zbiór stanów wewnętrznych Y alfabet wyjściowy Φ funkcja przejść q(t+1) = Φ (q(t),
W dowolnej przeglądarce internetowej należy wpisać poniższy adres: https://sip.powiat.chelm.pl/imap/
Kurs 2 mapa turysty Uruchomienie aplikacji. W dowolnej przeglądarce internetowej należy wpisać poniższy adres: https://sip.powiat.chelm.pl/imap/ Zawartość Modułu - Mapa turysty Moduł w części publicznej
KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204
Opracował: prof. dr hab. inż. Jan Kazimierczak KATEDA INFOMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 204 Temat: Hardware'owa implementacja automatu skończonego pełniącego
Uniwersytet Warmińsko-Mazurski w Olsztynie
Uniwersytet Warmińsko-Mazurski w Olsztynie WYDZIAŁ NAUKI O ŻYWNOŚCI Katedra Inżynierii i Aparatury Procesowej INSTRUKCJA DO ĆWICZENIA L7 PRACA ZESPOŁOWA NAD PROJEKTEM Olsztyn 2014 1. Cel ćwiczenia Praktyczna
Instrukcja konfiguracji urządzenia Comarch TNA Gateway Plus
Instrukcja konfiguracji urządzenia Comarch TNA Gateway Plus COMARCH TNA Szanowni Państwo, dziękujemy za wybór usługi Comarch TNA oraz urządzenia Comarch TNA Gateway Plus. Mamy nadzieję, że korzystanie
Układy kombinacyjne. cz.2
Układy kombinacyjne cz.2 Układy kombinacyjne 2/26 Kombinacyjne bloki funkcjonalne Kombinacyjne bloki funkcjonalne - dekodery 3/26 Dekodery Są to układy zamieniające wybrany kod binarny (najczęściej NB)
4.1.5 Zakładka: Monitoring GPRS. 4.1.6 Zakładka: LogicProcessor. Konfiguracja systemu.
25 aktualizacja firmware (S232TTL)! (urządzenie nie ma restartu ustawień) - w przypadku braku hasła lub jego niezgodności niemożliwy jest dostęp modemowy! - numer telefonu obiektu oraz notatka nie jest
Lista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami
Warsztaty Koła Naukowego SMART dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 1 Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania
Szablon rysunku zawiera zawsze Wrzynajmniej jeden arkusz formatowy oraz Woszczególne Warametry
WstWW Szablony mogą rewrezentować znaczną czwść Wrojektu. Istnieje duża różnica miwdzy Szablonem Projektu i Szablonem Rysunku. ProszW zawoznać siw z tymi terminami, Wonieważ są one Wodstawowe Wrzy Wracy
Spis treści. 1 Moduł Modbus TCP 4
Spis treści 1 Moduł Modbus TCP 4 1.1 Konfigurowanie Modułu Modbus TCP................. 4 1.1.1 Lista elementów Modułu Modbus TCP............ 4 1.1.2 Konfiguracja Modułu Modbus TCP.............. 5 1.1.3
Copyright 2000-2005 Softpasm, All Rights Reserved. No portions of Softpasm may be used without expressed, written permission
Copyright 2000-2005 Softpasm, All Rights Reserved. No portions of Softpasm may be used without expressed, written permission 1 SPIS TREŚCI ROZDZIAŁ I Projekt Wstęp... 3 Tworzenie nowego projektu i schematu...
Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa TECHNIKI REGULACJI AUTOMATYCZNEJ
Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa TECHNIKI REGULACJI AUTOMATYCZNEJ Laboratorium nr 2 Podstawy środowiska Matlab/Simulink część 2 1. Cel ćwiczenia: Celem ćwiczenia jest zapoznanie
PLUTO Sterownik bezpieczeństwa Skrócona Instrukcja obsługi oprogramowania. PlutoProgrammingManualPL_v7A.pdf 1
PLUTO Sterownik bezpieczeństwa Skrócona Instrukcja obsługi oprogramowania PlutoProgrammingManualPL_v7A.pdf 1 www.jokabsafety.com Spis treści 1. Instalacja oprogramowania 3 2. Podłączenie do komputera..5
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016
LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016 Prowadzący: dr inż. Daniel Kopiec email: daniel.kopiec@pwr.edu.pl Pierwszy projekt w środowisku
Bazy danych Karta pracy 1
Bazy danych Karta pracy 1 Bazy danych Karta pracy 1 1. Utwórz katalog Bazy danych służący do przechowywania wszelkich danych dotyczących kursu. 2. W katalogu Bazy danych stwórz podkatalog BD1 służący jako
Ukªady Kombinacyjne - cz ± I
Ukªady Kombinacyjne - cz ± I Sebastian Kurczyk sebastian.kurczyk@polsl.pl Piotr Krauze piotr.krauze@polsl.pl 13 kwietnia 2013 Streszczenie Celem niniejszego laboratorium jest zapoznanie studentów z metodami
Krótkie wprowadzenie do ModelSim i Quartus2
Krótkie wprowadzenie do ModelSim i Quartus2 wersja 04.2011 1 Plan Oprogramowanie Pliki źródłowe Scenariusze użycia 2 Programy Programy w wersji darmowej do pobrania ze strony www.altera.com ModelSim-Altera
Algebra Boole a i jej zastosowania
lgebra oole a i jej zastosowania Wprowadzenie Niech dany będzie zbiór dwuelementowy, którego elementy oznaczymy symbolami 0 oraz 1, tj. {0, 1}. W zbiorze tym określamy działania sumy :, iloczynu : _ oraz
37. Podstawy techniki bloków
37 37. Podstawy techniki bloków Bloki stosujemy w przypadku projektów zawierających powtarzające się identyczne złożone obiekty. Przykłady bloków pokazano na rysunku. Zacieniowane kwadraty to tzw. punkty
Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).
Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Cel ćwiczenia Poznanie własności analogowych multiplekserów demultiplekserów. Zmierzenie
Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T1300 020 Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH
Projektowanie baz danych za pomocą narzędzi CASE
Projektowanie baz danych za pomocą narzędzi CASE Metody tworzenia systemów informatycznych w tym, także rozbudowanych baz danych są komputerowo wspomagane przez narzędzia CASE (ang. Computer Aided Software
Tworzenie nowych elementów bibliotecznych
1 EAGLE Tworzenie nowych elementów bibliotecznych o Brakujących elementów można poszukiwać na stronie: http://www.cadsoft.de/ http://www.cadsoftusa.com/ o ściągnięty plik umieścić w katalogu z bibliotekami
1 Moduł Modbus ASCII/RTU 3
Spis treści 1 Moduł Modbus ASCII/RTU 3 1.1 Konfigurowanie Modułu Modbus ASCII/RTU............. 3 1.1.1 Lista elementów Modułu Modbus ASCII/RTU......... 3 1.1.2 Konfiguracja Modułu Modbus ASCII/RTU...........
Konfigurowanie sterownika CX1000 firmy Beckhoff wprowadzenie. 1. Konfiguracja pakietu TwinCAT do współpracy z sterownikiem CX1000
Konfigurowanie sterownika CX1000 firmy Beckhoff wprowadzenie Stanowisko laboratoryjne ze sterownikiem CX1000 Sterownik CX1000 należy do grupy urządzeń określanych jako komputery wbudowane (Embedded-PC).
Zadanie 1 Projekt bramki NAND lub NOR optymalizacja charakterystyk przejściowych
Katedra Elektroniki Akademia Górniczo-Hutnicza w Krakowie Laboratorium Projektowania Systemów Scalonych Zadanie 1 Projekt bramki NAND lub NOR optymalizacja charakterystyk przejściowych KE AGH str. 1 1.
Systemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 03 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Instrukcja obsługi programu:
Instrukcja obsługi programu: MODUŁ USER ADMIN ADMINISTRACJA UŻYTKOWNIKÓW Przeznaczenie programu Program przeznaczony jest do administracji użytkownikami. Program umożliwia dodawanie, usuwanie oraz modyfikację
OPROGRAMOWANIE DEFSIM2
Politechnika Warszawska Wydział Elektroniki i Technik Informacyjnych OPROGRAMOWANIE DEFSIM2 Instrukcja użytkownika mgr inż. Piotr Trochimiuk, mgr inż. Krzysztof Siwiec, prof. nzw. dr hab. inż. Witold Pleskacz
Smart Draw - prezentacja programu
Smart Draw - prezentacja programu Program Smart Draw zaawansowanym programem do tworzenia różnych typów schematów, projektów inżynierskich z wielu dziedzin. Program jest dostępny na stornie producenta:
Opis modułu Wnioski w systemie ING business
Opis modułu Wnioski w systemie ING business Spis treści I. Wnioski Nowy wniosek 1 II. Wnioski lista wniosków 3 III. Wniosek o nadanie/modyfikację schematów akceptacji do rachunków 4 A. Tworzenie/modyfikacja
WYKONANIE APLIKACJI OKIENKOWEJ OBLICZAJĄCEJ SUMĘ DWÓCH LICZB W ŚRODOWISKU PROGRAMISTYCZNYM. NetBeans. Wykonał: Jacek Ventzke informatyka sem.
WYKONANIE APLIKACJI OKIENKOWEJ OBLICZAJĄCEJ SUMĘ DWÓCH LICZB W ŚRODOWISKU PROGRAMISTYCZNYM NetBeans Wykonał: Jacek Ventzke informatyka sem. VI 1. Uruchamiamy program NetBeans (tu wersja 6.8 ) 2. Tworzymy
Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń.
Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń. 1. ZASADA DZIAŁANIA...2 2. FUNKCJE WEJŚCIOWE...5 3. FUNKCJE WYJŚCIOWE...6 4. FUNKCJE LOGICZNE...9 Zabezpieczenie : ZSN 5U od: v. 1.0
Technika cyfrowa projekt: Sumator 4 bitowy równoległy
Technika cyfrowa projekt: Sumator 4 bitowy równoległy Autorzy: Paweł Bara Robert Boczek Przebieg prac projektowych: Zadany układ dostaje na wejściu dwie czterobitowe liczby naturalne, sumuje je, po czym
Tranzystor JFET i MOSFET zas. działania
Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej
Instrukcja obsługi xserver
Instrukcja obsługi xserver Konfiguracja xserver z programem LoMag (wersja 1.1.01) 1. Konfiguracja programu xserver W pierwszej kolejności należy skonfigurować program xserver do współpracy z programem
INSTRUKCJA LABORATORYJNA
WAT - WYDZIAŁ ELEKTRONIKI INSTYTUT SYSTEMÓW ELEKTRONICZNYCH ZAKŁAD EKSPLOATACJI SYSTEMÓW ELEKTRONICZNYCH Przedmiot: Konstrukcja Urządzeń Elektronicznych Ćwiczenie nr 1 INSTRUKCJA LABORATORYJNA Temat: RYSUNEK