Analogowe układy VLSI. IV rok

Transkrypt

1 Analogowe układy VLSI IV rok

2 Sprawy organizacyjne Prowadzący: mgr inż. Juliusz Godek grupy: 1 ( ) 2 ( ) dr inż. Jacek Jasielski, grupy: 3 ( ) 4 ( )

3 mgr inż. Juliusz Godek blok C3 czwarte piętro pokój 407 tel strona internetowa konsultacje: wtorek czwartek

4 Uruchamianie po raz pierwszy programu CADENCE Otwieramy konsolę (klikamy na ikonę u góry ekranu, lub Aplikacje Akcesoria Terminal) i znajdujemy się w katalogu /home/student/login tworzymy w nim własny katalog, wchodzimy do niego i uruchamiamy skrypt startowy np. mkdir elektronika cd elektronika ams370 -tech c35b4 i potwierdzamy w rozwijającym się oknie c35b4c3

5 Uruchamianie kolejne programu CADENCE Otwieramy konsolę (klikamy na ikonę, lub Aplikacje Akcesoria Terminal) i znajdujemy się w /home/student/login. Wykonujemy cd elektronika ams370 Otwierają się okna Library Manager, msfb, te są ważne. oraz Hit-Kit license mechanism I Whats New.., które po przejrzeniu można zamknąć.

6 Tworzenie nowej biblioteki W oknie Library Manager klikamy File New - Library

7 Po wpisaniu w pojawiającym się oknie Wzmacniacz pojawia się okno Technology File for New Library Klikamy OK

8 Wybieramy TECH_C35_B4

9 W Library Manager wybieramy Wzmacniacz i klikamy File New Cell View, wpisujemy np. wzm1 i klikamy OK

10 Otwiera się okno Virtuoso Schematic Editing

11 Dodawanie nowych elementów klikamy Instance albo Add Instance albo naciskamy i w wyskakującym oknie wybieramy bibliotekę, następnie jej element, który w razie potrzeby obracamy, lub odbijamy korzystamy na razie z bibliotek analoglib i PRIMLIB

12 Połączenia klikamy symbol Wire (narrow) albo Add Wire (narrow) albo naciskamy w przy użyciu myszki łączymy punkty schematu

13 Piny klikamy symbol Pin albo Add Pin albo naciskamy p wpisujemy nazwy oddzielone spacją wybieramy inputoutput (dla wygody)

14 Realizujemy schemat wzmacniacza różnicowego

15 Tworzymy symboliczny obraz wzmacniacza Design Create Cellview From Cellview... w wyskakującym oknie klikamy OK

16 Wypisujemy położenie pinów i klikamy OK

17 Sprawdzamy i poprawiamy symbol

18 Układ do testowania File New cell View wpisujemy nazwę testwzm1 OK Rysujemy schemat

19 Wzory projektowe Prąddrenuwstanienasycenia I DS = μc OX Transmitancja g =μ C m W OX L V W V 2L GS Wzmocnienie G= V GS T V T = gm g ds Szerokośćpasma BW= g ds 2ΠCL Polewzmocnienia GBW = gm 2ΠC L λ V 2I DS DS V GS V T

20 Reguły Dużewzmocnieniewymaga małego V GS V T tzn 0,2Vi dużegol Dużaszybkośćwymaga dużego V GS V T tzn 0,5V i małegol

21

22 Tworzenie layoutu Otwieramy okno schematu i wybieramy Tools Design Synthesis Layout XL W wyskakującym oknie zatwierdzamy Create New (albo Open Existing) Otwiera się okno LSW i Virtuoso XL Layout Editing

23

24 W oknie Virtuoso XL Layout Editing wybieramy Design Gen From Source...

25 Otrzymujemy

26 Connectivity Show Incomplete Nets

27

28

29 Narzędzia weryfikacyjne DRC (Design Rules Check) bada poprawność layoutu z punktu widzenia poprawnej konstrukcji masek LVS (Layout Versus Schematic) bada zgodność ze schematem wyjściowym

30 DRC

31

32

33

34 Przeglądanie błędów

35 LVS

36

37

38 Symulacje postlayoutowe ekstrakcja z layoutu (netlista uzupełniona elemntami pasożytniczymi) testowanie układu z użyciem pliku extracted, lub av_extracted

39

40 Assura Należy mieć aktywny LVS Uaktywniamy Run RCX Wybieramy interesujące nas elementy szkodliwe (pojemności, rezystancje, indukcyjności) Uruchamiamy proces ekstrakcji

41

42

43

44

45

46

47

48

49

50

51

52 Co dalej? Dokonanie poprawek w layoucie Wykonanie DRC, LVS Ekstrakcja poprawionego layoutu Symulacje postlayoutowe

53 Pierścień ochronny i wyprowadzenia zewnętrzne

54 Do naszych celów wystarczy biblioteka IOLIB_ANA_4_M...

55 AVDD3ALLP schemat

56 AVDD3ALLP layout

57 APRIO500P schemat

58 APRIO500P layout

59 ...oraz biblioteka IOLIB_4M

60 CORNER

61 ...oraz biblioteka IOLIB_4M

62 PERI_SPACER_100_P

63 Przykładowy padring

64

65 Jak dosuwać elementy?

66 ręcznie

67 Automatycznie Edit>Other>Align

68

69

70

71 Tworzenie pliku gds testowanie całego układu z utworzonego pliku gds

72 Mamy gotowy layout

73 Eksport do gds File > Export > Stream...

74 Utworzono plik (w katalogu bieżącym)

75

76 Tworzymy nową bibliotekę RING1GDS w technologii C35B4C3

77

78

79 File > Import > Stream...

80

81 Należy teraz Przeprowadzić ekstrakcję Dołączyć piny lub etykiety Przeprowadzić wszystkie uprzednie symulacje Porównać wyniki W razie pojawienia się nieoczekiwanych błędów wykonać poprawki w layoucie

82 Podsumowanie 1. Tworzymy schemat układu i zmieniamy go tak długo, aż testy i symulacje będą zgodne z oczekiwaniami. 2. Wykonujemy layout, przy użyciu narzędzi DRC i LVS osiągamy pełną zbieżność ze schematem i zgodność z regułami projektowymi. 3.Wykonujemy ekstrakcję i przeprowadzamy symulacje postlayoutowe. Jeżeli wyniki są niezadowalające to musimy modyfikować układ! 4.Po uzyskaniu zadowalających rezultatów wykonujemy pierścień z pinami i plik GDSII. 5.Symulacje postlayoutowe z użyciem pliku GDSII upewniają nas o braku błędów w układzie połączeń.