Obliczenia równoległe na klastrze opartym na procesorze CELL/B.E.
|
|
- Jacek Krupa
- 7 lat temu
- Przeglądów:
Transkrypt
1 Obliczenia równoległe na klastrze opartym na procesorze CELL/B.E. Łukasz Szustak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok V szustak.lukasz@gmail.com Streszczenie W artykule zostanie przedstawiona realizacja równoległa algorytmów na klastrze opartym na procesorze CELL Broadband Engine. Procesor CELL/B.E. powstał we współpracy firm IBM, Sony oraz Toshiba, składa się on z dziewięciu rdzeni. Jednym z pierwszych produktów w który, został wyposażony ten procesor jest konsola do gier SONY PlayStation3. Algorytmy implementowane będą na klastrze zbudowanym z czterech konsol SONY PS3. Jego atutem jest duża moc obliczeniowa na poszczególnych węzłach. Pewne ograniczenie stanowi sieć łącząca węzły klastra. Programowanie na procesorze CELL/B.E. wymusza na programiście znajomość jego architektury. W niniejszej pracy można odnaleźć przykłady omówienia algorytmów; realizację komunikacji między węzłami oraz na poszczególnych węzłach; sposoby wykorzystania architektury procesorów CELL/B.E. do obliczeń zmiennoprzecinkowych oraz wady i zalety jakie niesie programowanie na takim klastrze. 1. Wstęp W ostatnich latach postęp technologiczny procesorów został skierowany na projektowanie i budowanie procesorów wielordzeniowych. Ciekawym rozwiązaniem technologicznym opracowany przez firmy Sony, Toshiba i IBM jest jednoukładowy superkomputer CELL Broadband Engine. Procesor CELL/B.E. to hybryda składającą się z dziewięciu rdzeni. Osiem z nich to wektorowe układy SPE (Synergistic Processing Element), a jeden to uproszczony układ PowerPC firmy IBM, którego zadaniem jest zarządzanie pozostałymi modułami [2]. Zastosowanie tego procesora można znaleźć w produktach takich jak konsola do gier SONY PlayStation3, czy też w klastrze kasetowym Blade firmy IBM. Zadaniem programisty jest niespotykana dotąd odpowiedzialność za jak najlepsze wykorzystanie jednostek wykonawczych. Programista sam decyduje na których danych konkretny rdzeń wykonuje operacje - to on wybiera w jaki sposób dane mają zostać pobrane, wysłane do pamięci poszczególnych jednostek wykonawczych co wymusza na nim znajomość zasad komunikacji. 1
2 2. Procesory CELL/B.E Architektura procesorów CELL/B.E. Pierwsza generacja procesorów CELL/B.E. (Rys. 1) składała się z następujących podstawowych elementów: jednego rdzenia Power Processor Element (PPE); ośmiu rdzeni Synergistic Processor Element (SPE); Element Interconnect Bus (EIB). PPE jest dwuwątkowym, 64-bitowym rdzeniem procesora bazującego na architekturze IBM PowerPC. Rys. 1 Organizacja architektury procesora CELL/B.E. [2] PPE ma własne 64 KB pamięci podręcznej pierwszego poziomu i 512 KB cache'u L2. Jego zadaniem jest także pomoc w zarządzaniu pozostałymi rdzeniami SPU. Każdy SPE (Synergistic Processing Element) jest oddzielnym procesorem wektorowym, składającym się z sześciu jednostek wykonawczych. SPE mają 128 rejestrów ogólnego przeznaczenie o długości 128-bitów. Potrafią przetworzyć jednocześnie dwie instrukcje. Mogą też pracować na operandach stałoprzecinkowych. Wszystkie SPE wyposażone zostały w 256 kilobajtów pamięci lokalnej [3], a w rdzeniu każdego procesora wektorowego umieszczono kontroler DMA. Odpowiada on za transfer danych pomiędzy pamięcią systemową a lokalnymi zasobami SPE. Wszystkie osiem układów wektorowych i jedne rdzeń PPE połączono ze sobą w sieć za pomocą interfejsu o dużej przepustowości danych EIB Komunikacja SPE nie mają bezpośredniego dostępu do pamięci głównej (Main Storage). Architektura procesora narzuca pewne ograniczenia odnośnie przesyłania danych [1]: kanałami DMA można dokonywać transferu danych pomiędzy Local Storage a Local Storage innego SPE, oraz Local Storage a Main Storage i odwrotnie; jednorazowo jednym kanałem można przesłać dane o rozmiarze 1, 2, 4, 8 i 16 bajtów lub wielokrotność 16 bajtów aż do 16KB. 2
3 2.3. Operacje wektorowe Wszystkie rdzenie procesora CELL/B.E. wyposażone są w zestawy instrukcji typu Single Instruction Multiple Data (SIMD), czyli wykonywanie kilku operacji zmiennoprzecinkowych jednocześnie. Większość instrukcji SIMD może obsługiwać którąś z reprezentacji danych 128-bitowych, dwie 64-bitowe podwójnej precyzji, cztery-32 bitowe pojedynczej precyzji lub szesnaście 8-bitowych danych typu char. Operandy 128-bitowe przechowywane są w wbudowanym w rdzeniu rejestrze. Instrukcje SIMD mogą przyjąć [2] do trzech 128-bitowych operandów i w rezultacie zwrócić jeden. 3. Opis wybranych algorytmów Opracowano wiele metod numerycznych mających na celu rozwiązywania układów równań. W niniejszej pracy zostaną omówione dwie metody: metoda eliminacji Gaussa oraz rozkład Choleskiego dla macierzy symetrycznej dodatnio określonej. Mamy dany układ n równań liniowych z n niewiadomymi a 11 x 1 + a 12 x a 1n x n = b 1 (1) a 21 x 1 + a 22 x a 2n xn = b =... a n1 x 1 + a n2 x a nn x n = b n Metoda eliminacji Gaussa Metoda ta polega na eliminowaniu poszczególnych zmiennych i równań. Weźmy układ równań (1), który poprzez eliminowanie poszczególnych zmiennych i równań sprowadza się do postaci trójkątnej a 11 x 1 +a 12 x a 1n x n = b 1 (2) a 22 x a 2n x n = b 2 + = a nn x n = b n. Eliminujemy x 1 z równań od 2 do n (3). Procedurę powtarzamy z macierzą A (1) o rozmiarach (n-1)x(n-1) i wektorem b (1) o rozmiarze n-1, eliminując z nich drugą zmienną i otrzymując macierz A (2) o rozmiarach (n-2)x(n-2) i wektor b (2) o rozmiarze n-2 (3). W ten sam sposób postępujemy z kolejnymi macierzami A (2), A (3),..., A (n-1) oraz wektorami b (2), b (3),..., b (n-1). a (0) 11 x 1 + a (0) 12 x a (0) 1n x n = b (0) 1 (3) a (1) 22 x a (1) 2n x n = b (1) = a (1) n2 x a (1) nn x n = b (1) n gdzie: a (1) ik= a (0) ik a (0) 1k (a (0) i1 / a (0) 11) i>1, k>1, b (1) i = b (0) i b (0) 1 (a (0) i1 / a (0) 11) i>1. Układ z macierzą trójkątną (2) można następnie łatwo rozwiązać zaczynając od obliczenia wartości x n z n-tego równania, następnie wstawić xn do równania n-1 i 3
4 wyliczyć z niego x n-1, następnie wstawić x n oraz x n-1 do równania n-2 i wyliczyć x n-2 aż do dotarcia do równania pierwszego i wyznaczenia x 1. Metoda w swojej normalnej postaci jest skuteczna prawie zawsze, gdy elementy na głównej przekątnej macierzy współczynników są różne od zera. W takich przypadkach można zastosować modyfikacje z wyborem elementu głównego w kolumnie Metoda Choleskiego rozkładu LL T Rozkład Choleskiego stosowany jest dla macierzy: symetryczych (a ij = a ji ), oraz dodatnio określonych (dla każdego x 0, x T Ax >0). Po spełnieniu powyższych warunków istnieje macierz dolno trójkątna L taka, ze LL T = A. W rozkładzie Choleskiego, macierz A poddana jest faktoryzacj, wskutek czego uzyskuję się dwie macierze trójkątne L i L T, (4). Poszczególne wartości macierzy L i L T (4) wyznaczamy ze wzorów (5). dla i>j, (5). 4. Realizacja wybranych algorytmów 4.1. Algorytm eliminacji Gaussa Realizacja sekwencyjnego algorytmu eliminacji Gaussa przedstawia rysunek 2. for( s=0; s<n; ++s) { tmp = tab[i][s] / tab[s][s]; for ( i=s+1; i<n; ++i) { for ( j=s; j<=n; ++j) A[i][j] = A[i][j] - tmp * A[s][j]; } } Rys. 2 Sekwencyjny algorytm eliminacji Gaussa 4
5 W niniejszej pracy równoległy algorytm eliminacji Gaussa dzieli się na dwa poziomy: zrównoleglenie na poziomie klastra zadaniem tego poziomu jest zapewnienie komunikacji odpowiednich danych na poszczególnych węzłach. Jest on realizowany na rdzeniach PPE. zrównoleglenie na poziomie węzła klastra zadaniem tego poziomu jest realizacja obliczeń na dostarczonych danych. Jest on realizowany na rdzeniach SPE. Nie można zrównoleglić pierwszej pętli, ponieważ wyniki kolejnych iteracji zależą od poprzednich, natomiast można zrównoleglić drugą pętlę. Dane na których dokonują się obliczenia z drugiej i trzeciej pętli można podzielić na odpowiednie paczki danych i rozesłać je na poszczególne węzły klastra, nazstępnie dokonać równolegle obliczeń. Należy pamiętać, że wartości danych oraz rozmiar paczek zależny jest od iteracji pierwszej pętli. Ogólna idea zrównoleglenia algorytmu na klastrze opartym o architekturę procesorów CELL/B.E.: 1. rozsyłanie wiersza wiodącego macierzy A na wszystkie węzły klastra (pierwszy poziom), 2. rozsyłanie odpowiednio podzieloną macierz A na pozostałe węzły klastra (pierwszy poziom), 3. równoległe wykonanie obliczeń, wykorzystując architekturę procesorów CELL/B.E., 4. pobranie wyników z pozostałych węzłów (pierwszy poziom). Czynność ta jest powtarzana aż do momentu gdy macierz A osiągnie rozmiar n=1. Dużym ograniczeniem stanowi sieć łącząca węzły, aby uzyskać większą wydajność algorytmu, została zminimalizowana komunikacja między węzłami klastra na ile pozwolił na to algorytm. Równomierny podział obliczeń nie przyniósł oczekiwanych rezultatów, z tego powodu większą część obliczeń wykonuje się na pierwszym węźle. Taki podział pozwolił na zmniejszenie komunikacji między węzłami oraz skrócenie czasu wykonywania algorytmu Algorytm rozkładu Choleskiego Dla równoległej realizacji algorytmu należy skorzystać z blokowej metody rozkładu Choleskiego (Rys. 3). Metoda Blokowa LL T daje możliwość zastosowania procedur z III poziomu biblioteki BLAS. W punkcie pierwszym (6) macierz trójkątną L wyznaczam przy pomocy algorytmu rozkładu Choleskiego. W punkcie drugim i trzecim (6) można wyznaczyć odpowiednie fragmenty macierzy wykorzystując procedury biblioteki BLAS III poziomu. Czynności te powtarzam dla bloku wyznaczonej macierzy M''. 1. A=L*L T, (6) 2. W T = L T * W'' T + 0* I => L * W'' T =W T => W'' T, 3. M = W'' * W'' T + M*I => M'' = M - W'' * W'' T. 5
6 A W W T L LT = X M W'' M'' W W'' T I Rys. 3 Blokowa matota rozkładu Choleskiego 5. Badanie wydajności W niniejszej pracy, realizacje wybranych algorytmów zostały zaimplementowane na klastrze, zbudowanym z czterech konsol do gier SONY PlayStation3. Na każdym węźle zainstalowany jest system operacyjny Fedora Core 6. Cały układ taktowany jest zegarem 3,2 GHz. Każdy węzeł ma 256 MB XDR DRAM pamięci systemowej. Komunikację między węzłami zapewnia sieć Ethernet 100BASE-TX[6], a na węzłach wymiana danych odbywa się przy pomocy EIB (Rys. 4). SPE0 SPE1 SPE2 SPE3 SPE4 SPE5 SPE0 SPE1 PS3B - PPE SPE0 SPE1 SPE2 SPE3 PS3A - PPE PS3D - PPE SPE2 SPE3 SPE4 SPE5 PS3C - PPE SPE4 SPE5 SPE0 SPE1 SPE2 SPE3 SPE4 SPE5 Ethernet 100BASE-TX EIB 2 x 25.6 GB/s Rys. 4 Schemat komunikacji klastra 6
7 5.1. Badanie wydajności algorytmu eliminacji Gaussa Czas sekwencyjnej realizacji algorytmu dla macierzy 2048x2048 na jednym rdzeniu PPE wyniósł s. Wykorzystanie procedur z drugiego poziomu biblioteki BLAS zwiększyło jego wydajność. Największym wzrostem wydajności okazała się równoległa implementacja algorytmu na jednym węźle klastra pomiar czasu s. W porównaniu z jej sekwencyjną wersją realizowaną na jednym rdzeniu PPE przyśpieszenie wyniosło S(6) = Przyśpieszenie takie jest efektem wykorzystania operacji wektorowych (SIMD) oraz zastosowaniem double buffering [5] podczas pobierania danych na poszczególnych SPE. Mimo różnych prób realizacji algorytmu, czas wykonywania algorytmu na jednym węźle klastra był krótszy niż na kilku węzłach. Głównym powodem tego, jest wymóg dużej komunikacji i synchronizacji algorytmu. A przyczyną jest bardzo wolna sieć, pomiędzy poszczególnymi węzłami klastra w porównaniu z szybka magistralą EIB (Rys. 2). Tabela 1 Pomiar czasu dla algorytmu eliminacji Gaussa PPE PPE BLAS II poziom PPE + 6 SPE PPE + 6 SPE SIMD rozmiar: 2048x2048 pojedynczej precyzji [s] [s] [s] [s] 2 x ( PPE + 6 SPE) SIMD [s] 5.2. Badanie wydajności algorytmu rozkładu Choleskiego Tabela 2 przedstawia pomiar czasu implementacji algorytmu w różnych konfiguracjach jednostek wykonawczych. Wynika z niej, że najlepszą konfiguracją jest ta, która łącznie składa się z 4-PPE i 24-SPE - pomiar czasu s. Porównując z realizacją na 4- PPE i 4-SPE, przyśpieszenie wynosi Rozpatrując pozostałe konfiguracje, opierając się na pomiarach czasowych można zauważyć, że przyśpieszenie maleje dla konfiguracji z mniejszą ilością jednostek SPE. Dużą część czasu, poszczególnych implementacji zajmuje synchronizacja oraz przesyłanie danych. Dla konfiguracji z 4- PPE i 12-SPE czas przesyłania danych między węzłami, bez wykonywania obliczeń wynosi s. Tabela 2 Pomiar czasu dla algorytmu rozkładu Choleskiego rozmiar: 1024x1024 pojedynczej precyzji przyśpieszenie 4 x (PPE + 1 SPE) [s] - 4 x (PPE + 6 SPE) [s] x (PPE + 3 SPE) [s] x (PPE + 6 SPE) + (PPE + 1 SPE) 2 x (PPE + 6 SPE) + 2 x (PPE +1 SPE) [s] [s]
8 6. Podsumowanie W artykule zostały przedstawione realizacje wybranych algorytmów, zaimplementowane na klastrze zbudowanym z konsol do gry SONY PlayStation3. Na podstawie badań, można zauważyć że wykorzystanie procedur z biblioteki BLAS, skraca czas wykonywania algorytmów. Zastosowanie operacji wektorowych (SIMD) zwiększa wydajność algorytmów. Najlepszym rozwiązaniem realizacji algorytmu Gaussa, okazała się implementacja na jednym węźle. Zastosowanie większej ilości węzłów nie przyniosło oczekiwanych rezultatów. Powodem tego jest duża ilość komunikacji i synchronizacji algorytmu. A przyczyną jest wolna sieć między węzłami w porównaniu z bardzo szybkim i wydajnym interfejsem EIB. Algorytm rozkładu Choleskiego, został zaimplementowany w kilku konfiguracjach przy użyciu różnej ilości jednostek obliczeniowych SPE. Ze względu na wolną sieć między węzłami, większa część obliczeń wykonywana jest na jednym węźle, co w rezultacie przyczyniło się do lepszej wydajności. Z przeprowadzonych badań dla tego algorytmu wynika że im większa ilość jednostek obliczeniowych SPE tym przyśpieszenie wzrasta. 7. Literatura [1] A. Buttari, P. Luszczek, J.Kurzak, J. Dongarra, G Bosilca, A Rough Guide to Scientific Computing On the PlayStation 3 University of Tennessee 05/2007 [2] A. E. Eichenberger, Using advanced compiler technology to exploit the performance of the Cell Broadband Enginee architecture, IBM System Journal, vol 45, NO 1, 2006 [3] K. Wierzbicki, Intel i AMD na CELLowniku! CHIP 05/2005 str [4] IBM, Cell Broadband Engine Programming Handbook, Version 1.0, 04/2006 [5] IBM, Programming the Cell Broadband Engine Examples and Best Practices, 12/2007 [6] 8
Wykorzystanie architektury Intel MIC w obliczeniach typu stencil
Wykorzystanie architektury Intel MIC w obliczeniach typu stencil Kamil Halbiniak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok IV Instytut Informatyki Teoretycznej i Stosowanej
Bardziej szczegółowoWykład 5. Metoda eliminacji Gaussa
1 Wykład 5 Metoda eliminacji Gaussa Rozwiązywanie układów równań liniowych Układ równań liniowych może mieć dokładnie jedno rozwiązanie, nieskończenie wiele rozwiązań lub nie mieć rozwiązania. Metody dokładne
Bardziej szczegółowoWysokowydajna implementacja kodów nadmiarowych typu "erasure codes" z wykorzystaniem architektur wielordzeniowych
Wysokowydajna implementacja kodów nadmiarowych typu "erasure codes" z wykorzystaniem architektur wielordzeniowych Ł. Kuczyński, M. Woźniak, R. Wyrzykowski Instytut Informatyki Teoretycznej i Stosowanej
Bardziej szczegółowoUKŁADY ALGEBRAICZNYCH RÓWNAŃ LINIOWYCH
Transport, studia niestacjonarne I stopnia, semestr I Instytut L-5, Wydział Inżynierii Lądowej, Politechnika Krakowska Ewa Pabisek Adam Wosatko Postać układu równań liniowych Układ liniowych równań algebraicznych
Bardziej szczegółowoBudowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Bardziej szczegółowoPROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK
1 PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK POLITECHNIKA CZĘSTOCHOWSKA 2 Część teoretyczna Informacje i wstępne wymagania Cel przedmiotu i zakres materiału Zasady wydajnego
Bardziej szczegółowoBudowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Bardziej szczegółowoAlgorytmy numeryczne 1
Algorytmy numeryczne 1 Wprowadzenie Obliczenie numeryczne są najważniejszym zastosowaniem komputerów równoległych. Przykładem są symulacje zjawisk fizycznych, których przeprowadzenie sprowadza się do rozwiązania
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna
Bardziej szczegółowoUkłady równań liniowych. Krzysztof Patan
Układy równań liniowych Krzysztof Patan Motywacje Zagadnienie kluczowe dla przetwarzania numerycznego Wiele innych zadań redukuje się do problemu rozwiązania układu równań liniowych, często o bardzo dużych
Bardziej szczegółowoNowoczesne technologie przetwarzania informacji
Projekt Nowe metody nauczania w matematyce Nr POKL.09.04.00-14-133/11 Nowoczesne technologie przetwarzania informacji Mgr Maciej Cytowski (ICM UW) Lekcja 2: Podstawowe mechanizmy programowania równoległego
Bardziej szczegółowoProgramowanie równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz
Programowanie równoległe i rozproszone Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz 23 października 2009 Spis treści Przedmowa...................................................
Bardziej szczegółowoMetody numeryczne Wykład 4
Metody numeryczne Wykład 4 Dr inż. Michał Łanczont Instytut Elektrotechniki i Elektrotechnologii E419, tel. 4293, m.lanczont@pollub.pl, http://m.lanczont.pollub.pl Zakres wykładu Metody skończone rozwiązywania
Bardziej szczegółowoArchitektury komputerów Architektury i wydajność. Tomasz Dziubich
Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych
Bardziej szczegółowoRozwiązywanie układów równań liniowych metody dokładne Materiały pomocnicze do ćwiczeń z metod numerycznych
Rozwiązywanie układów równań liniowych metody dokładne Materiały pomocnicze do ćwiczeń z metod numerycznych Piotr Modliński Wydział Geodezji i Kartografii PW 13 stycznia 2012 P. Modliński, GiK PW Rozw.
Bardziej szczegółowoi3: internet - infrastruktury - innowacje
i3: internet - infrastruktury - innowacje Wykorzystanie procesorów graficznych do akceleracji obliczeń w modelu geofizycznym EULAG Roman Wyrzykowski Krzysztof Rojek Łukasz Szustak [roman, krojek, lszustak]@icis.pcz.pl
Bardziej szczegółowoSprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Bardziej szczegółowoArchitektura mikroprocesorów TEO 2009/2010
Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład
Bardziej szczegółowo5. Rozwiązywanie układów równań liniowych
5. Rozwiązywanie układów równań liniowych Wprowadzenie (5.1) Układ n równań z n niewiadomymi: a 11 +a 12 x 2 +...+a 1n x n =a 10, a 21 +a 22 x 2 +...+a 2n x n =a 20,..., a n1 +a n2 x 2 +...+a nn x n =a
Bardziej szczegółowoPROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK
1 PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK POLITECHNIKA CZĘSTOCHOWSKA 2 Trendy rozwoju współczesnych procesorów Budowa procesora CPU na przykładzie Intel Kaby Lake
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Bardziej szczegółowoAnaliza numeryczna Kurs INP002009W. Wykłady 6 i 7 Rozwiązywanie układów równań liniowych. Karol Tarnowski A-1 p.
Analiza numeryczna Kurs INP002009W Wykłady 6 i 7 Rozwiązywanie układów równań liniowych Karol Tarnowski karol.tarnowski@pwr.wroc.pl A-1 p.223 Plan wykładu Podstawowe pojęcia Własności macierzy Działania
Bardziej szczegółowoNumeryczna algebra liniowa. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1
Numeryczna algebra liniowa Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Numeryczna algebra liniowa Numeryczna algebra liniowa obejmuje szereg algorytmów dotyczących wektorów i macierzy, takich jak
Bardziej szczegółowoNumeryczna algebra liniowa
Numeryczna algebra liniowa Numeryczna algebra liniowa obejmuje szereg algorytmów dotyczących wektorów i macierzy, takich jak podstawowe operacje na wektorach i macierzach, a także rozwiązywanie układów
Bardziej szczegółowoBudowa i użytkowanie klastrów w opaciu o układy Cell BE oraz GPU
Budowa i użytkowanie klastrów w opaciu o układy Cell BE oraz GPU Daniel Kubiak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok V sor@czlug.icis.pcz.pl Streszczenie Celem pracy jest
Bardziej szczegółowoUKŁADY ALGEBRAICZNYCH RÓWNAŃ LINIOWYCH
Transport, studia I stopnia rok akademicki 2011/2012 Instytut L-5, Wydział Inżynierii Lądowej, Politechnika Krakowska Ewa Pabisek Adam Wosatko Uwagi wstępne Układ liniowych równań algebraicznych można
Bardziej szczegółowoPodstawy Informatyki Systemy sterowane przepływem argumentów
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Komputer i jego architektura Taksonomia Flynna 2 Komputer i jego architektura Taksonomia Flynna Komputer Komputer
Bardziej szczegółowoTworzenie programów równoległych cd. Krzysztof Banaś Obliczenia równoległe 1
Tworzenie programów równoległych cd. Krzysztof Banaś Obliczenia równoległe 1 Metodologia programowania równoległego Przykłady podziałów zadania na podzadania: Podział ze względu na funkcje (functional
Bardziej szczegółowoPlayStation3. Michał Zarychta
PlayStation3 Michał Zarychta 1 Plan prezentacji Hardware Procesor CELL Techniki programowania Modele programistyczne Ograniczenia Hello WORLD 2 PlayStation3 Lab 200 x PS3 atak na MD5 (RapidSSL) 3 Hardware
Bardziej szczegółowoZapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.
Wstęp Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system. Przedstawienie architektur sprzętu wykorzystywanych do
Bardziej szczegółowoArchitektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC
Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1 1978: Intel 8086 29tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową
Bardziej szczegółowoUkłady równań liniowych i metody ich rozwiązywania
Układy równań liniowych i metody ich rozwiązywania Łukasz Wojciechowski marca 00 Dany jest układ m równań o n niewiadomych postaci: a x + a x + + a n x n = b a x + a x + + a n x n = b. a m x + a m x +
Bardziej szczegółowoWykład 6. Metoda eliminacji Gaussa: Eliminacja z wyborem częściowym Eliminacja z wyborem pełnym
1 Wykład 6 Metoda eliminacji Gaussa: Eliminacja z wyborem częściowym Eliminacja z wyborem pełnym ELIMINACJA GAUSSA Z WYBOREM CZĘŚCIOWYM ELEMENTÓW PODSTAWOWYCH 2 Przy pomocy klasycznego algorytmu eliminacji
Bardziej szczegółowoIII TUTORIAL Z METOD OBLICZENIOWYCH
III TUTORIAL Z METOD OBLICZENIOWYCH ALGORYTMY ROZWIĄZYWANIA UKŁADÓW RÓWNAŃ LINIOWYCH Opracowanie: Agata Smokowska Marcin Zmuda Trzebiatowski Koło Naukowe Mechaniki Budowli KOMBO Spis treści: 1. Wstęp do
Bardziej szczegółowoZaawansowane metody numeryczne
Wykład 10 Rozkład LU i rozwiązywanie układów równań liniowych Niech będzie dany układ równań liniowych postaci Ax = b Załóżmy, że istnieją macierze L (trójkątna dolna) i U (trójkątna górna), takie że macierz
Bardziej szczegółowoRDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,
RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem
Bardziej szczegółowoImplementacje algorytmów oddziałujących cząstek na architekturach masywnie równoległych
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki Katedra Informatyki Autoreferat rozprawy doktorskiej Implementacje algorytmów
Bardziej szczegółowoWydajność obliczeń równoległych. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1
Wydajność obliczeń równoległych Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność obliczeń równoległych Podobnie jak w obliczeniach sekwencyjnych, gdzie celem optymalizacji wydajności było maksymalne
Bardziej szczegółowoObliczenia naukowe Wykład nr 8
Obliczenia naukowe Wykład nr 8 Paweł Zieliński Katedra Informatyki, Wydział Podstawowych Problemów Techniki, Politechnika Wrocławska Literatura Literatura podstawowa [] D. Kincaid, W. Cheney, Analiza numeryczna,
Bardziej szczegółowoSpis treści. I. Skuteczne. Od autora... Obliczenia inżynierskie i naukowe... Ostrzeżenia...XVII
Spis treści Od autora..................................................... Obliczenia inżynierskie i naukowe.................................. X XII Ostrzeżenia...................................................XVII
Bardziej szczegółowoModelowanie rynków finansowych z wykorzystaniem pakietu R
Modelowanie rynków finansowych z wykorzystaniem pakietu R Metody numeryczne i symulacje stochastyczne Mateusz Topolewski woland@mat.umk.pl Wydział Matematyki i Informatyki UMK Plan działania 1 Całkowanie
Bardziej szczegółowoMETODY NUMERYCZNE. wykład. konsultacje: wtorek 10:00-11:30 środa 10:00-11:30. dr inż. Grażyna Kałuża pokój
METODY NUMERYCZNE wykład dr inż. Grażyna Kałuża pokój 103 konsultacje: wtorek 10:00-11:30 środa 10:00-11:30 www.kwmimkm.polsl.pl Program przedmiotu wykład: 15 godzin w semestrze laboratorium: 30 godzin
Bardziej szczegółowoSprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Bardziej szczegółowoKlasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych
Wykład 5 Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Spis treści: 1. Klasyfikacja Flynna 2. Klasyfikacja Skillicorna 3. Klasyfikacja architektury systemów pod względem
Bardziej szczegółowoRozwiązywanie układów równań liniowych
Rozwiązywanie układów równań liniowych Marcin Orchel 1 Wstęp Jeśli znamy macierz odwrotną A 1, to możęmy znaleźć rozwiązanie układu Ax = b w wyniku mnożenia x = A 1 b (1) 1.1 Metoda eliminacji Gaussa Pierwszy
Bardziej szczegółowoKryptografia na procesorach wielordzeniowych
Kryptografia na procesorach wielordzeniowych Andrzej Chmielowiec andrzej.chmielowiec@cmmsigma.eu Centrum Modelowania Matematycznego Sigma Kryptografia na procesorach wielordzeniowych p. 1 Plan prezentacji
Bardziej szczegółowo3. Macierze i Układy Równań Liniowych
3. Macierze i Układy Równań Liniowych Rozważamy równanie macierzowe z końcówki ostatniego wykładu ( ) 3 1 X = 4 1 ( ) 2 5 Podstawiając X = ( ) x y i wymnażając, otrzymujemy układ 2 równań liniowych 3x
Bardziej szczegółowo2. Układy równań liniowych
2. Układy równań liniowych Grzegorz Kosiorowski Uniwersytet Ekonomiczny w Krakowie zima 2017/2018 rzegorz Kosiorowski (Uniwersytet Ekonomiczny w Krakowie) 2. Układy równań liniowych zima 2017/2018 1 /
Bardziej szczegółowoBibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel
Bibliografia: pl.wikipedia.org www.intel.com Historia i rodzaje procesorów w firmy Intel Specyfikacja Lista mikroprocesorów produkowanych przez firmę Intel 4-bitowe 4004 4040 8-bitowe x86 IA-64 8008 8080
Bardziej szczegółowoProcesory. Schemat budowy procesora
Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu
Bardziej szczegółowoPrzegląd architektury PlayStation 3
Przegląd architektury PlayStation 3 1 Your Name Your Title Your Organization (Line #1) Your Organization (Line #2) Sony PlayStation 3 Konsola siódmej generacji Premiera: listopad 2006 33,5 mln sprzedanych
Bardziej szczegółowoKolejny krok iteracji polega na tym, że przechodzimy do następnego wierzchołka, znajdującego się na jednej krawędzi z odnalezionym już punktem, w
Metoda Simpleks Jak wiadomo, problem PL z dowolną liczbą zmiennych można rozwiązać wyznaczając wszystkie wierzchołkowe punkty wielościanu wypukłego, a następnie porównując wartości funkcji celu w tych
Bardziej szczegółowoProgramowanie Współbieżne. Algorytmy
Programowanie Współbieżne Algorytmy Sortowanie przez scalanie (mergesort) Algorytm :. JEŚLI jesteś rootem TO: pobierz/wczytaj tablice do posortowania JEŚLI_NIE to pobierz tablicę do posortowania od rodzica
Bardziej szczegółowoDr inż. hab. Siergiej Fialko, IF-PK,
Dr inż. hab. Siergiej Fialko, IF-PK, http://torus.uck.pk.edu.pl/~fialko sfialko@riad.pk.edu.pl 1 Osobliwości przedmiotu W podanym kursie główna uwaga będzie przydzielona osobliwościom symulacji komputerowych
Bardziej szczegółowo04 Układy równań i rozkłady macierzy - Ćwiczenia. Przykład 1 A =
04 Układy równań i rozkłady macierzy - Ćwiczenia 1. Wstęp Środowisko Matlab można z powodzeniem wykorzystać do rozwiązywania układów równań z wykorzystaniem rozkładów macierzy m.in. Rozkładu Choleskiego,
Bardziej szczegółowoWykład 6. Mikrokontrolery z rdzeniem ARM
Wykład 6 Mikrokontrolery z rdzeniem ARM Plan wykładu Cortex-A9 c.d. Mikrokontrolery firmy ST Mikrokontrolery firmy NXP Mikrokontrolery firmy AnalogDevices Mikrokontrolery firmy Freescale Mikrokontrolery
Bardziej szczegółowoBudowa Mikrokomputera
Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,
Bardziej szczegółowoWydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.
Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych
Bardziej szczegółowoDydaktyka Informatyki budowa i zasady działania komputera
Dydaktyka Informatyki budowa i zasady działania komputera Instytut Matematyki Uniwersytet Gdański System komputerowy System komputerowy układ współdziałania dwóch składowych: szprzętu komputerowego oraz
Bardziej szczegółowoWstęp do metod numerycznych Eliminacja Gaussa Równania macierzowe. P. F. Góra
Wstęp do metod numerycznych Eliminacja Gaussa Równania macierzowe P. F. Góra http://th-www.if.uj.edu.pl/zfs/gora/ 2015 Co można zrobić z układem równań... tak, aby jego rozwiazania się nie zmieniły? Rozważam
Bardziej szczegółowoSystem obliczeniowy laboratorium oraz. mnożenia macierzy
System obliczeniowy laboratorium.7. oraz przykładowe wyniki efektywności mnożenia macierzy opracował: Rafał Walkowiak Materiały dla studentów informatyki studia niestacjonarne październik 1 SYSTEMY DLA
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 14 Procesory równoległe Klasyfikacja systemów wieloprocesorowych Luźno powiązane systemy wieloprocesorowe Każdy procesor ma własną pamięć główną i kanały wejścia-wyjścia.
Bardziej szczegółowoMatematyka stosowana i metody numeryczne
Ewa Pabisek Adam Wosatko Piotr Pluciński Matematyka stosowana i metody numeryczne Konspekt z wykładów Błędy obliczeń Błędy można podzielić na: modelu, metody, wejściowe (początkowe), obcięcia, zaokrągleń..
Bardziej szczegółowoMacierzowe algorytmy równoległe
Macierzowe algorytmy równoległe Zanim przedstawimy te algorytmy zapoznajmy się z metodami dekompozycji macierzy, możemy wyróżnić dwa sposoby dekompozycji macierzy: Dekompozycja paskowa - kolumnowa, wierszowa
Bardziej szczegółowo1 Macierz odwrotna metoda operacji elementarnych
W tej części skupimy się na macierzach kwadratowych. Zakładać będziemy, że A M(n, n) dla pewnego n N. Definicja 1. Niech A M(n, n). Wtedy macierzą odwrotną macierzy A (ozn. A 1 ) nazywamy taką macierz
Bardziej szczegółowoWstęp do metod numerycznych Uwarunkowanie Eliminacja Gaussa. P. F. Góra
Wstęp do metod numerycznych Uwarunkowanie Eliminacja Gaussa P. F. Góra http://th-www.if.uj.edu.pl/zfs/gora/ 2012 Uwarunkowanie zadania numerycznego Niech ϕ : R n R m będzie pewna funkcja odpowiednio wiele
Bardziej szczegółowoUKŁADY RÓWNAŃ LINIOWYCH - Metody dokładne
UKŁADY RÓWNAŃ LINIOWYCH - Metody dokładne Układy równań liniowych Rozpatruje się układ n równań liniowych zawierających n niewiadomych: a11x1 a12x2... a1nxn b1 a21x1 a22x2... a2nxn b2... an 1x1 an2x2...
Bardziej szczegółowoEgzamin z Metod Numerycznych ZSI, Egzamin, Gr. A
Egzamin z Metod Numerycznych ZSI, 06.2007. Egzamin, Gr. A Imię i nazwisko: Nr indeksu: Section 1. Test wyboru, max 33 pkt Zaznacz prawidziwe odpowiedzi literą T, a fałszywe N. Każda prawidłowa odpowiedź
Bardziej szczegółowoMetody uporządkowania
Metody uporządkowania W trakcie faktoryzacji macierzy rzadkiej ilość zapełnień istotnie zależy od sposobu numeracji równań. Powstaje problem odnalezienia takiej numeracji, przy której: o ilość zapełnień
Bardziej szczegółowoBudowa komputera Komputer computer computare
11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 8 Magistrale systemowe Magistrala Układy składające się na komputer (procesor, pamięć, układy we/wy) muszą się ze sobą komunikować, czyli być połączone. Układy łączymy ze
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 13 Jan Kazimirski 1 KOMPUTERY RÓWNOLEGŁE 2 Klasyfikacja systemów komputerowych SISD Single Instruction, Single Data stream SIMD Single Instruction, Multiple Data stream MISD
Bardziej szczegółowoO MACIERZACH I UKŁADACH RÓWNAŃ
O MACIERZACH I UKŁADACH RÓWNAŃ Problem Jak rozwiązać podany układ równań? 2x + 5y 8z = 8 4x + 3y z = 2x + 3y 5z = 7 x + 8y 7z = Definicja Równanie postaci a x + a 2 x 2 + + a n x n = b gdzie a, a 2, a
Bardziej szczegółowoNUMERYCZNE METODY ROZWIĄZYWANIA ROWNAŃ LINIOWYCH. PRZYGOTOWAŁA: ANNA BANAŚ KoMBo, WILiŚ
NUMERYCZNE METODY ROZWIĄZYWANIA ROWNAŃ LINIOWYCH PRZYGOTOWAŁA: ANNA BANAŚ KoMBo, WILiŚ PODZIAŁ DOKŁADNE ELIMINACYJNE DEKOMPOZYCYJNE ELIMINACJI GAUSSA JORDANA GAUSSA-DOOLITTLE a GAUSSA-CROUTA CHOLESKY EGO
Bardziej szczegółowoTworzenie programów równoległych. Krzysztof Banaś Obliczenia równoległe 1
Tworzenie programów równoległych Krzysztof Banaś Obliczenia równoległe 1 Tworzenie programów równoległych W procesie tworzenia programów równoległych istnieją dwa kroki o zasadniczym znaczeniu: wykrycie
Bardziej szczegółowoPRZETWARZANIE RÓWNOLEGŁE I ROZPROSZONE. Mnożenie macierzy kwadratowych metodą klasyczną oraz blokową z wykorzystaniem OpenMP.
P O L I T E C H N I K A S Z C Z E C I Ń S K A Wydział Informatyki PRZETWARZANIE RÓWNOLEGŁE I ROZPROSZONE. Mnożenie macierzy kwadratowych metodą klasyczną oraz blokową z wykorzystaniem OpenMP. Autor: Wojciech
Bardziej szczegółowoMacierze. Rozdział Działania na macierzach
Rozdział 5 Macierze Funkcję, która każdej parze liczb naturalnych (i, j) (i 1,..., n; j 1,..., m) przyporządkowuje dokładnie jedną liczbę a ij F, gdzie F R lub F C, nazywamy macierzą (rzeczywistą, gdy
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów PCI EXPRESS Rozwój technologii magistrali Architektura Komputerów 2 Architektura Komputerów 2006 1 Przegląd wersji PCI Wersja PCI PCI 2.0 PCI 2.1/2.2 PCI 2.3 PCI-X 1.0 PCI-X 2.0
Bardziej szczegółowoa 11 a a 1n a 21 a a 2n... a m1 a m2... a mn x 1 x 2... x m ...
Wykład 15 Układy równań liniowych Niech K będzie ciałem i niech α 1, α 2,, α n, β K. Równanie: α 1 x 1 + α 2 x 2 + + α n x n = β z niewiadomymi x 1, x 2,, x n nazywamy równaniem liniowym. Układ: a 21 x
Bardziej szczegółowo10/14/2013 Przetwarzanie równoległe - wstęp 1. Zakres przedmiotu
Literatura 1. Introduction to Parallel Computing; Grama, Gupta, Karypis, Kumar; Addison Wesley 2003 2. Wprowadzenie do obliczeń równoległych, Zbigniew Czech, Wydawnictwo Naukowe PWN, 2010. 3. Designing
Bardziej szczegółowoPrzygotowanie kilku wersji kodu zgodnie z wymogami wersji zadania,
Przetwarzanie równoległe PROJEKT OMP i CUDA Temat projektu dotyczy analizy efektywności przetwarzania równoległego realizowanego przy użyciu komputera równoległego z procesorem wielordzeniowym z pamięcią
Bardziej szczegółowoAlgorytmy dla maszyny PRAM
Instytut Informatyki 21 listopada 2015 PRAM Podstawowym modelem służącym do badań algorytmów równoległych jest maszyna typu PRAM. Jej głównymi składnikami są globalna pamięć oraz zbiór procesorów. Do rozważań
Bardziej szczegółowoD. Miszczyńska, M.Miszczyński KBO UŁ 1 GRY KONFLIKTOWE GRY 2-OSOBOWE O SUMIE WYPŁAT ZERO
D. Miszczyńska, M.Miszczyński KBO UŁ GRY KONFLIKTOWE GRY 2-OSOBOWE O SUMIE WYPŁAT ZERO Gra w sensie niżej przedstawionym to zasady którymi kierują się decydenci. Zakładamy, że rezultatem gry jest wypłata,
Bardziej szczegółowoLiteratura. 11/16/2016 Przetwarzanie równoległe - wstęp 1
Literatura 1. Wprowadzenie do obliczeń równoległych, Zbigniew Czech, Wydawnictwo Naukowe PWN, 2010, 2013 2. Introduction to Parallel Computing; Grama, Gupta, Karypis, Kumar; Addison Wesley 2003 3. Designing
Bardziej szczegółowoProcesory wielordzeniowe (multiprocessor on a chip) Krzysztof Banaś, Obliczenia wysokiej wydajności.
Procesory wielordzeniowe (multiprocessor on a chip) 1 Procesory wielordzeniowe 2 Procesory wielordzeniowe 3 Intel Nehalem 4 5 NVIDIA Tesla 6 ATI FireStream 7 NVIDIA Fermi 8 Sprzętowa wielowątkowość 9 Architektury
Bardziej szczegółowoSkalowalność obliczeń równoległych. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1
Skalowalność obliczeń równoległych Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Skalowalność Przy rozważaniu wydajności przetwarzania (obliczeń, komunikacji itp.) często pojawia się pojęcie skalowalności
Bardziej szczegółowoMetody optymalizacji soft-procesorów NIOS
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Warszawa, 27.01.2011
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
Bardziej szczegółowo16. Taksonomia Flynn'a.
16. Taksonomia Flynn'a. Taksonomia systemów komputerowych według Flynna jest klasyfikacją architektur komputerowych, zaproponowaną w latach sześćdziesiątych XX wieku przez Michaela Flynna, opierająca się
Bardziej szczegółowoRównoległy algorytm wyznaczania bloków dla cyklicznego problemu przepływowego z przezbrojeniami
Równoległy algorytm wyznaczania bloków dla cyklicznego problemu przepływowego z przezbrojeniami dr inż. Mariusz Uchroński Wrocławskie Centrum Sieciowo-Superkomputerowe Agenda Cykliczny problem przepływowy
Bardziej szczegółowo1 Układy równań liniowych
II Metoda Gaussa-Jordana Na wykładzie zajmujemy się układami równań liniowych, pojawi się też po raz pierwszy macierz Formalną (i porządną) teorią macierzy zajmiemy się na kolejnych wykładach Na razie
Bardziej szczegółowoTworzenie programów równoległych. Krzysztof Banaś Obliczenia równoległe 1
Tworzenie programów równoległych Krzysztof Banaś Obliczenia równoległe 1 Tworzenie programów równoległych W procesie tworzenia programów równoległych istnieją dwa kroki o zasadniczym znaczeniu: wykrycie
Bardziej szczegółowoMetoda eliminacji Gaussa. Autorzy: Michał Góra
Metoda eliminacji Gaussa Autorzy: Michał Góra 9 Metoda eliminacji Gaussa Autor: Michał Góra Przedstawiony poniżej sposób rozwiązywania układów równań liniowych jest pewnym uproszczeniem algorytmu zwanego
Bardziej szczegółowoTreść wykładu. Układy równań i ich macierze. Rząd macierzy. Twierdzenie Kroneckera-Capellego.
. Metoda eliminacji. Treść wykładu i ich macierze... . Metoda eliminacji. Ogólna postać układu Układ m równań liniowych o n niewiadomych x 1, x 2,..., x n : a 11 x 1 + a 12 x 2 + + a 1n x n = b 1 a 21
Bardziej szczegółowoZaawansowane metody numeryczne
Wykład 11 Ogólna postać metody iteracyjnej Definicja 11.1. (metoda iteracyjna rozwiązywania układów równań) Metodą iteracyjną rozwiązywania { układów równań liniowych nazywamy ciąg wektorów zdefiniowany
Bardziej szczegółowoWydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1
Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:
Bardziej szczegółowoUrządzenia zewnętrzne
Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...
Bardziej szczegółowoMikroprocesory rodziny INTEL 80x86
Mikroprocesory rodziny INTEL 80x86 Podstawowe wła ciwo ci procesora PENTIUM Rodzina procesorów INTEL 80x86 obejmuje mikroprocesory Intel 8086, 8088, 80286, 80386, 80486 oraz mikroprocesory PENTIUM. Wprowadzając
Bardziej szczegółowoSprawdzian test egzaminacyjny 2 GRUPA I
... nazwisko i imię ucznia Sprawdzian test egzaminacyjny 2 GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.
Bardziej szczegółowoWstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Bardziej szczegółowo