Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC

Transkrypt

1 Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1

2 1978: Intel tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową w tańszej wersji "SX" czyli 8088), składał się z dwóch jednostek - współpracy z pamięcią czyli kolejki oraz wykonawczą, taktowany częstotliwością od 4,77 MHz do około 20 MHz, stosowany w komputerach PC XT. 2

3 1982: Intel tys. tranzystorów, 16-bitowy, o zwiększonej do 24- bitów szynie adresowej, nowe rozkazy, nowy tryb pracy - chroniony (wspierający wielozadaniowość); adresowanie 16 MB RAM i 1 GB pamięci wirtualnej, taktowany do 25 MHz, stosowany w komputerach PC AT. 3

4 firmy Intel w komputerach klasy PC 1985: Intel tys. tranzystorów, 32-bitowy, o poszerzonych do 32 bitów rejestrach wewnętrznych, szynie danych i adresowej, wiele nowych rozkazów, wbudowana jednostka zarządzania pamięcią MMU (Memory Management Unit), zmieniony tryb chroniony, wprowadzony tryb wirtualny, pozwalający obsłużyć do 4 GB pamięci RAM, taktowany zegarem 20MHz, komputery klasy PC przejęły nazewnictwo od nazw mikroprocesorów. 4

5 Wewnętrzna architektura procesora Intel Źródło: 5

6 1989: Intel ,2mln. tranzystorów, 32-bitowy, dodano kilka nowych instrukcji, zwiększono wydajność jednostki stałoprzecinkowej przez wprowadzenie architektury potokowej oraz wbudowano i przeprojektowano koprocesor zmiennoprzecinkowy (FPU), wbudowano kontroler i pamięć cache pierwszego poziomu (L1) o pojemności 8kB, taktowany zegarem 25 do 80MHz. 6

7 1993: Pentium 3,1mln. tranzystorów, 32-bitowy, powiększono cache L1, zmodernizowano FPU, dodano jednostkę przewidywania skoków, dodano kilka nowych instrukcji, zwiększono zewnętrzną magistralę danych do 64 bitów (procesor pozostał 32-bitowy) oraz szynę adresową do 36 bitów, procesor składa się z dwóch jednostek wykonawczych dość podobnych do większość czasów wykonania instrukcji pozostała bez zmian, procesor w określonych sytuacjach może jednak wykonywać dwa rozkazy równolegle, taktowany zegarem 66 do 133MHz. 1995: Pentium Pro 5,5mln. tranzystorów, nieformalnie oznaczany jako i686, dedykowany w szczególności do serwerów i wydajnych stacji roboczych, wiele cech procesora RISC, posiada 6 potoków, jego architektura jest podstawą procesorów Pentium II i Pentium III, zmieniona realizacja wewnętrzna, L2 cache wbudowany w procesor jako osobny płatek krzemu zamknięty wraz z procesorem w jednej obudowie, 36-bitowa magistrala adresowa, 64-bitowa magistrala danych, taktowany zegarem 200MHz. 7

8 Źródło: 8

9 1995: Pentium MMX 4,5mln. tranzystorów, zwiększono rozmiar pamięć cache do 16 kb, dodano jednostkę BPU (ang. Branch Predicition Unit), zapożyczoną z Pentium Pro, wprowadzono dłuższy potok przetwarzania instrukcji, dodano 57 nowych instrukcji MMX, dodano stos powrotu, dzięki czemu powrót z podprogramów (procedur) był krótszy, taktowany zegarem do 233MHz. MMX (MultiMedia extensions lub Matrix Math extensions) - zestaw 57 instrukcji SIMD. Rozkazy MMX mogą realizować działania logiczne i arytmetyczne na liczbach całkowitych. 9

10 1997: Pentium II 7mln. tranzystorów, ma dodatkowe instrukcje MMX i poprawioną obsługę programów 16-bitowych, obsługa magistrali AGP, nie miał obudowy typu "socket" (gniazdo) ale "slot" (łącze krawędziowe), taktowany zegarem od 233 do 450MHz. 10

11 1999: Pentium III 8,2mln. tranzystorów, zestaw nowych instrukcji określany mianem SSE (Streaming SIMD Extensions), rozmiar pamięci cache drugiego poziomu (L2) dla kodu i danych: 512 kb (taktowana z połową prędkości rdzenia), obsługa 64-bitowej magistrali PCI, taktowany zegarem od 450 do 800MHz. 11

12 2000: Pentium 4 42mln. tranzystorów, wielowątkowy, zestaw nowych instrukcji SSE2 operujący na 128-bitowych liczbach zmiennoprzecinkowych,, taktowany zegarem od 400MHz do 3,8GHz (Prescott ). 12

13 2006: Intel Core2 321mln. tranzystorów, wielordzeniowy, nacisk na zwiększenie pamięci podręcznej oraz liczby rdzeni Core2Duo- 2, Core2Quad -4, stosunkowo wysoki współczynnik IPC (Instructions Per Cycle) - około 3,5, taktowany zegarem od 1,8GHz do 3,3GHz. 13

14 Rozwój architektury komputerów klasy PC Architektura komputera klasy PC XT (1983) z magistralą ISA i mikroprocesorem Źródło: 14

15 Rozwój architektury komputerów klasy PC Architektura komputera klasy PC AT (1984), mikroprocesor 80286, rozdzielona magistrala lokalna mikroprocesora i magistrala ISA Źródło: 15

16 Rozwój architektury komputerów System zawierający magistralę Vesa Local Bus oraz mostek do peryferyjnej magistrali ISA (komputery 468 i Pentium). klasy PC Źródło: 16

17 Rozwój architektury komputerów klasy PC System z magistralą PCI (Peripheral Component Interconnect) oraz mostkiem do magistrali ISA. Źródło: 17

18 Rozwój architektury komputerów klasy PC Architektura komputera klasy PC z magistralą AGP (Accelerated Graphics Port) i PCI Źródło: 18