Architektury komputerów Architektury i wydajność. Tomasz Dziubich

Transkrypt

1 Architektury komputerów Architektury i wydajność Tomasz Dziubich

2 Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe

3 Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych etapów potoku pojawiają się zadania zajmujące mniej niż połowę cyklu zegara Przy podwojeniu szybkości zegara wewnętrznego pozwala to na wykonywanie dwóch zadań w tym samym czasie zegara zewnętrznego Jest to architektura superpotokowa

4 Architektura superskalarna

5 Pentium Mezger P., Anatomia PC, XI, Helion, 2007

6 Podstawowe dane Pentium

7 Pentium MMX Mezger P., Anatomia PC, XI, Helion, 2007

8 Podstawowe dane Pentium MMX

9 Pentium Pro Mezger P., Anatomia PC, XI, Helion, 2007

10 Podstawowe dane Pentium Pro

11 Szczegółowy potok Intel Xeon

12 Pentium 4

13 Podstawowe dane Pentium 4

14 Intel Core 2 Duo Dual Core

15 Architektura Intel Core Następca Netburst (Pentium) Większy nacisk położony na liczbę rdzeni, pamięć podręczną, predykcję niż taktowanie Wirtualizacja Wydajna komunikacja między węzłami (QPI) Liczba faz potoku 14 (z 31) Macro-Ops Fusion Micro-Ops Fusion

16 Intel Core Block Diagram

17 Listopad 2008 Intel Core i7 4 procesory x86 SMT Dedykowany L2, współdzielony L3 cache Ulepszone spekulacyjne przewidywanie wykonywania rozkazów (cache) Wbudowany kontroler DDR3 (on chip) System Agent QuickPath Interconnect (uzgadnianie spójności cache)

18 Intel Core i7 Block Diagram

19 Intel Itanium2 Dual-Core

20 Wydajność procesorów wielordzeniowych

21 Wzrost mocy obliczeniowej procesorów

22 Architektura CUDA Compute Unified Device Architecture Procesory G80 składały się z 128 procesorów strumieniowych (rok 2008) Podstawową jednostką obliczeniową w procesorach nvidii jest multiprocesor, który zbudowany jest z procesorów strumieniowych, współdzielonej pamięci lokalnej (w ramach multiprocesora), zestawu rejestrów oraz pamięci cache. Aktualnie procesory nvidii Tesla (seria K) liczą do 2688 rdzeni (2-4TFlops) Pamięć prywatna Pamięć prywatna Pamięć prywatna Pamięć prywatna Jednostka robocza Jednostka robocza Jednostka robocza Jednostka robocza Grupa robocza Pamięć lokalna Grupa robocza Pamięć lokalna Pamięć globalna / Pamięć stała Urządzenie OpenCL Host Pamięć hosta

23 daxpy(n, 2.0,x,y) Przykładowy kod Oblicza y=y+2.0*x dla rozmiaru wektora n void daxpy(int n, double a, double *x, double *y) { for (int i=0; i<n; ++i) y[i]=a*x[i]+y[i]; } host int nblocks = (n+255)/256 daxpy <<<nblocks, 256>>> (n,2.0,x,y) device void daxpy(int n, double a, double *x, double *y) { int i= blockidx.x*blockdim.x + threadidx.x; (if (i<n) y[i]=a*x[i]+y[i]; }

24 Różnice pomiędzy CPU a GPU GPU: Większość tranzystorów składa się na ALU CPU: Większość tranzystorów składa się na cache

25 Architektura CUDA

26 Prawo Moore a Ekonomicznie optymalna liczba tranzystorów w układzie scalonym podwaja się co 18 miesięcy. Termin ten jest też używany do określenia praktycznie dowolnego postępu technologicznego. "Prawo Moore'a", mówiące że "moc obliczeniowa komputerów podwaja się co 18 miesięcy" jest nawet popularniejsze od oryginalnego prawa Moore'a

27 Prawo Moore a (1965)

28 Prawo Moore a

29 Wydajność procesorów Wydajność procesora wydajność systemu

30 Wydajność procesorów

31 Wydajność procesorów/systemów pomiaru wydajności wykorzystuje się benchmark i częstotliwość zegara MIPS liczba rozkazów wykonywana w ciągu sekundy, wyrażona w milionach (5340 dla procesora Pentium GHz) MFLOPS liczba rozkazów zmiennoprzecinkowych wykonywana w ciągu sekundy, wyrażona w milionach (3479 dla procesora Pentium GHz) dhrystones/s wartość uzyskiwana poprzez wykonanie charakterystycznego programu zawierającego rozkazy stałoprzecinkowe (1 MIPS to ok dhrystones/s); whetstones/s wartość uzyskiwana poprzez wykonanie charakterystycznego programu zawierającego rozkazy zmiennoprzecinkowe Inne Linpack (algebra liniowa, eliminacja Gaussa, mnożenie macierzy)

32 MiBench

33

34

35 Rodziny procesorów Intel x86 (komputery PC): 16 bitowe: 8086/88, bitowe: i386, i486, Pentium, Pentium Pro, Pentium II, Celeron, Pentium III, Celeron II, Pentium IV, Xeon 64 bitowe: Core, Itanium 2 (architektura EPIC) AMD (zgodna z x86): 32 bitowe: AMD486, 5x86, K5, K6, Athlon, Duron, Athlon XP 64 FX, Sempron Motorola 68k (komputery Apple): 68000, (16-bit), 68030, 68040, (32-bit) architektury RISC/ ARM (32, 64- bitowe systemy UNIX): Alpha (DEC/Compaq), MIPS (SGI), SPARC (Sun), PA (HP), Power (IBM), PowerPC (IBM/Motorola)

36 Top500 SuperComputers

37 top500

38 Prawo Amdahl a (1967) Przyspieszenie S(N) określa się jako stosunek czasu wykonania algorytmu na 1 procesorze oraz na N procesorach. Przez p oznaczono czas przeznaczony na wykonanie kodu który można zrównoleglić. S( N) S( N) Czas _ wykonania _ zadania _ w _ systemie _ Czas _ wykonania _ zadania _ w _ systemie _ s p p s n jednoprocesorowym wieloproce sorowym

39 Prawo Amdahl a

40 Prawo Amdahl a - skalowalność Wydajność systemu zależy od wydajności najwolniejszego komponentu

41 Klasyfikacja Flynn a (1966)

42 Klasyfikacja Dunncun a (1990) Synchroniczne Wektorowe SIMD Procesory wektorowe Pamięć asocjacyjna Systoliczne Wieloprocesorowe MIMD Pamięć wspólna Pamięć rozproszona Paradygmat MIMD MIMD/SIMD Przepływ danych (data flow) Redukcja Czoło fali

43 Systemy SISD Klasyczny, sekwencyjny komputer o architekturze von Neumann a

44 Systemy MISD Kategoria wymyślona wręcz sztucznie w komputerach MISD działa n procesorów, które współdzielą pamięć operacyjną Istnieją w przypadku zastosowania algorytmów równoległych w innych architekturach przykładem zastosowania komputerów MISD może być sprawdzenie czy pewna liczba Z jest liczbą pierwszą; stosując prymitywny sposób sprawdzenia musimy wykonać Z 2 dzieleń: Z/2, Z/3, Z/4,..., Z/(Z-1); jeśli zatem dostępnych jest Z 2 procesorów, to każdy z nich pobiera liczbę Z i wykonuje dzielenie przez inny dzielnik; oznacza to, że postawione zadanie może być wykonane w jednym cyklu;