Szkolenia specjalistyczne

Transkrypt

1 Szkolenia specjalistyczne AGENDA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom podstawowy GRYFTEC Embedded Systems ul. Niedziałkowskiego Szczecin info@gryftec.com Szczecin 2014

2 2 Dzień pierwszy: 9:00 9:15 Wprowadzenie do szkolenia 9:15 9:55 Układy FPGA 9:55 10:00 Przerwa 10:00 10:35 Język VHDL 10:35 10:50 Metody testowania modelu HDL 10:50 11:05 Przerwa kawowa 11:05 12:00 Narzędzie symulacji ALDEC Active HDL 12:30 13:00 Narzędzie symulacji ModelTech ModelSIM 13:00 13:05 Przerwa 13:05 13:50 Podstawowe Elementy języka VHDL 13:50 14:05 Przerwa kawowa 14:05 14:20 Typy danych 14:20 14:30 Operatory i podstawowe wyrażenia 14:30 14:40 Ćwiczenie praktyczne-projekt dekodera 1 z 10 14:40 14:45 Przerwa 14:45 15:15 Ćwiczenie praktyczne do samodzielnej realizacji: dekoder BCD-to-7SEG 15:15 15:45 Ćwiczenie praktyczne: bufor trójstanowy 15:45 15:50 Przerwa 15:50 16:20 Ćwiczenie praktyczne do samodzielnej realizacji: prosta magistrala dwukierunkowa 16:20 16:50 Ćwiczenie praktyczne do samodzielnej realizacji: multiplekser 4-to-1 16:50 17:00 Podsumowanie dnia

3 3 Dzień drugi: 9:00-9:30 Procesy 9:30 9:45 Atrybuty w VHDL 9:45 9:50 Przerwa 9:50 10:05 Sekwencyjne konstrukcje sterujące: if-then-else 10:05 10:15 Ćwiczenie praktyczne: przerzutnik FDR 10:15 10:25 Ćwiczenie praktyczne: przerzutnik FRD 10:25 10:40 Przerwa kawowa 10:40 11:10 Ćwiczenie praktyczne do samodzielnej realizacji: przerzutnik FRDSE 11:10 11:15 Przerwa 11:15 12:00 Ćwiczenie praktyczne do samodzielnej realizacji: licznik arytmetyczny 12:30-12:40 Sekwencyjne konstrukcje sterujące: case-when 12:40 12:50 Ćwiczenie praktyczne: licznik Greya 12:50 13:30 Ćwiczenie praktyczne do samodzielnej realizacji: prosta jednostka ALU 13:30 13:45 Przerwa kawowa 13:45 14:25 Ćwiczenie praktyczne do samodzielnej realizacji: programowalny rejestr przesuwny 14:25 14:35 Sekwencyjne konstrukcje sterujące: pętla for 14:35 14:40 Przerwa 14:40 14:50 Ćwiczenie praktyczne : detekcja kombinacji w wektorze bitowym 14:50 15:20 Ćwiczenie praktyczne do samodzielnej realizacji: generator bitu parzystości 15:20 15:25 Przerwa 15:25 15:35 Sekwencyjne konstrukcje sterujące: pętla while 15:35 15:45 Sekwencyjne konstrukcje sterujące: exit 15:45 16:30 Ćwiczenie praktyczne do samodzielnej realizacji: sekwencyjne przetwarzanie równoległych wektorów 16:30 16:35 Przerwa 16:35 16:50 Ćwiczenie praktyczne do samodzielnej realizacji: stymulator oparty na pętli while 16:50 17:00 Podsumowanie dnia

4 4 Dzień trzeci: 9:00 9:30 Maszyny stanów 9:30 9:45 Ćwiczenie praktyczne: 4-stanowa maszyna stanów 9:45 9:50 Przerwa 9:50 10:35 Ćwiczenie praktyczne do samodzielnej realizacji: miernik częstotliwości 10:35 10:50 Przerwa kawowa 10:50 11:10 Hierarchiczność i projekty złożone 11:10 12:00 Ćwiczenie praktyczne do samodzielnej realizacji: licznik arytmetyczny z dekoderami 7SEG i selektorem wejścia 12:30 12:50 Testbench 12:50 13:00 Ćwiczenie praktyczne: testbench rejestru przesuwnego 13:00 13:05 Przerwa 13:05 13:50 Ćwiczenie praktyczne do samodzielnej realizacji: testbench jednostki ALU 13:50 14:05 Przerwa kawowa 14:05 14:35 Synchroniczność i asynchroniczność projektów VHDL 14:35 14:45 Ćwiczenie praktyczne: wykrywanie zbocza sygnału wej. 14:45 14:50 Przerwa 14:50 15:35 Ćwiczenie praktyczne do samodzielnej realizacji: detektor glitch a 15:35 15:45 Implementacja urządzeń cyfrowych w VHDL 15:45 15:50 Przerwa 15:50 16:05 Ćwiczenie praktyczne: implementaja ROM 16:05 16:35 Ćwiczenie praktyczne: implementacja RAM 16:35 16:40 Przerwa 16:40 16:50 Ćwiczenie praktyczne: implementacja chip select 16:50 17:00 Podsumowanie dnia

5 5 Dzień czwarty: 9:00 9:45 Ćwiczenie praktyczne do samodzielnej realizacji: implementacja prostego FIFO 9:45 10:00 Przerwa kawowa 10:00 12:00 Ćwiczenie praktyczne do samodzielnej realizacji: implementacja odbiornika UART 12:30 13:00 Narzędzia syntezy 13:00 13:05 Przerwa 13:05 13:50 Parametry syntezy projektów VHDL 13:50 14:05 Przerwa kawowa 14:05 14:50 Ćwiczenie praktyczne: implementacja fizyczna projektu VHDL dla układu FPGA 14:50 15:20 Dyskusja, omówienie problemów 15:20 15:45 Podsumowanie szkolenia Dzień piąty: 9:00 17:00 Ćwiczenie praktyczne do samodzielnej realizacji: 4-bitowy procesor typu RISC

6 6 Kontakt Informacje kontaktowe: Telefon do biura Osoba kontaktowa w/s szkoleń: Jerzy Pieścikowski