Projekt Koder HDB-3. Wykonali: Agnieszka Sikorska, Łukasz Kokosza EiTI Politechnika Warszawska Warszawa Projekt UCYF Koder HDB-3

Wielkość: px
Rozpocząć pokaz od strony:

Download "Projekt Koder HDB-3. Wykonali: Agnieszka Sikorska, Łukasz Kokosza EiTI Politechnika Warszawska Warszawa Projekt UCYF Koder HDB-3"

Transkrypt

1 Projekt Koder HDB-3 Wykonali: EiTI Politechnika Warszawska Warszawa

2 1.Wstęp teoretyczny W wielokrotnych systemach o modulacji impulsowo-kodowej PCM sygnały cyfrowe są przed wysłaniem ich w linię przekształcane na sygnały trójwartościowe (bipolarne o stanach znamiennych B+, 0, B-) o strukturze zapewniającej najlepsze własności transmisyjne przesyłanego sygnału oraz umożliwiającej właściwą współpracę urządzeń nadawczych i odbiorczych (synchronizacja urządzeń i regeneracja sygnałów). Powszechnie stosowane są dwa kody; AMI i HDB3 (High Density Bipolar). W kodzie AMI każde zero sygnału bipolarnego pozostaje nie zamienione, jedynkom zaś tego sygnału zostają przyporządkowane na zmianę impulsy B+ lub B-. W kodzie HDB-3 jedynkom sygnału binarnego przyporządkowane są na zmianę impulsy B+ i B- sygnału bipolarnego, jeżeli między dwoma jedynkami występuje mniej niż cztery zera. W przeciwnym wypadku każda sekwencja czterech kolejnych zer jest zastępowana ciągiem sygnałów bipolarnych o postaci 000V lub B00V, gdzie poszczególne symbole oznaczają: 0-brak impulsu, B-impuls o polaryzacji przeciwnej do polaryzacji poprzedniego impulsu. V-zakłócenie, czyli impuls o tej samej polaryzacji, co poprzedni impuls B, dodany tak, by każdy impuls V miał polaryzacje przeciwną niż poprzedni. Na rys.1 przedstawiono przykładowe kodowanie sygnału binarnego do kodu AMI oraz HDB

3 2. Pomysł Zgodnie z powyższym opisem koder HDB-3, jest cyfrowym układem synchronicznym, o jednym wejściu binarnym, i dwóch wyjściach B i następujących zależnościach między sygnałami wejściowymi i wyjściowymi: 1. na każdy sygnał 0 w sekwencji zer na wejściu o długości nie większej niż 3 układ odpowiada sygnałem 0, 2. na każdy sygnał 1 układ odpowiada sygnałem B+(B-), jeżeli poprzednim sygnałem wyjściowym (pomijając sygnały 0) był sygnał B-(B+), 3. na każdą sekwencje 0000 na wejściu układ odpowiada: - sekwencją 000B+(000B-) w przypadku, gdy odpowiedzią na impuls poprzedzający bezpośrednio sekwencję 0000 był impuls B+(B-), a sygnał B-(B+) był odpowiedzią na ostatnie zero poprzedniej sekwencji 0000; - sekwencją B+00B+(B-00B-) w przypadku, gdy odpowiedzią na impuls poprzedzający bezpośrednio sekwencję 0000 był impuls B-(B+), a sygnał B-(B+) był odpowiedzią na ostatnie zero poprzedniej sekwencji 0000; Z powyższych reguł działania układu wynika że sensowne jest podzielenie kodera kodu HDB-3 na dwa podukłady: np. B1 i B2 połączone ze sobą w następujący sposób: We B1 Y0 Y1 B2 Z0 Z1-3

4 Gdzie zadaniem bloku B1 jest opóźnienie sygnału wejściowego o 4 takty zegara oraz zastąpienie w każdej sekwencji4 zer ostatniego zera jedynką. Blok B2 zajmuje się już odpowiednim kodowaniem do HDB-3. Blok B1 ma dwa wyjścia Y0 i Y1. Zależności pomiędzy sygnałami na jego wejściu i wyjściach są następujące: - ciąg sygnałów na wyjściu Y0 powstaje w wyniku opóźnienia o 4 takty zegarowe ciągu sygnałów wejściowych, w którym każda sekwencja 0000 została zastąpiona sekwencją na wyjściu Y1 pojawia się 1 tylko w odpowiedzi na ostatnie zero sekwencji 4 zer na wejściu, w pozostałych przypadkach jest 0. Układ B2 produkuje sygnał wyjściowy według sygnałów wyjściowych z B1. 3. Realizacja Koder został przede wszystkim wykonany z elementów opisanych w poprzednim punkcie, dodany został moduł mający na celu spowolnienie zegara, moduły obsługujące wyświetlacz 7segm. Moduły 7segm(7segm) są dwa i zostały one zmodyfikowane do potrzeb projektu. Dokładny opis w dalszej części dokumentacji. Na początku opis ogólnej idei wprowadzania danych i ich reprezentacji. Jak wiem z opisu wcześniej układ ma za zadanie kodowanie sygnału składającego się z zer i jedynek na sygnał trójwartościowy. Zatem na wejście musimy podawać sygnał, odbywa się to za pomocą odpowiedniego przycisku na płytce. Drugi przycisk służy do włączania i resetowania układu. Dane zakodowane pojawiają się na siedmiosegmentowych wyświetlaczach płytki w odpowiedni opisany poniżej sposób reprezentacji. - 4

5 Podsumowujące do wprowadzania danych używamy przycisku z płytki i efekty obserwujemy na wyświetlaczach. Takie rozwiązanie daję możliwość spokojnego i szczegółowego obserwowania działania układu, ma też na celu ukazanie, że układ działa poprawnie. Dlatego też, aby móc wprowadzać dane i obserwować wyniki musieliśmy spowolnić zegar płytki (podpunkt Dzielnik) do wartości która to umożliwi. Głównym zadaniem było stworzenie kodera HDB-3, u nas jest to układ dwóch automatów(automat1 i automat2), reszta elementów jest stworzona tylko w celu ukazania, że koder działa, czyli obserwacji jego pracy dla różnych danych wejściowych. Poniżej znajduje się rysunek płytki oraz schemat naszego układu: 7SEGM 7SEGM2 PRACA ZEGARA PRZYCISK1 PRZYCISK2-5

6 Układ kodera HDB-3-6

7 Teraz zostanie zamieszczony szczegółowy opis poszczególnych elementów. Przycisk1. Lewy przycisk na płytce służy do resetownia pracy układu tzn., jeśli nie jest wciśnięty to układ pracuje. Natomiast, jeśli go wciśniemy następuje zresetowanie układu (automatów). w momencie gdy przycisk jest wciśnięty układ nie pracuję tak długo dopóki nie puścimy przycisku. Przycisk2. Prawy przycisk na płytce służy do wprowadzania danych, tzn. jeśli nie jest wciśnięty to na wejście podawana jest jedynka, analogicznie jest zostanie wciśnięty w odpowiednim momencie zostanie podane na wejście zero. Zatem przytrzymanie odpowiednio długo wciśniętego przycisku spowoduje podanie na wejście układu odpowiedniej ilości zer. W celu poprawnego wprowadzania danych układ sygnalizuje działanie zegara kropką na wyświetlaczu 7segm(rysunek płytki). Układ przyjmuje zero, jeśli przycisk2 był wciśnięty w momencie zapalania kropki na 7segm. Podsumowując, aby wprowadzić cztery zera należy przytrzymać przycisk2 przez 4 okresy działania zegara, czyli 4 mrugnięcia kropki. Dlatego należało spowolnić zegara, aby móc w kontrolowany sposób wprowadzać dane oraz w wygodny sposób je obserwować Dzielnik. (plik dzielnik.tdf) - 7

8 Jego zadaniem jest spowolnienie zegara płytki odpowiednią ilość razy. Jest to niezbędne przy wybranej metodzie wprowadzania danych (podpunkt Przyciski1 i Przycisk2). Kod: parameters (width=5);--, time=15); subdesign dzielnik (clk :input; clk_out :output; ) variable q[width-1..0] :dff; begin q[].clk=clk; q[]=q[]+1; clk_out=q[width-1]; %if (q[]==time) then q[]=0; else q[]=q[]+1; end if; if q[]==0 then clk_out=vcc; end if;% end; Część kodu jest wyłączona z kompilacji a to ze wzgledu na możliwość korzystania z dwóch wersji dzielnika: -pierwsza włączona w kodzie powyżej powoduje odliczanie do wartości 2^(width-1). Dzielnik w takim układzie spowalnia zegar 2^(width-1) -wersja wyłączona powoduje spowolnienie zegara time razy Obydwie wersje działają i mogą być wykorzystane. Automat1. (plik automat1.tdf) - 8

9 Zadanie tego automatu jest takie samo jak zadanie podukładu B1 z części teoretycznej. Kod: TITLE "Kodowanie HDB-3 - podukład B1"; SUBDESIGN AUTOMAT1 ( zegar1, wejscie, ena : INPUT; Y[1..0] : OUTPUT; ) VARIABLE q: MACHINE WITH STATES (S0, S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15); BEGIN q.clk = zegar1; q.ena = ena; q.reset =!ena; TABLE q, wejscie => q, Y[1], Y[0]; S0, 0 => S2, 0, 0; S0, 1 => S3, 0, 0; S1, 0 => S2, 0, 0; S1, 1 => S3, 0, 0; S2, 0 => S4, 0, 0; S2, 1 => S5, 0, 0; S3, 0 => S6, 0, 0; S3, 1 => S7, 0, 0; S4, 0 => S8, 0, 1; S4, 1 => S9, 0, 1; S5, 0 => S10, 0, 1; S5, 1 => S11, 0, 1; S6, 0 => S12, 0, 1; S6, 1 => S13, 0, 1; S7, 0 => S14, 0, 1; S7, 1 => S15, 0, 1; S8, 0 => S0, 1, 0; S8, 1 => S1, 0, 0; S9, 0 => S2, 0, 0; S9, 1 => S3, 0, 0; - 9

10 S10, 0 => S4, 0, 0; S10, 1 => S5, 0, 0; S11, 0 => S6, 0, 0; S11, 1 => S7, 0, 0; S12, 0 => S8, 0, 1; S12, 1 => S9, 0, 1; S13, 0 => S10, 0, 1; S13, 1 => S11, 0, 1; S14, 0 => S12, 0, 1; S14, 1 => S13, 0, 1; S15, 0 => S14, 0, 1; S15, 1 => S15, 0, 1; END TABLE; END; Działanie automatu przedstawia też graf stanów zamieszczony poniżej, jednak ze względu na dość skomplikowany wygląd schematu, nie umieściliśmy wartości, przy których to zachodzi. Wartości te można odczytać z kodu powyżej, to samo dotyczy wartości na wyjściu automatu. Graf stanów automatu1: - 10

11 0 1 0/

12 Automat2. (plik automat2.tdf) Zadanie automatu2 jest takie samo jak zadanie podukładu B2 we wstępie teoretycznym, czyli krótko mówiąc automat ten wykorzystując sygnał otrzymany z automatu1 dokonuje ostatecznego kodowania do kodu HDB-3. Kod: TITLE "Kodowanie HDB-3 - podukład B2"; SUBDESIGN AUTOMAT2 ( zegar2, Y[1..0], ena: INPUT; Z[1..0] : OUTPUT; ) VARIABLE q2: MACHINE WITH STATES (S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15, S16, S17, S18); BEGIN q2.clk = zegar2; q2.ena= ena; q2.reset =!ena; TABLE q2, Y[1], Y[0] => q2, Z[1], Z[0]; S1, 0, 0 => S10, 0, 0; S1, 0, 1 => S9, 0, 1; S1, 1, 0 => S2, 0, 1; S2, 0, 0 => S3, 0, 0; S3, 0, 0 => S4, 0, 0; S4, 0, 1 => S5, 0, 1; S5, 0, 0 => S16, 0, 0; S5, 0, 1 => S15, 1, 0; S5, 1, 0 => S6, 1, 0; S6, 0, 0 => S7, 0, 0; S7, 0, 0 => S8, 0, 0; S8, 0, 1 => S1, 1, 0; S9, 0, 0 => S13, 0, 0; S9, 0, 1 => S14, 1, 0; S9, 1, 0 => S11, 0, 0; S10, 0, 0 => S10, 0, 0; S10, 0, 1 => S9, 0, 1; - 12

13 S11, 0, 0 => S3, 0, 0; S12, 0, 0 => S16, 0, 0; S12, 0, 1 => S15, 1, 0; S12, 1, 0 => S6, 1, 0; S13, 0, 0 => S13, 0, 0; S13, 0, 1 => S14, 1, 0; S14, 0, 0 => S10, 0, 0; S14, 0, 1 => S9, 0, 1; S14, 1, 0 => S2, 0, 1; S15, 0, 0 => S18, 0, 0; S15, 0, 1 => S12, 0, 1; S15, 1, 0 => S17, 0, 0; S16, 0, 0 => S16, 0, 0; S16, 0, 1 => S15, 1, 0; S17, 0, 0 => S7, 0, 0; S18, 0, 0 => S18, 0, 0; S18, 0, 1 => S12, 0, 1; END TABLE; END; Działanie tego automatu przedstawia także graf stanów poniżej. - 13

14 01/B- 1 10/B /B+ 10/B /B+ 0 01/B /B /B /B+ 01/B+ 01/B /B- 01/B /B- 01/B+ 10/B

15 7SEGM. (plik 7segm.tdf) Zadaniem tego elementu jest prezentacja wyników kodowania układu na pierwszym wyświetlaczu siedmiosegmentowym w następujący sposób: - jeśli na wyjściu jest B+ to zapalona jest dioda a - jeśli na wyjściu jest 0 to zapalona jest dioda g, - jeśli na wyjściu jest B- to zapalona jest dioda d. Kod: SUBDESIGN 7segm ( i[1..0] : INPUT; a,b,c,d,e,f,g : OUTPUT; ) BEGIN TABLE i[1..0] => a, b, c, d, e, f, g; H"0" => 1, 1, 1, 1, 1, 1, 0; H"1" => 0, 1, 1, 1, 1, 1, 1; H"2" => 1, 1, 1, 0, 1, 1, 1; END TABLE; END; 7SEGM2. (plik 7segm2.tdf) - 15

16 Zadaniem tego elementu jest prezentacja wyników kodowania układu na drugim wyświetlaczu siedmiosegmentowym w następujący sposób: - jeśli na wyjściu jest B+ to zapalona są diody b,c - jeśli na wyjściu jest 0 to zapalona są diody a,b,c,d,e,f, - jeśli na wyjściu jest B- to zapalone są diody b,c,g. SUBDESIGN 7segm2 ( i[1..0] : INPUT; a,b,c,d,e,f,g : OUTPUT; ) BEGIN TABLE i[1..0] => a, b, c, d, e, f, g; H"0" => 0, 0, 0, 0, 0, 0, 1; H"1" => 1, 0, 0, 1, 1, 1, 1; H"2" => 1, 0, 0, 1, 1, 1, 0; END TABLE; END; HDB3. (plik hdb3.tdf) W ty pliku połączone są ze sobą wszystkie dotychczas wymienione elementy. Układ ten dokonuje odpowiedzialny jest za wprowadzanie danych, kodowanie ich oraz reprezentacje wyników na wyświetlaczach płytki. Na wejściu mamy: wej przycisk2 zegar zegar płytki ena - przycisk1-16

17 Na wyjściu: a,b,c,d,e,f,g,dot 1 wyświetlacz siedmiosegmentowy a2,b2,c2,d2,e2,f2,g2,dot2 2 wyświetlacz siedmiosegmentowy Kod: include "automat1"; include "automat2"; include "dzielnik"; include "7segm"; include "7segm2"; subdesign hdb3 (wej,zegar,ena :input; a,b,c,d,e,f,g,dot,a2,b2,c2,d2,e2,f2,g2,dot2 :output; ) variable aut1 aut2 dziel wysw wysw2 :automat1; :automat2; :dzielnik with (width=25);--, time= ); :7segm; :7segm2; begin - 17

18 dziel.clk=zegar; (aut2.zegar2, aut1.zegar1)=dziel.clk_out; (aut1,aut2).ena = ena; aut1.wejscie=wej; aut2.y[]=aut1.y[]; wysw.i[1..0]=aut2.z[]; wysw2.i[1..0]=aut2.z[]; dot =!dziel.clk_out; dot2 = VCC; a=wysw.a; b=wysw.b; c=wysw.c; d=wysw.d; e=wysw.e; f=wysw.f; g=wysw.g; a2=wysw2.a; b2=wysw2.b; c2=wysw2.c; d2=wysw2.d; e2=wysw2.e; f2=wysw2.f; g2=wysw2.g; end; 4. Podsumowanie Układ przez nas stworzony w prosty sposób ukazuje kodowanie HDB-3. Układ działa w pełni poprawnie, co potwierdzają testy w Max+plus II, oraz testy przeprowadzone na płytce laboratoryjnej. W skład projektu wchodzą - pliki źródłowe stworzone w MAX+plusII - dokumentacja w postaci.doc (Microsoft Word XP) - dokumentacja w postaci.pdf - strona internetowa opisująca projekt

Kody transmisyjne. Systemy PCM Sieci ISDN Sieci SDH Systemy dostępowe Transmisja w torach przewodowych i światłowodowych

Kody transmisyjne. Systemy PCM Sieci ISDN Sieci SDH Systemy dostępowe Transmisja w torach przewodowych i światłowodowych Kody transmisyjne Wobec powszechności stosowania technik cyfrowych transmisyjnej i komutacyjnej niezbędne jest odpowiednie przekształcanie sygnałów binarnych kodowanie transmisyjne Systemy PCM Sieci ISDN

Bardziej szczegółowo

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych .Wprowadzenie do projektowania układów sekwencyjnych synchronicznych.. Przerzutniki synchroniczne Istota działania przerzutników synchronicznych polega na tym, że zmiana stanu wewnętrznego powinna nastąpić

Bardziej szczegółowo

WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH

WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH SPRAWOZDANIE Temat: Projekt notesu elektronicznego w języku VHDL przy użyciu układów firmy

Bardziej szczegółowo

AHDL - Język opisu projektu. Podstawowe struktury języka. Komentarz rozpoczyna znak i kończy znak %. SUBDESIGN

AHDL - Język opisu projektu. Podstawowe struktury języka. Komentarz rozpoczyna znak i kończy znak %. SUBDESIGN AHDL - Język opisu projektu. Podstawowe struktury języka Przykładowy opis rewersyjnego licznika modulo 64. TITLE "Licznik rewersyjny modulo 64 z zerowaniem i zapisem"; %------------------------------------------------------------

Bardziej szczegółowo

Układy asynchroniczne

Układy asynchroniczne Układy asynchroniczne Model układu asynchronicznego y x n UK y m układ kombinacyjny q k BP q k blok pamięci realizuje opóźnienia adeusz P x x t s tan stabilny s: δ(s,x) = s automacie asynchronicznym wszystkie

Bardziej szczegółowo

Układy asynchroniczne

Układy asynchroniczne Układy asynchroniczne Model układu sekwencyjnego Model układu asynchronicznego (synchronicznego) y 1 x n UK y m układ kombinacyjny Z clock t 1 q 1 k B x s tan stabilny s: δ(s,x) = s x blok pamięci jest

Bardziej szczegółowo

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1 Układy kombinacyjne i sekwencyjne - przypomnienie SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 2 Stan

Bardziej szczegółowo

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Ćwiczenie

Bardziej szczegółowo

Sławomir Kulesza. Projektowanie automatów asynchronicznych

Sławomir Kulesza. Projektowanie automatów asynchronicznych Sławomir Kulesza Technika cyfrowa Projektowanie automatów asynchronicznych Wykład dla studentów III roku Informatyki Wersja 3.0, 03/01/2013 Automaty skończone Automat skończony (Finite State Machine FSM)

Bardziej szczegółowo

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015 Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów synchronicznych Rafał Walkowiak Wersja.2 24/25 UK Funkcje wzbudzeń UK Funkcje wzbudzeń Pamieć Pamieć UK Funkcje wyjściowe

Bardziej szczegółowo

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia Poznanie zasad działania układów koderów. Budowanie koderów z podstawowych bramek logicznych i układu scalonego Czytanie schematów elektronicznych,

Bardziej szczegółowo

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań adanie układów średniej skali integracji - ćwiczenie 6. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi układami SSI (Średniej Skali Integracji). Przed wykonaniem ćwiczenia należy zapoznać

Bardziej szczegółowo

Projektowanie Scalonych Systemów Wbudowanych VERILOG

Projektowanie Scalonych Systemów Wbudowanych VERILOG Projektowanie Scalonych Systemów Wbudowanych VERILOG OPIS BEHAWIORALNY proces Proces wątek sterowania lub przetwarzania danych, niezależny w sensie czasu wykonania, ale komunikujący się z innymi procesami.

Bardziej szczegółowo

Badanie właściwości skramblera samosynchronizującego

Badanie właściwości skramblera samosynchronizującego Badanie właściwości skramblera samosynchronizującego Skramblery są układami służącymi do zmiany widma sekwencji cyfrowych przesyłanych torami transmisyjnymi.bazują na rejestrach przesuwnych ze sprzeżeniami

Bardziej szczegółowo

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D AGH Katedra Elektroniki Podstawy Elektroniki dla Elektrotechniki Liczniki synchroniczne na przerzutnikach typu D Ćwiczenie 7 Instrukcja do ćwiczeń symulacyjnych 2016 r. 1 1. Wstęp Celem ćwiczenia jest

Bardziej szczegółowo

Modelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA

Modelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA Modelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA Licznik binarny Licznik binarny jest najprostszym i najpojemniejszym licznikiem. Kod 4 bitowego synchronicznego licznika binarnego

Bardziej szczegółowo

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania). Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów

Bardziej szczegółowo

UKŁADY CYFROWE. Układ kombinacyjny

UKŁADY CYFROWE. Układ kombinacyjny UKŁADY CYFROWE Układ kombinacyjny Układów kombinacyjnych są bramki. Jedną z cech układów kombinacyjnych jest możliwość przedstawienia ich działania (opisu) w postaci tabeli prawdy. Tabela prawdy podaje

Bardziej szczegółowo

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Podstawy Automatyki Człowiek- najlepsza inwestycja Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Politechnika Warszawska Instytut Automatyki i Robotyki Dr inż.

Bardziej szczegółowo

Synteza strukturalna automatów Moore'a i Mealy

Synteza strukturalna automatów Moore'a i Mealy Synteza strukturalna automatów Moore'a i Mealy Formalna definicja automatu: A = < Z, Q, Y, Φ, Ψ, q 0 > Z alfabet wejściowy Q zbiór stanów wewnętrznych Y alfabet wyjściowy Φ funkcja przejść q(t+1) = Φ (q(t),

Bardziej szczegółowo

Detekcja i korekcja błędów w transmisji cyfrowej

Detekcja i korekcja błędów w transmisji cyfrowej Detekcja i korekcja błędów w transmisji cyfrowej Błędy w transmisji cyfrowej pojedyncze wielokrotne. całkowita niepewność względem miejsca zakłóconych bitów oraz czy w ogóle występują paczkowe (grupowe)

Bardziej szczegółowo

DOKUMENTACJA PROJEKTU

DOKUMENTACJA PROJEKTU AKADEMIA GÓRNICZO-HUTNICZA w Krakowie KATEDRA ELEKTRONIKI DOKUMENTACJA PROJEKTU Projekt z przedmiotu Sprzętowa Implementacja Algorytmów: Dekoder klawiatury na PS/2 Prowadzący: Dr inż. Paweł Russek Wykonali:

Bardziej szczegółowo

Ćw. 7: Układy sekwencyjne

Ćw. 7: Układy sekwencyjne Ćw. 7: Układy sekwencyjne Wstęp Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną następujące układy

Bardziej szczegółowo

Tranzystor JFET i MOSFET zas. działania

Tranzystor JFET i MOSFET zas. działania Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

Architektura systemów komputerowych Laboratorium 10 Symulator SMS32 Urządzenia wejścia i wyjścia

Architektura systemów komputerowych Laboratorium 10 Symulator SMS32 Urządzenia wejścia i wyjścia Marcin Stępniak Architektura systemów komputerowych Laboratorium 10 Symulator SMS32 Urządzenia wejścia i wyjścia 1. Informacje Symulator SMS32 posiada kilka urządzeń peryferyjnych (wejściowych i wyjściowych)

Bardziej szczegółowo

Według raportu ISO z 1988 roku algorytm JPEG składa się z następujących kroków: 0.5, = V i, j. /Q i, j

Według raportu ISO z 1988 roku algorytm JPEG składa się z następujących kroków: 0.5, = V i, j. /Q i, j Kompresja transformacyjna. Opis standardu JPEG. Algorytm JPEG powstał w wyniku prac prowadzonych przez grupę ekspertów (ang. Joint Photographic Expert Group). Prace te zakończyły się w 1991 roku, kiedy

Bardziej szczegółowo

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem Cyfrowe Elementy Automatyki Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem Układy cyfrowe W układach cyfrowych sygnały napięciowe (lub prądowe) przyjmują tylko określoną liczbę poziomów,

Bardziej szczegółowo

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych Instytut Automatyki i Robotyki Warszawa, 2015 Układy o programach liniowych - Przykład Zaprojektować procesowo-zależny układ sterowania

Bardziej szczegółowo

Modulatory PWM CELE ĆWICZEŃ PODSTAWY TEORETYCZNE

Modulatory PWM CELE ĆWICZEŃ PODSTAWY TEORETYCZNE Modulatory PWM CELE ĆWICZEŃ Poznanie budowy modulatora szerokości impulsów z układem A741. Analiza charakterystyk i podstawowych obwodów z układem LM555. Poznanie budowy modulatora szerokości impulsów

Bardziej szczegółowo

dwójkę liczącą Licznikiem Podział liczników:

dwójkę liczącą Licznikiem Podział liczników: 1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.

Bardziej szczegółowo

Automat skończony FSM Finite State Machine

Automat skończony FSM Finite State Machine Automat skończony FSM Finite State Machine Projektowanie detektora sekwencji Laboratorium z Elektroniki Współczesnej A. Skoczeń, KOiDC, WFiIS, AGH, 2019 AGH, WFiIS, Elektronika Współczesna 1 Deterministyczny

Bardziej szczegółowo

Podstawy Techniki Cyfrowej Teoria automatów

Podstawy Techniki Cyfrowej Teoria automatów Podstawy Techniki Cyfrowej Teoria automatów Uwaga Niniejsza prezentacja stanowi uzupełnienie materiału wykładowego i zawiera jedynie wybrane wiadomości teoretyczne dotyczące metod syntezy układów asynchronicznych.

Bardziej szczegółowo

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW POLITECHNIKA POZNAŃSKA FILIA W PILE LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW numer ćwiczenia: data wykonania ćwiczenia: data oddania sprawozdania: OCENA: 6 21.11.2002 28.11.2002 tytuł ćwiczenia: wykonawcy:

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 7 (2h) Obsługa urządzenia peryferyjnego z użyciem pamięci w VHDL. Instrukcja do zajęć laboratoryjnych z przedmiotu

Bardziej szczegółowo

ZESZYTY ETI ZESPOŁU SZKÓŁ W TARNOBRZEGU Nr 1 Seria: Teleinformatyka 2012 METODY KODOWANIA SYGNAŁÓW SIECI

ZESZYTY ETI ZESPOŁU SZKÓŁ W TARNOBRZEGU Nr 1 Seria: Teleinformatyka 2012 METODY KODOWANIA SYGNAŁÓW SIECI ZESZYTY ETI ZESPOŁU SZKÓŁ W TARNOBRZEGU Nr 1 Seria: Teleinformatyka 2012 Bogusław Rzeszut, Paweł Kiciński Zespół Szkół im. ks. S. Staszica w Tarnobrzegu METODY KODOWANIA SYGNAŁÓW SIECI Streszczenie Referat

Bardziej szczegółowo

Detekcja i korekcja błędów w transmisji cyfrowej

Detekcja i korekcja błędów w transmisji cyfrowej Detekcja i korekcja błędów w transmisji cyfrowej Błędy w transmisji cyfrowej pojedyncze wielokrotne. całkowita niepewność względem miejsca zakłóconych bitów oraz czy w ogóle występują paczkowe (grupowe)

Bardziej szczegółowo

Projektowanie Systemów Wbudowanych

Projektowanie Systemów Wbudowanych Projektowanie Systemów Wbudowanych Podstawowe informacje o płycie DE2 Autorzy: mgr inż. Dominik Bąk i mgr inż. Leszek Ciopiński 1. Płyta DE2 Rysunek 1. Widok płyty DE2 z zaznaczonymi jej komponentami.

Bardziej szczegółowo

Statyczne badanie przerzutników - ćwiczenie 3

Statyczne badanie przerzutników - ćwiczenie 3 Statyczne badanie przerzutników - ćwiczenie 3. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NO. 2. Wykaz

Bardziej szczegółowo

xx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy

xx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy Testowanie układów kombinacyjnych Przykładowy układ Wykrywanie błędów: 1. Sklejenie z 0 2. Sklejenie z 1 Testem danego uszkodzenia nazywa się takie wzbudzenie funkcji (wektor wejściowy), które daje błędną

Bardziej szczegółowo

interfejs szeregowy wyświetlaczy do systemów PLC

interfejs szeregowy wyświetlaczy do systemów PLC LDN SBCD interfejs szeregowy wyświetlaczy do systemów PLC SEM 08.2003 Str. 1/5 SBCD interfejs szeregowy wyświetlaczy do systemów PLC INSTRUKCJA OBSŁUGI Charakterystyka Interfejs SBCD w wyświetlaczach cyfrowych

Bardziej szczegółowo

Algorytm. a programowanie -

Algorytm. a programowanie - Algorytm a programowanie - Program komputerowy: Program komputerowy można rozumieć jako: kod źródłowy - program komputerowy zapisany w pewnym języku programowania, zestaw poszczególnych instrukcji, plik

Bardziej szczegółowo

INSTRUKCJA OBSŁUGI KROSOWNICY WIDEO KV-12/4

INSTRUKCJA OBSŁUGI KROSOWNICY WIDEO KV-12/4 INSTRUKCJA OBSŁUGI KROSOWNICY WIDEO KV-2/4 Opis działania Krosownica wideo KV-2/4 umożliwia przełączanie dwunastu wejść do czterech wyjść w dowolnej konfiguracji Posiada dwa tryby pracy, krosownicy i przełącznika

Bardziej szczegółowo

Z twierdzenia Nyquista wynika konieczność kodowania bitów za pomocą sygnałów w celu przesłania większej liczby bitów w jednostce czasu.

Z twierdzenia Nyquista wynika konieczność kodowania bitów za pomocą sygnałów w celu przesłania większej liczby bitów w jednostce czasu. C 60dB = 0,333 3000 60 = 60 kbps Z twierdzenia Nyquista wynika konieczność kodowania bitów za pomocą sygnałów w celu przesłania większej liczby bitów w jednostce czasu. Z twierdzenia Shannona wynika, że

Bardziej szczegółowo

Podstawowe układy cyfrowe

Podstawowe układy cyfrowe ELEKTRONIKA CYFROWA SPRAWOZDANIE NR 4 Podstawowe układy cyfrowe Grupa 6 Prowadzący: Roman Płaneta Aleksandra Gierut CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi,

Bardziej szczegółowo

Systemy Czasu Rzeczywistego FPGA

Systemy Czasu Rzeczywistego FPGA 01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 05 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2

Bardziej szczegółowo

Opis układów wykorzystanych w aplikacji

Opis układów wykorzystanych w aplikacji Opis układów wykorzystanych w aplikacji Układ 74LS164 jest rejestrem przesuwnym służącym do zamiany informacji szeregowej na równoległą. Układ, którego symbol logiczny pokazuje rysunek 1, posiada dwa wejścia

Bardziej szczegółowo

Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18

Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18 Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18 ZADANIE 1 Komparator szeregowy 2 liczb Specyfikacja wymagań dla układu

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów

Bardziej szczegółowo

SML3 październik

SML3 październik SML3 październik 2005 35 160_7SEG2 Moduł zawiera dwupozycyjny 7-segmentowy wyświetlacz LED ze wspólną anodą, sterowany przez dwa dekodery HEX->7SEG zrealizowane w układach GAL16V8. Dekodery przypominają

Bardziej szczegółowo

Temat 7. Dekodery, enkodery

Temat 7. Dekodery, enkodery Temat 7. Dekodery, enkodery 1. Pojęcia: koder, dekoder, enkoder, konwerter kodu, transkoder, enkoder priorytetowy... Koderami (lub enkoderami) nazywamy układy realizujące proces zamiany informacji kodowanej

Bardziej szczegółowo

UKŁADY MIKROPROGRAMOWALNE

UKŁADY MIKROPROGRAMOWALNE UKŁAD MIKROPROGRAMOWALNE Układy sterujące mogą pracować samodzielnie, jednakże w przypadku bardziej złożonych układów (zwanych zespołami funkcjonalnymi) układ sterujący jest tylko jednym z układów drugim

Bardziej szczegółowo

Kody splotowe (konwolucyjne)

Kody splotowe (konwolucyjne) Modulacja i Kodowanie Labolatorium Kodowanie kanałowe kody konwolucyjne Kody splotowe (konwolucyjne) Główną różnicą pomiędzy kodami blokowi a konwolucyjnymi (splotowymi) polega na konstrukcji ciągu kodowego.

Bardziej szczegółowo

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Praca laboratoryjna 2 TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Cel pracy poznanie zasad funkcjonowania przerzutników różnych typów w oparciu o różne rozwiązania układowe. Poznanie sposobów

Bardziej szczegółowo

Terminal WSP dla sygnalizatorów wibracyjnych

Terminal WSP dla sygnalizatorów wibracyjnych 44-100 Gliwice, ul. Portowa 21 NIP 631-020-75-37 e-mail: nivomer@poczta.onet.pl www: www.nivomer.pl fax./tel. (032) 234-50-06 0601-40-31-21 Terminal WSP dla sygnalizatorów wibracyjnych Spis treści: 1.

Bardziej szczegółowo

Technika cyfrowa projekt: Sumator 4 bitowy równoległy

Technika cyfrowa projekt: Sumator 4 bitowy równoległy Technika cyfrowa projekt: Sumator 4 bitowy równoległy Autorzy: Paweł Bara Robert Boczek Przebieg prac projektowych: Zadany układ dostaje na wejściu dwie czterobitowe liczby naturalne, sumuje je, po czym

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. Automaty stanów

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. Automaty stanów Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 6 (2h) Automaty stanów Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza układów cyfrowych studia niestacjonarne,

Bardziej szczegółowo

Laboratorium przedmiotu Technika Cyfrowa

Laboratorium przedmiotu Technika Cyfrowa Laboratorium przedmiotu Technika Cyfrowa ćw.3 i 4: Asynchroniczne i synchroniczne automaty sekwencyjne 1. Implementacja asynchronicznych i synchronicznych maszyn stanu w języku VERILOG: Maszyny stanu w

Bardziej szczegółowo

f we DZIELNIKI I PODZIELNIKI CZĘSTOTLIWOŚCI Dzielnik częstotliwości: układ dający impuls na wyjściu co P impulsów na wejściu

f we DZIELNIKI I PODZIELNIKI CZĘSTOTLIWOŚCI Dzielnik częstotliwości: układ dający impuls na wyjściu co P impulsów na wejściu DZIELNIKI I PODZIELNIKI CZĘSTOTLIWOŚCI Dzielnik częstotliwości: układ dający impuls na wyjściu co P impulsów na wejściu f wy f P Podzielnik częstotliwości: układ, który na każde p impulsów na wejściu daje

Bardziej szczegółowo

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2 tatyczne i dynamiczne badanie przerzutników - ćwiczenie 2. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz

Bardziej szczegółowo

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. PTC 2015/2016 Magistrale W układzie cyfrowym występuje bank rejestrów do przechowywania

Bardziej szczegółowo

zmiana stanu pamięci następuje bezpośrednio (w dowolnej chwili czasu) pod wpływem zmiany stanu wejść,

zmiana stanu pamięci następuje bezpośrednio (w dowolnej chwili czasu) pod wpływem zmiany stanu wejść, Sekwencyjne układy cyfrowe Układ sekwencyjny to układ cyfrowy, w którym zależność między wartościami sygnałów wejściowych (tzw. stan wejść) i wyjściowych (tzw. stan wyjść) nie jest jednoznaczna. Stan wyjść

Bardziej szczegółowo

Immobilizer samochodowy otwierający dostęp poprzez kod czteroznakowy.

Immobilizer samochodowy otwierający dostęp poprzez kod czteroznakowy. Uniwersytet Warszawski Wydział Fizyki sierpień 2015 Projekt Zaliczeniowy przedmiotu Programowanie Mikrokontrolerów Immobilizer samochodowy otwierający dostęp poprzez kod czteroznakowy. Autor: Marcin Cybulski

Bardziej szczegółowo

Liczniki, rejestry lab. 07 Układy sekwencyjne cz. 1

Liczniki, rejestry lab. 07 Układy sekwencyjne cz. 1 Liczniki, rejestry lab. 07 Układy sekwencyjne cz. 1 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA

Bardziej szczegółowo

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1 Część 3 Układy sekwencyjne Układy sekwencyjne i układy iteracyjne - grafy stanów 18.11.2017 TCiM Wydział EAIiIB Katedra EiASPE 1 Układ cyfrowy - przypomnienie Podstawowe informacje x 1 x 2 Układ cyfrowy

Bardziej szczegółowo

Przerzutniki. Układy logiczne sekwencyjne odpowiedź zależy od stanu układu przed pobudzeniem

Przerzutniki. Układy logiczne sekwencyjne odpowiedź zależy od stanu układu przed pobudzeniem 2-3-29 Przerzutniki Układy logiczne sekwencyjne odpowiedź zależy od stanu układu przed pobudzeniem (dotychczas mówiliśmy o układach logicznych kombinatorycznych - stan wyjść określony jednoznacznie przez

Bardziej szczegółowo

Errata do książki Multisim. Technika cyfrowa w przykładach.

Errata do książki Multisim. Technika cyfrowa w przykładach. . 3. 24 r. rrata do książki Multisim. Technika cyfrowa w przykładach.. str.5, źle jest zapisana postać funkcji wyjściowej równoważność (xclusive NOR, XNOR, NOR, XNOR), y 7 = a b + a b = a Ä b = a Å b 2.

Bardziej szczegółowo

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ KDEMI MORSK KTEDR NWIGCJI TECHNICZEJ ELEMETY ELEKTRONIKI LORTORIUM Kierunek NWIGCJ Specjalność Transport morski Semestr II Ćw. 4 Podstawy techniki cyfrowej Wersja opracowania Marzec 5 Opracowanie: mgr

Bardziej szczegółowo

POLITECHNIKA SZCZECIŃSKA WYDZIAŁ ELEKTRYCZNY

POLITECHNIKA SZCZECIŃSKA WYDZIAŁ ELEKTRYCZNY POLITECHNIKA SZCZECIŃSKA WYDZIAŁ ELEKTRYCZNY Instrukcja do zajęć laboratoryjnych Temat ćwiczenia: Funkcje warunkowe Numer ćwiczenia: 6 Opracowali: Tomasz Barabasz Piotr Zasada Merytorycznie sprawdził:

Bardziej szczegółowo

Sterownik kompaktowy Theben PHARAO II

Sterownik kompaktowy Theben PHARAO II Wydział Elektroniki Politechniki Wrocławskiej Laboratorium Automatyki Budynkowej Sterownik kompaktowy Theben PHARAO II 1. Wstęp Pherao II jest niewielkim sterownikiem kompaktowym, który charakteryzuje

Bardziej szczegółowo

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL. CEL ĆWICZENIA Celem ćwiczenia jest poznanie zasad działania, budowy i właściwości podstawowych funktorów logicznych wykonywanych w jednej z najbardziej rozpowszechnionych

Bardziej szczegółowo

Temat ćwiczenia: Przekaźniki półprzewodnikowe

Temat ćwiczenia: Przekaźniki półprzewodnikowe Temat ćwiczenia: Przekaźniki półprzewodnikowe 1. Wprowadzenie Istnieje kilka rodzajów przekaźników półprzewodnikowych. Zazwyczaj są one sterowane optoelektrycznie z pełną izolacja galwaniczną napięcia

Bardziej szczegółowo

Cel. Poznanie zasady działania i budowy liczników zliczających ustaloną liczbę impulsów. Poznanie kodów BCD, 8421 i Rys. 9.1.

Cel. Poznanie zasady działania i budowy liczników zliczających ustaloną liczbę impulsów. Poznanie kodów BCD, 8421 i Rys. 9.1. Ćwiczenie 8 Liczniki zliczające, kody BCD, 8421, 2421 Cel. Poznanie zasady działania i budowy liczników zliczających ustaloną liczbę impulsów. Poznanie kodów BCD, 8421 i 2421. Wstęp teoretyczny. Przerzutniki

Bardziej szczegółowo

TRANZYSTORY BIPOLARNE

TRANZYSTORY BIPOLARNE Instrukcja do ćwiczenia laboratoryjnego TRANZYSTORY BIPOLARNE Instrukcję opracował: dr inż. Jerzy Sawicki Wymagania, znajomość zagadnień: 1. Tranzystory bipolarne rodzaje, typowe parametry i charakterystyki,

Bardziej szczegółowo

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014 Podstawy techniki cyfrowej Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014 Charakterystyka układów asynchronicznych Brak wejścia: zegarowego, synchronizującego. Natychmiastowa (niesynchronizowana)

Bardziej szczegółowo

Teoria przetwarzania A/C i C/A.

Teoria przetwarzania A/C i C/A. Teoria przetwarzania A/C i C/A. Autor: Bartłomiej Gorczyński Cyfrowe metody przetwarzania sygnałów polegają na przetworzeniu badanego sygnału analogowego w sygnał cyfrowy reprezentowany ciągiem słów binarnych

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 3 (4h) Konwersja i wyświetlania informacji binarnej w VHDL Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza

Bardziej szczegółowo

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych. Magistrale W układzie bank rejestrów do przechowywania danych. Wybór źródła danych

Bardziej szczegółowo

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Licznik elektroniczny - układ cyfrowy, którego zadaniem jest zliczanie wystąpień sygnału zegarowego. Licznik złożony

Bardziej szczegółowo

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB Ćw. 9 Przerzutniki 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi elementami sekwencyjnymi, czyli przerzutnikami. Zostanie przedstawiona zasada działania przerzutników oraz sposoby

Bardziej szczegółowo

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania. Badanie liczników asynchronicznych - Ćwiczenie 4 1. el ćwiczenia Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich

Bardziej szczegółowo

PODSTAWY TELEKOMUNIKACJI Egzamin I - 2.02.2011 (za każde polecenie - 6 punktów)

PODSTAWY TELEKOMUNIKACJI Egzamin I - 2.02.2011 (za każde polecenie - 6 punktów) PODSTAWY TELEKOMUNIKACJI Egzamin I - 2.02.2011 (za każde polecenie - 6 punktów) 1. Dla ciągu danych: 1 1 0 1 0 narysuj przebiegi na wyjściu koderów kodów transmisyjnych: bipolarnego NRZ, unipolarnego RZ,

Bardziej szczegółowo

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0 Synteza liczników synchronicznych Załóżmy, że chcemy zaprojektować licznik synchroniczny o następującej sekwencji: 0 1 2 3 6 5 4 [0 sekwencja jest powtarzana] Ponieważ licznik ma 7 stanów, więc do ich

Bardziej szczegółowo

Programowanie mikrokontrolerów 2.0

Programowanie mikrokontrolerów 2.0 Programowanie mikrokontrolerów 2.0 Sterowanie podczerwienią, zaawansowane tryby liczników Marcin Engel Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 8 grudnia 2016 Sterowanie podczerwienią

Bardziej szczegółowo

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1 LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY Rev.1.1 1. Cel ćwiczenia Praktyczna weryfikacja wiedzy teoretycznej z zakresu projektowania układów kombinacyjnych oraz arytmetycznych 2. Projekty Przy

Bardziej szczegółowo

WYKŁAD 8 Przerzutniki. Przerzutniki są inną niż bramki klasą urządzeń elektroniki cyfrowej. Są najprostszymi układami pamięciowymi.

WYKŁAD 8 Przerzutniki. Przerzutniki są inną niż bramki klasą urządzeń elektroniki cyfrowej. Są najprostszymi układami pamięciowymi. 72 WYKŁAD 8 Przerzutniki. Przerzutniki są inną niż bramki klasą urządzeń elektroniki cyfrowej. ą najprostszymi układami pamięciowymi. PZEZUTNIK WY zapamietanie skasowanie Przerzutmik zapamiętuje zmianę

Bardziej szczegółowo

ZAKŁAD SYSTEMÓW ELEKTRONICZNYCH I TELEKOMUNIKACYJNYCH Laboratorium Podstaw Telekomunikacji WPŁYW SZUMÓW NA TRANSMISJĘ CYFROWĄ

ZAKŁAD SYSTEMÓW ELEKTRONICZNYCH I TELEKOMUNIKACYJNYCH Laboratorium Podstaw Telekomunikacji WPŁYW SZUMÓW NA TRANSMISJĘ CYFROWĄ Laboratorium Podstaw Telekomunikacji Ćw. 4 WPŁYW SZUMÓW NA TRANSMISJĘ CYFROWĄ 1. Zapoznać się z zestawem do demonstracji wpływu zakłóceń na transmisję sygnałów cyfrowych. 2. Przy użyciu oscyloskopu cyfrowego

Bardziej szczegółowo

Systemy liczbowe. 1. Przedstawić w postaci sumy wag poszczególnych cyfr liczbę rzeczywistą R = (10).

Systemy liczbowe. 1. Przedstawić w postaci sumy wag poszczególnych cyfr liczbę rzeczywistą R = (10). Wprowadzenie do inżynierii przetwarzania informacji. Ćwiczenie 1. Systemy liczbowe Cel dydaktyczny: Poznanie zasad reprezentacji liczb w systemach pozycyjnych o różnych podstawach. Kodowanie liczb dziesiętnych

Bardziej szczegółowo

Cyfrowy zapis informacji. 5 grudnia 2013 Wojciech Kucewicz 2

Cyfrowy zapis informacji. 5 grudnia 2013 Wojciech Kucewicz 2 Cyfrowy zapis informacji 5 grudnia 2013 Wojciech Kucewicz 2 Bit, Bajt, Słowo 5 grudnia 2013 Wojciech Kucewicz 3 Cyfrowy zapis informacji Bit [ang. binary digit] jest elementem zbioru dwuelementowego używanym

Bardziej szczegółowo

EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2012/2013 Zadania dla grupy elektronicznej na zawody III stopnia

EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2012/2013 Zadania dla grupy elektronicznej na zawody III stopnia EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2012/2013 Zadania dla grupy elektronicznej na zawody III stopnia Zadanie 1. Jednym z najnowszych rozwiązań czujników

Bardziej szczegółowo

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania.

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania. UKŁDAY CYFROWE Układy cyfrowe są w praktyce realizowane różnymi technikami. W prostych urządzeniach automatyki powszechnie stosowane są układy elektryczne, wykorzystujące przekaźniki jako podstawowe elementy

Bardziej szczegółowo

Parsery LL(1) Teoria kompilacji. Dr inż. Janusz Majewski Katedra Informatyki

Parsery LL(1) Teoria kompilacji. Dr inż. Janusz Majewski Katedra Informatyki Parsery LL() Teoria kompilacji Dr inż. Janusz Majewski Katedra Informatyki Zadanie analizy generacyjnej (zstępującej, top-down) symbol początkowy już terminale wyprowadzenie lewostronne pierwszy od lewej

Bardziej szczegółowo

1 Badanie aplikacji timera 555

1 Badanie aplikacji timera 555 1 Badanie aplikacji timera 555 Celem ćwiczenia jest zapoznanie studenta z podstawowymi aplikacjami układu 555 oraz jego działaniem i właściwościami. Do badania wybrane zostały trzy podstawowe aplikacje

Bardziej szczegółowo

Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2

Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2 Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2 TECHNIKA MIKROPROCESOROWA 3EB KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL

Bardziej szczegółowo

Sławomir Kulesza. Projektowanie automatów synchronicznych

Sławomir Kulesza. Projektowanie automatów synchronicznych Sławomir Kulesza Technika cyfrowa Projektowanie automatów synchronicznych Wykład dla studentów III roku Informatyki Wersja 2.0, 20/12/2012 Automaty skończone Automat Mealy'ego Funkcja wyjść: Yt = f(st,

Bardziej szczegółowo

Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop Spis treści

Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop Spis treści Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop. 2017 Spis treści O autorze 9 Wprowadzenie 11 Rozdział 1. Sterownik przemysłowy 15 Sterownik S7-1200 15 Budowa zewnętrzna

Bardziej szczegółowo

Ćwicz. 4 Elementy wykonawcze EWA/PP

Ćwicz. 4 Elementy wykonawcze EWA/PP 1. Wprowadzenie Temat ćwiczenia: Przekaźniki półprzewodnikowe Istnieje kilka rodzajów przekaźników półprzewodnikowych. Zazwyczaj są one sterowane optoelektrycznie z pełną izolacja galwaniczną napięcia

Bardziej szczegółowo

Cyfrowe układy scalone c.d. funkcje

Cyfrowe układy scalone c.d. funkcje Cyfrowe układy scalone c.d. funkcje Ryszard J. Barczyński, 206 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Kombinacyjne układy cyfrowe

Bardziej szczegółowo

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające Zapamiętywanie wartości wybranych zmiennych binarnych, jak również sekwencji tych wartości odbywa się w układach

Bardziej szczegółowo