L A B O R A T O R I U M T E C H N I K I C Y F R O W E J

Transkrypt

1 Paweł OSTASZEWSKI Piotr PAWLICKI L A B O R A T O R I U M T E C H N I K I C Y F R O W E J Ćwiczeie r 2 Temat: B A D A N I E P R Z E R Z U T N I K Ó W Treść ćwiczeia: Obserwacja a przebiegach symulacyjych parametrów czasowych przerzutików uwzględiaych w modelach symulacyjych. Defiicja układu przerzutika: Przerzutikiem azywamy układ mający dwa stay stabile oraz skończoą liczę wejść i wyjść. Przerzutiki, których stay wyjść zmieiają się atychmiast po zmiaie stau któregokolwiek z wejść są azywae przerzutikami asychroiczymi. Schemat logiczy przerzutika typu D (7474): 1

2 Symbol graficzy: Tablica przejść: I Out D Q Q Tablica Karaugha: Q D Przerzutik typu D (7474) ma wejście iformacyje D (ag. delay opóźiać) wejście zegarowe CLK, oraz dwa asychroicze wejścia ustawiające RST i CLR. Wystąpieie odpowiedich staów a wejściu RST (PRE) lub CLR wymusza odpowiedio sta 0 lub 1 a wyjściu Q oraz 1 lub 0 a wyjściu Q. Sygał a wejściu D decyduje o tym, czy przy pojawieiu się arastającego zbocza zegarowego a wejściu CLK, a wyjściu Q ustali się i zostaie zapamiętay sygał 0 lub 1. Przerzutik te spełia więc rolę elemetu opóźiającego iformację o 1 takt (jedobitowa liia opóźiająca). Rówaie logicze, opisujące działaie logicze przerzutika, otrzymae a podstawie tablicy Karaugha ma postać: Q +1 =D Przerzutik JK-MS: Symbol graficzy: 2

3 Obydwa wyjścia to oczywiście Q i Q. Wejścia J i K umożliwiają wcześiejsze przygotowaie stau wyjść. Wejście CLK to oczywiście wejście zegarowe. Wejście RST (CLR) to wejście kasujące, które ma priorytet ad pozostałymi wejściami. Jeżeli a RST (CLR) wystąpi poziom iski 0 to przerzutik zostaie ustawioy w staie początkowym (Q=0) iezależie od sygałów a J i K. Przerzutik JK zajduje zastosowaie przede wszystkim do budowy liczików i dzielików dziesiętych. Tablica przejść: I Out J K Q Q Tablica Karaugha: Q +1 Q J K Rówaie logicze przerzutika otrzymae a podstawie tablicy Karaugha ma postać: Q 1 J Q K Q Schemat ideowy przerzutika JK-MS: Opis działaia: Taktowaie typu Master-Slave jest realizowae w układzie dwóch przerzutików połączoych kaskadowo. Pierwszy z ich Master, a drugi Slave. W celu zilustrowaia działaia przerzutika, przedstawioo poiżej impuls sychroizujący z wyróżioymi czterema chwilami czasowymi: 3

4 1 zablokowaie bramek SLAVEA i SLAVEB, a tym samym odseparowaie wejść przerzutika SLAVE od wejść przerzutika MASTER, 2 zmiaa stau przerzutika MASTER stosowie od stau wejść iformacyjych, 3 zablokowaie bramek MASTERA i MASTERB, a tym samym odseparowaie logicze wejść przerzutika MASTER, 4 przepisaie iformacji z przerzutika MASTER do przerzutika SLAVE Schemat logiczy przerzutika typu JK-MS (7472): Baday parametr przerzutików: czas propagacji t p : Jest to odstęp czasu między zboczem impulsu wejściowego doprowadzoego do układu cyfrowego a odpowiadającym mu zboczem impulsu wyjściowego z tego układu, mierzoy przy umowie określoym poziomie apięcia a tych zboczach. Czas propagacji jest więc miarą opóźieia sygału wyjściowego względem sygału wejściowego. Poieważ zwykle czasy propagacji przy przejściu sygału z poziomu iskiego 0 do wysokiego 1 to jest t plh i odwrotie z wysokiego 1 a iski 0 4

5 różią się (co jest widocze a poiższych rysukach), zazwyczaj podaje się średi czas propagacji jako średią arytmetyczą wielkości t plh i t phl, czyli: Czas propagacji sygału D przerzutika przy przejściu z poziomu 0 a 1 : t p t plh t 2 phl Czas propagacji sygału D przerzutika przy przejściu z poziomu 1 a 0 : Czas ustaleia się sygału 1 a wyjściu Q przerzutika 7472 przy przejściu sygału J z poziomu 0 a 1 (K=0): 5

6 Czas ustaleia się sygału 0 a wyjściu przerzutika 7472 przy przejściu sygału K z poziomu 0 a 1 (J=0): Czas ustaleia się sygału 1 a wyjściu przerzutika 7472 przy przejściu sygału J i K z poziomu 0 a 1 : Czas ustaleia się sygału 0 a wyjściu przerzutika 7472 przy przejściu sygału J i K z poziomu 0 a 1 : 6