Pracownia komputerowa. Dariusz Wardecki, wyk. V

Transkrypt

1 Pracownia komputerowa Dariusz Wardecki, wyk. V

2 Kolokwium po długim weekendzie!

3 Kodowanie UTF-8 Bity Największa wartość Bajt 1 Bajt 2 Bajt 3 Bajt 4 7 U+007F 0xxxxxxx U+07FF 110xxxxx 10xxxxxx U+FFFF 1110xxxx 10xxxxxx 10xxxxxx U+1FFFFF 11110xxx 10xxxxxx 10xxxxxx 10xxxxxx

4 Kodowanie UTF-8 Przykład: Znak Kod Bin Ą U U c4 84 龜 U+2EF e2 bb b1 𐌄 U f0 90 8c 84

5 Pamięć w komputerze Ze względu na czas dostępu i miejsce w komputerze pamięć dzielimy na: rejestry procesora (do kilkuset bajtów) pamięć podręczna procesora (cache, rzędu MB) pamięć główna (rzędu, GB) plik wymiany (swap, rzędu, GB)

6 Struktura pamięci głównej Lokacje (ang. location) 1 Jednakowe rozmiary (przewaønie 8 bitów). 2 Ustalona kolejnoúê bitów. 3 Wykorzystywane w grupach do przechowywania d uøszych s ów. WartoúÊ ca kowita 32-bitowa 4 kolejne lokacje. WartoúÊ zmiennoprzecinkowa o podwójnej precyzji 8 kolejnych lokacji. 4 Numeracja adresy (ang. address). PrzestrzeÒ adresowa pamiíci (ang. memory address space) Zbiór wszystkich moøliwych adresów lokacji dla danego komputera (procesora).

7 Jednostki pojemności pamięci 1 bajt (1 B), s owo 8-bitowe Podstawowa jednostka pojemnoúci pamiíci. Jednostki pojemnoúci pamiíci 1 KiB (1 kilobajt) = 1024 B 1 MiB (1 megabajt) = 1024 KiB 1 GiB (1 gigabajt) = 1024 MiB 1 TiB (1 terabajt) = 1024 GiB W innym kontekúcie mogπ byê stosowane inne jednostki Np. pojemnoúê dysków twardych czísto podaje sií w GB lub TB, gdzie 1 GB = 10 9 B 1 TB = B

8 Problem little endian i big endian 32-bitowe słowo: 4a3bff5e Zapisane pod adresem: 100 adres a 3b ff 5e... big endian adres e ff 3b 4a... little endian

9 Problem little endian i big endian Jak zapisaê w pamiíci s owo dwubajtowe little endian mniej znaczπcy bajt zapisuje sií pod mniejszym adresem. big endian mniej znaczπcy bajt zapisuje sií pod wiíkszym adresem. Kaøde z rozwiπzaò ma wady i zalety, ale nie moøna przesπdziê które z nich jest lepsze. Architektura komputera decyduje o tym, które z nich jest wykorzystywane. W niektórych przypadkach kolejnoúê dla danych zmiennoprzecinkowych moøe byê inna, niø dla danych ca kowitych.

10 Pamięć RAM RAM (ang. random access memory) PamiÍÊ ulotna, niezaleøny dostíp dokaødej lokacji. statyczna (ang. static RAM) zbudowana z bramek logicznych. dynamiczna (ang. dynamic RAM) zbudowana z kondensatorów. Odúwieøanie (ang. refresh) Konieczne w przypadku dynamicznych pamiíci RAM, polega na okresowym odczytywaniu zapisanych bitów. Schowki (ang. cache) Zbudowanie ca ej pamiíci komputera ze statycznych pamiíci RAM by oby zbyt kosztowne stosuje sií tymczasowe przechowywanie najbardziej potrzebnych danych i rozkazów procesora w takich pamiíciach.

11 Struktura pamięci Z punktu widzenia procesora (logiczna) PamiÍÊ jest ciπgiem lokacji o kolejnych adresach ( p aska struktura). Dziura w pamiíci (ang. memory hole) Obszar w przestrzeni adresowej pamiíci, któremu nie sπ przypisane øadne lokacje w fizycznej pamiíci. Modu pamiíci (ang. memory module) Urzπdzenie elektroniczne zawierajπce pewnπ liczbí tzw. koúci pamiíci (ang. memory chip), w których sπ ulokowane komórki pamiíci (ang. memory cell).

12 Fizyczna struktura pamięci Matryca pamiíci (ang. memory array) Prostokπtna struktura, w której ulokowane sπ komórki pamiíci o pojemnoúci 1 bitu. Odczyt i zapis odbywa sií poprzez wybór wiersza (ang. row) i kolumny (ang. column) w odpowiedniej kolejnoúci. Kontroler pamiíci (ang. memory controller) Urzπdzenie umoøliwiajπce komunikacjí miídzy procesorem (oraz urzπdzeniami I/O) i modu ami pamiíci (identifikacja fizycznych komórek pamiíci na podstawie adresów liniowych ). Magistrala pamiíci (ang. memory bus) System po πczeò miídzy kontrolerem pamiíci i modu ami pamiíci wraz z okreúlonymi zasadami przesy ania danych.

13 Pamięci DRAM DDR (ang. double data rate) Technologia umoøliwiajπca przeprowadzanie operacji (np. z udzia em modu ów pamiíci) dwukrotnie w ciπgu kaødego cyklu zegara magistrali (do 1600 MB/s). DDR2 DDR z dwukrotnie wiíkszπ czístotliwoúciπ taktowania magistrali, przy nie zmienionej czístotliwoúci taktowania matryc pamiíci (do 3200 MB/s). DDR3 DDR z czterokrotnie wiíkszπ czístotliwoúciπ taktowania magistrali, przy nie zmienionej czístotliwoúci taktowania matryc pamiíci (do 6400 MB/s).

14 Pamięci ROM ROM (ang. read-only memory) PamiÍÊ tego typu zawiera informacje (bity) zakodowane na sta e (najczíúciej w postaci matrycy o prostokπtnym kszta cie). PROM (ang. programmable ROM) PamiÍÊ typu ROM, w której moøna wyzerowaê niektóre bity przepuszczajπc przeznieodpowiedniosilnyprπd (powodujπcy zniszczenie po πczenia) operacja jednorazowa! EPROM (ang. electrically programmable ROM) PamiÍÊ typu ROM, w której moøna zapisaê stan poszczególnych bitów, a póüniej go zmieniê (wymaga stosowania úwiat a nadfioletowego do kasowania zapisu).

15 Pamięci EEPROM Zasada dzia ania pamiíci EPROM 1 Transystor polowy MOSFET (ang. metal oxide semiconductor field-eäect transistor). 2 Dodatkowa bramka, tzw. bramka pamiítajπca (ang. floating gate), miídzy bramkπ sterujπcπ (ang. control gate) i kana em tranzystora. 3 adunek na bramce pamiítajπcej ekranuje pole wytwarzane przez bramkí sterujπcπ i zmienia sposób dzia ania tranzystora. EEPROM (ang. electrically programmable and erasable ROM) PamiÍÊ nieulotna, której zawartoúê moøna zmieniaê przyk adajπc odpowiednie napiície elektryczne.

16 Pamięci EEPROM Programowanie dwie metody 1 Przy oøenie odpowiedniego napiícia miídzy üród em lub drenem i bramkπ sterujπcπ powoduje tunelowanie elektronów przez barierí potencja u miídzy kana em i bramkπ pamiítajπcπ. 2 Odpowiednio duøy prπd miídzy üród em i drenem tranzystora powoduje, øe czíúê elektronów ma wystarczajπcπ duøo energii, by pokonaê barierí potencja u miídzy kana em i bramkπ pamiítajπcπ. Kasowanie Wykorzystuje zjawisko tunelowania elektronów przez barierí potencja u miídzy kana em i bramkπ pamiítajπcπ, ale napiície przyk ada sií w odwrotnym kierunku w stosunku do operacji programowania (wykasowane komórki zawierajπ bit o wartoúci 1).

17 Pamięci flash Rodzaj pamiíci EEPROM, w których kasowanie odbywa sií blokami (tzn. trzeba kasowaê wiele komórek jednoczeúnie). PamiÍci flash NOR i NAND 1 Róøniπ sií sposobem u oøenia komórek w matrycy (przypominajπcym sposób pod πczenia w uk adzie cyfrowym bramek NOR i NAND, odpowiednio). 2 W pamiíciach NAND kaødy blok sk ada sií z pewnej liczby tzw.stron (ang. page) i kaødπ stroní trzeba programowaê w ca oúci (kasuje sií ca e bloki). 3 PamiÍci NAND sπ taòsze, majπ wiíkszπ øywotnoúê i pozwalajπ na uzyskanie wiíkszych gístoúci upakowania komórek.