Laboratorium podstaw elektroniki

Podobne dokumenty
Laboratorium podstaw elektroniki

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Państwowa Wyższa Szkoła Zawodowa

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ

Laboratorium elektroniki. Ćwiczenie E51IS. Realizacja logicznych układów kombinacyjnych z bramek NAND. Wersja 1.0 (24 marca 2016)

Automatyzacja i robotyzacja procesów produkcyjnych

Układy kombinacyjne 1

Podstawowe układy cyfrowe

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

Technika cyfrowa Synteza układów kombinacyjnych (I)

Technika cyfrowa Synteza układów kombinacyjnych

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Arytmetyka liczb binarnych

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Architektura komputerów Wykład 2

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

Laboratorium elektroniki i miernictwa

Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę

x x

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

Tranzystor JFET i MOSFET zas. działania

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

Laboratorium elektroniki. Ćwiczenie E52IS. Realizacja logicznych układów kombinacyjnych z bramek NOR. Wersja 1.0 (24 marca 2016)

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

Architektura komputerów ćwiczenia Bramki logiczne. Układy kombinacyjne. Kanoniczna postać dysjunkcyjna i koniunkcyjna.

Wydział Fizyki UW CC=5V 4A 4B 4Y 3A 3B 3Y

Systemy wbudowane. Wprowadzenie. Nazwa. Oznaczenia. Zygmunt Kubiak. Sterowniki PLC - Wprowadzenie do programowania (1)

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych

Zadania do wykładu 1, Zapisz liczby binarne w kodzie dziesiętnym: ( ) 2 =( ) 10, ( ) 2 =( ) 10, (101001, 10110) 2 =( ) 10

Automatyka Treść wykładów: Literatura. Wstęp. Sygnał analogowy a cyfrowy. Bieżące wiadomości:

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE

Bramki logiczne V MAX V MIN

Elektronika cyfrowa i optoelektronika - laboratorium

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium.

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład)

A B. 12. Uprość funkcję F(abc) = (a + a'b + c + c')a

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych

Elementy cyfrowe i układy logiczne

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

1.2 Funktory z otwartym kolektorem (O.C)

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F

Temat 7. Dekodery, enkodery

Ćw. 8 Bramki logiczne

Algebra Boole a i jej zastosowania

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

UKŁADY KOMBINACYJNE (BRAMKI: AND, OR, NAND, NOR, NOT)

Wstęp do Techniki Cyfrowej... Algebra Boole a

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

Dr inż. Jan Chudzikiewicz Pokój 117/65 Tel Materiały:

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Część 2. Funkcje logiczne układy kombinacyjne

Elementy cyfrowe i układy logiczne

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

Wykład 2. Informatyka Stosowana. 8 października 2018, M. A-B. Informatyka Stosowana Wykład 2 8 października 2018, M. A-B 1 / 41

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Ćw. 1: Systemy zapisu liczb, minimalizacja funkcji logicznych, konwertery kodów, wyświetlacze.

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Automatyzacja Ćwicz. 2 Teoria mnogości i algebra logiki Akademia Morska w Szczecinie - Wydział Inżynieryjno-Ekonomiczny Transportu

Funkcja Boolowska. f:b n B, gdzieb={0,1} jest zbiorem wartości funkcji. Funkcja boolowska jest matematycznym modelem układu kombinacyjnego.

dr inż. Małgorzata Langer Architektura komputerów

z ćwiczenia nr Temat ćwiczenia: BADANIE UKŁADÓW FUNKCJI LOGICZNYCH (SYMULACJA)

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

Cyfrowe bramki logiczne 2012

Ćwiczenie 01 - Strona nr 1 ĆWICZENIE 01

I. Podstawowe zagadnienia z teorii układów cyfrowych

2019/09/16 07:46 1/2 Laboratorium AITUC

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Akademia Techniczno-Humanistyczna w Bielsku-Białej

Układy arytmetyczne. Joanna Ledzińska III rok EiT AGH 2011

Synteza układów kombinacyjnych

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Czterowejściowa komórka PAL

Statyczne badanie przerzutników - ćwiczenie 3

S P R A W O Z D A N I E T e m a t: Projektowanie układów realizujących złożone funkcje logiczne.

Krótkie przypomnienie

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Projekt Układów Logicznych

W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką":

Synteza strukturalna automatów Moore'a i Mealy

ĆWICZENIE 4 Zapoznanie ze środowiskiem CUPL Realizacja układów kombinacyjnych na układach PLD

Algebra Boole a. Ćwiczenie Sprawdź, czy algebra zbiorów jestrównież algebrą Boole a. Padaj wszystkie elementy takiej realizacji.

Programowalne Układy Cyfrowe Laboratorium

Minimalizacja form boolowskich

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Transkrypt:

150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki Ćwiczenie EL2 Realizacja logicznych układów kombinacyjnych tytul doswiadczenia z bramek NAND Ocena

Cel ćwiczenia Celem ćwiczenia było: 1. Zapoznanie się z funktorami realizującymi funkcje logiczne. 2. Zaprojektowanie, wykonanie i przetestowanie kombinacyjnego układu logicznego realizującego postawione zadanie w możliwie najprostszy sposób. Prawo de Morgana A + B +... = A B... Prawo de Morgana zostanie sprawdzone poprzez zbudowanie układu odpowiadającego wartości A B i porównanie jego wartości z A + B. Schemat układu oraz wyniki pomiarów zamieszczono poniżej: Schemat 1. Układ badający prawo de Morgana. B A 0 1 0 0 1 1 1 1 Tabela 1. Tabela wartości uzyskanych przez układ ze schematu 1. Jak wynika z przeprowadzonych pomiarów wartość x jest równa wartości A + B, zaś schemat 1. faktycznie realizuje funkcję bramki OR. 1. Podzielność przez 3 Doświadczenia 1. (*) Zaprojektować i połączyć układ sygnalizujący podzielność przez 3 liczby binarnej trzybitowej. W rozwiązaniu zaznaczyć czy liczbę zero uznano za podzielną. Zgodnie z zasadami matematyki oraz informatyki liczbę zero uznajemy za podzielną przez 3. Wówczas oczekiwana tablica wyników przybiera postać: EL2: Grzegorz Graczyk i Anna Janicka 2 / 6

ABC 000 001 010 011 100 101 110 111 Wartość (ABC) 2 0 1 2 3 4 5 6 7 Podzielność 1 0 0 1 0 0 1 0 Tabela 2. Podzielność przez 3 liczb mieszczących się na 3 bitowej liczbie. C AB 00 01 11 10 0 1 0 1 0 1 0 1 0 0 Tabela 3. Podzielność przez 3 zapisana za pomocą tablicy Karnaugha. Jak wynika z tabeli 2. metoda Karnaugha pozwala zapisać podzielność jako warunek logiczny: (A B C) + (A B C) + (A B C) czyli: Schemat realizujący powyższe równanie: W = (A B C) (A B C) (A B C) Schemat 2. Układ badający podzielność liczby 3 bitowej przez 3. ABC 000 001 010 011 100 101 110 111 Wynik 1 0 0 1 0 0 1 0 Tabela 4. Wynik działania schematu 2. Pomiary uzyskane za pomocą schematu 2. są identyczne jak przewidziane w tabeli 2. i 3.. Dowodzi to poprawności minimalizacji funkcji oraz poprawnego zrealizowania jej za pomocą układu. 2. Czterowejściowa bramka NOR 2. (*) Zaprojektować i połączyć układ realizujący funkcję czterowejściowej bramki NOR przy użyciu bramek NOT i NAND posiadających co najwyżej trzy wejścia. Wynik bramki NOR jest prawdziwy wtedy i tylko wtedy, gdy wszystkie dane wejściowe są równe 0. Funkcję taką można przedstawić w postaci minimalnej bez użycia metody Karnaugha i jej wartość wynosi A B C D. Realizacja tej instrukcji wykonana jedynie za pomocą dostępnych bramek to: W = (A B) (C D) Schemat realizujący taki warunek logiczny wygląda następująco: EL2: Grzegorz Graczyk i Anna Janicka 3 / 6

Schemat 3. Układ o działaniu 4 wejściowej bramki NOR. 00 1 0 0 0 01 0 0 0 0 11 0 0 0 0 10 0 0 0 0 Tabela 5. Wynik działania schematu 3. Pomiary uzyskane za pomocą schematu 3. są identyczne z przewidywaniami. Dowodzi to poprawnego zrealizowania szukanej funkcji za pomocą układu. 3. Zapalające się lampki 8. (***) Zaprojektować i połączyć układ, który na podstawie czterobitowej liczby binarnej steruje linijką złożoną z czterech diod świecących. Dla wartości binarnych od 0000 do 0100 (dziesiętnie od 0 do 4) układ powinien załączać kolejne diody w liczbie odpowiadającej wartości na wejściu układu, oraz utrzymywać świecenie wszystkich diod dla wszystkich wartości większych od 0100. Operacja przedstawiona w tabeli wygląda następująco: ABCD 0000 0001 0010 0011 0100 0101 0110 0111 Wartość (ABCD) 2 0 1 2 3 4 5 6 7 Wynik 0000 1000 1100 1110 1111 1111 1111 1111 ABCD 1000 1001 1010 1011 1100 1101 1110 1111 Wartość (ABCD) 2 8 9 10 11 12 13 14 15 Wynik 1111 1111 1111 1111 1111 1111 1111 1111 Tabela 6. Oczekiwane wartości układu. Dla każdej z wartości wynikowych przygotujemy tablicę Karnaugha. EL2: Grzegorz Graczyk i Anna Janicka 4 / 6

01 1 1 1 1 11 1 1 1 1 10 1 1 1 1 Tabela 7. Tablica Karnaugha dla pierwszej lampki. 01 0 1 1 1 11 1 1 1 1 10 0 1 1 1 Tabela 9. Tablica Karnaugha dla trzeciej lampki. 01 0 1 1 1 11 1 1 1 1 10 1 1 1 1 Tabela 8. Tablica Karnaugha dla drugiej lampki. 01 0 1 1 1 11 0 1 1 1 10 0 1 1 1 Tabela 10. Tablica Karnaugha dla czwartej lampki. Z przygotowanych tablic odczytujemy następujące warunki: W 1 = A + B + C + D = A B C D W 2 = A + B + C = A B C W 3 = A + B + (CD) = A B (CD) W 4 = A + B = A B Tak przygotowane równości możemy uprościć do minimalnych postaci na kilka sposobów. Zastosowany z nich nie wymaga użycia żadnej bramki o 3 wejściach. Użyta zostanie natomiast zmienna pomocnicza T - będąca po prostu wybranym punktem w układzie użytym wielokrotnie różnym od wartości wejściowych i wyjściowych. W 4 = A B T = W 4 W 3 = T CD W 2 = T C W 1 = W 2 D Prezentowany schemat wykorzystuje więcej bramek NOT niż posiadamy. Nadmiarowe bramki NOT zastępujemy bramkami NAND ze zwartymi wejściami. ABCD 0000 0001 0010 0011 0100 0101 0110 0111 Wynik 0000 1000 1100 1110 1111 1111 1111 1111 ABCD 1000 1001 1010 1011 1100 1101 1110 1111 Wynik 1111 1111 1111 1111 1111 1111 1111 1111 Tabela 11. Wynik działania układu reprezentowanego przez schemat 4. EL2: Grzegorz Graczyk i Anna Janicka 5 / 6

Schemat 4. Układ realizujący wcześniej wymienione wzory. Pomiary uzyskane za pomocą schematu 4. są identyczne z przewidywaniami. Dowodzi to poprawnego zrealizowania szukanej funkcji za pomocą układu. Wnioski W czasie wykonywania ćwiczenia nie wystąpiły żadne błędy. Odpowiadają za to dwa czynniki: brak błędów pomiarowych oraz możliwość całkowitego przewidzenia wyniku (przy założeniu, że sprzęt działa poprawnie). Za pomocą bramki NAND można uzyskać wszystkie rodzaje bramek. Jest to właściwość kluczowa w tym ćwiczeniu, gdyż posługujemy się jedynie bramką NAND oraz NOT - tą drugą konstruujemy dostarczając ten sam sygnał na oba wejścia bramki NAND. Metoda Karnaugha jest skuteczną metodą minimalizacji funkcji, jednak w wypadku budowy układów logicznych kluczowe staje się wielokrotne używanie wyników pośrednich. Metoda zastosowana do minimalizacji wykorzysując wyniki pośrednie polegała na zgadywaniu rozwiązań, co oznacza, że mogą istnieć optymalniejsze rozwiązania przedstawionych problemów. EL2: Grzegorz Graczyk i Anna Janicka 6 / 6