Architektura komputerów Andrzej PIECZYŃSKI, Instytut Sterowania i Systemów Informatycznych Wydział Elektrotechniki, Informatyki i Telekomunikacji Uniwersytet Zielonogórski
Architektura komputerów I 1 125 Plan wykładów 1. Wprowadzenie, podział komputerów. Budowa. Istota pracy komputera. Cykle komputera. Magistrale i ich funkcje. Komunikacja w systemie procesor - pamięć. Zasada przetwarzania informacji w zestawie procesor - pamięć. 2. Pamięć komputera, jej rodzaje i własności. Wydajność kolejnych generacji pamięci dynamicznych. Pamięć podręczna, jej funkcje i zasada współpracy z pamięcia operacyjna. Pamięć podręczna asocjacyjna. Pamięć podręczna odwzorowana bezpośrednio. 3. Pamięć podręczna ze zbiorowym odwzorowaniem asocjacyjnym. Algorytmy wymiany zawartości pamięci podręcznej. Spójność pamięci podręcznej. Tryby adresowania pamięci, adresowanie indeksowe.
Architektura komputerów I 2 125 Plan wykładów 4. Operacje wejścia - wyjścia w systemie komputerowym. Operacje bezwarunkowe, z testowaniem, z przerwaniem. Operacje z pośrednim sterowaniem. Mikroprocesor, budowa, typy procesorów i ich podstawowe parametry. Procesory CISC i RISC. 5. Elementy architektury procesorów od 6 generacji odpowiedzialne za wzrost wydajności. Metryczki procesorów. Trendy i porównania procesorów. Złacza procesorów. Procesory SPARC i MIPS. 6. Architektury równoległe komputerów. Klasyfikacja Flynna. Procesory wektorowe SIMD. Systemy MIMD. Systemy z pamięcia wspólna. Magistrala z podziałem czasu. Architektura z przełacznikiem krzyżowym. Pamięć wieloportowa. Skalowanie systemów z pamięcia wspólna / dzielona. Systemy MIMD z pamięcia rozproszona. Systemy z rozproszona pamięcia wspólna. Prawo Amdala.
Architektura komputerów I 3 125 Plan wykładów 7. Płyty główne. Podstawowe elementy płyty: chipset, magistrale. Szybkość procesorów a przepustowość magistral. Płyty zintegrowane. Pomiar parametrów podzespołów płyty. Wydajności płyt głównych. Zasada wyznaczania wskaźników Power i Econo. Przykłady płyt. Pamięci masowe w komputerze. Dyski twarde i ich sterowniki. Pamięć optyczna. System Plików w pamięciach masowych. 8. Kolokwium.
Architektura komputerów I 4 125 Literatura [1 ]. Chalk B.S.: Organizacja i architektura komputera, WNT, Warszawa, 1998. [2 ]. Metzger P.: Anatomia PC, Kompendium wiedzy o architekturze komputerów PC, wydanie IX, Helion, 2004. [3 ]. Metzger P.: Diagnostyka i optymalizacja komputerów PC, Helion, 2001. [4 ]. Mueller S.: Rozbudowa i naprawa komputerów PC, Helion, 2001. [5 ]. Mueller S., Soper M. E.: Rozbudowa i naprawa komputerów PC, kompendium, Helion, 2001
Architektura komputerów I 5 125 Generacje komputera Generacje komputerów to umowny podział komputerów cyfrowych, zależnie od zastosowanej technologii 0 generacja - przed pojawieniem się uniwersalnych, elektronicznych maszyn cyfrowych, np. przekaźnikowy Z3, 1 generacja - budowane na lampach elektronowych, np. XYZ, 2 generacja - budowane na tranzystorach, np. ZAM 41, 3 generacja - budowane na układach scalonych małej i średniej skali integracji, np. Odra 1305, 4 generacja - budowane na układach scalonych wielkiej skali integracji, np. komputer osobisty (PC), 5 generacja - projekty o niekonwencjonalnych rozwiazaniach, np. komputer optyczny, biologiczny, kwantowy.
Architektura komputerów I 6 125 Komputery 0 generacji Komputery zerowej generacji to maszyny konstruowane przed pojawieniem się uniwersalnych, elektronicznych maszyn cyfrowych, o możliwościach dzisiejszych prostych i średnich kalkulatorów programowanych.
Architektura komputerów I 7 125 Komputery 1 generacji Przedstawicielem tej genercji jest ENIAC, posiada prymitywna organizację, ale zbudowany głównie na lampach, Komputery zerowej i pierwszej generacji, o organizacji odmiennej od współczesnych, nazywamy wczesnymi komputerami.
Architektura komputerów I 8 125 Komputery 2 i 3 generacji
Architektura komputerów I 9 125 Podział komputerów według zastosowań Komputery osobiste, Komputer domowy, Mainframe, Superkomputer, Systemy wbudowane.
Architektura komputerów I 10 125 Komputery osobiste PC Idea komputerów osobistych zrodziła się na poczatku lat 70.
Architektura komputerów I 11 125 Komputery osobiste PC Nie do końca jest jasne, który z komputerów można uznać za pierwsza tego typu maszynę. O palmę pierwszeństwa kłóca się tu Xerox, Hewlett-Packard oraz IBM. Jest tu polski akcent, zapomniany podobnie jak niegdyś enigma. Maszyna o nazwie K-202 stworzona przez Jacka Karpińskiego. Powstało pierwszych 30 komputerów wielkości małej walizki i mieszczacych się na biurku. Jednakże wydaje się, iż pierwszym komputerem osobistym (PC) powszechnie uznanym przez "świat zachodni" była konstrukcja firmy MITS nazwana ALTAIR 8800 - zaprezentowana przez Eda Robertsa i Billa Gatesa w styczniowym wydaniu Popular Electronics Magazine (1975). Niewatpliwym faktem jest natomiast to, że pierwszym masowo produkowanym tego rodzaju komputerem, który faktycznie dotarł "pod strzechy" był Apple I. 8 marca 1983 masowo produkowany komputer osobisty IBM PC/XT, od którego wywodzi się cała rodzina komputerów klasy PC.
Architektura komputerów I 12 125 Komputer domowy to mikrokomputer przewidziany do zastosowań domowych (gry komputerowe, multimedia, rozrywka), zazwyczaj o uproszczonej konstrukcji w stosunku do typowego komputera osobistego, ale z dobrymi możliwościami multimedialnymi. Typowe ich cechy to: mikroprocesor niższej klasy niż w typowych ówczesnych komputerach osobistych, uboższa pamięć masowa: w komputerach 8-bitowych zwykle brak pamięci dyskowej w standardowej konfiguracji, zamiast niej stosowano magnetofon kasetowy lub cartridge; w komputerach nowszych generacji była już wbudowana stacja dyskietek, ale w standardowej konfiguracji wciaż brakowało dysku twardego, klawiatura zintegrowana w jednej obudowie z jednostka centralna, możliwość podłaczenia takiego komputera do zwykłego telewizora zamiast do specjalnego monitora. Przykłady: Amiga 500 i Atari ST, Amiga 1200 i Atari Falcon.
Architektura komputerów I 13 125 Mainframe (ang. main - główny, frame - struktura) Sa systemami o dużej wydajności przetwarzania danych. Termin mainframe pochodzi od wczesnych maszyn tego typu, ze względu na ich rozmiary i fakt, że kompletny system komputerowy składał się z wielu oddzielonych od siebie jednostek (szaf, obudów) - main frame to była główna jednostka przetwarzajaca dane, Produkcja komputerów mainframe zaczęła się pod koniec roku 1950, poczatek seria IBM 360, RAID, ODRA, URAL, STRELA mainframe y stosuje się gdy potrzebna jest wysoka wydajność I/O, niezawodność oraz jednoczesna obsługa różnorodnych procesów biznesowych.
Architektura komputerów I 14 125 Superkomputery - komputer o wielkiej mocy obliczeniowej Za pierwszy superkomputer uznaje się CDC 6600, który powstał w 1963 roku. Superkomputery rzadko pracuja w pojedynkę. Zwykle spina się je w wielkie układy połaczone sieciami o olbrzymich przepustowościach, które tworza klastry, Trzy pierwsze miejsca w rankingu zajmuje firma IBM, jedna z wersji superkomputera BlueGene/L, osiaga wydajność ponad 600 teraflopsów., Najszybszym nierozproszonym geograficznie superkomputerem w Polsce jest Galera z Centrum Informatycznego TASK w Politechnice Gdańskiej, Maszyna zarzadzana przez system GNU/Linux, której teoretyczna moc obliczeniowa sięga 50 TFLOPS jest wykorzystywana do obliczeń naukowych. Kolejnym pod względem mocy obliczeniowej superkomputerem jest Nautilus zlokalizowany w warszawskim ICM. Na liście najbardziej ekologicznych superkomputerów świata z czerwca 2009 zajmował on pierwsze miejsce.
Architektura komputerów I 15 125 System wbudowany (ang. Embedded system) system komputerowy specjalnego przeznaczenia, który staje się integralna częścia obsługiwanego przez niego sprzętu. Każdy system wbudowany oparty jest na mikroprocesorze (lub mikrokontrolerze), zaprogramowanym do wykonywania ograniczonej ilości zadań lub nawet tylko do jednego, Za pierwszy komputer wbudowany uznaje się ten, który sterował amerykańskim statkiem kosmicznym Apollo,
Architektura komputerów I 16 125 Budowa komputera PC)
Architektura komputerów I 17 125 Budowa komputera PC)
Architektura komputerów I 18 125 Budowa komputera PC)
Architektura komputerów I 19 125 Budowa komputera PC)
Architektura komputerów I 20 125 Budowa komputera PC)
Architektura komputerów I 21 125 Istota działania komputera
Architektura komputerów I 22 125 Typy architektur komputera) Von Neumana, Harvardzka.
Architektura komputerów I 23 125 Cykle komputera Sekwencyjne 1 n 2 1 n+1 2 Z prepobieraniem 1 n 2 3 Legenda: 1 - faza pobierania 2 - faza wykonania 3 - faza bezczynnoœci 1 n+1 2
Architektura komputerów I 24 125 Magistrale bitowo szeregowe bitowo równoleg³e clear Bufor out in I/O clk
Architektura komputerów I 25 125 Komunikacja Procesor magistrala adresowa Pamiêæ MAR Adres Zawartoœæ IR Jednostka steruj¹ca PC +1 0 1 2 move add 5 store 3 stop 4 1 MBR 5 2 magistrala danych magistrala steruj¹ca
Architektura komputerów I 26 125 Odczyt Procesor magistrala adresowa Pamiêæ IR Jednostka steruj¹ca 0 MAR 10 PC +1 Adres 0 1 2 Zawartoœæ move add 5 store 3 stop 4 1 move MBR 4 MBR 5 2 magistrala danych magistrala steruj¹ca odczyt
Architektura komputerów I 27 125 Dekodowanie Procesor magistrala adresowa Pamiêæ 0 MAR Adres Zawartoœæ IR move IR 4 Jednostka steruj¹ca 1 PC +1 0 1 2 move add 5 store syg. steruj¹ce 3 stop 4 1 move 4 MBR 5 2 zegar magistrala danych magistrala steruj¹ca
Wykład, semestr I, rok akademicki 2012/2013 Architektura komputerów I 28 125 Wykonywanie rozkazów Rozkaz move 4 magistrala adresowa Procesor 0 4 1 add 4 54 IR move Jednostka steruj¹ca syg. steruj¹ce MAR PC 21 PC 1 +1 1D0 D0 ALU move add 1 54 MBR Pamiêæ Adres Zawartoœæ 0 move 1 add 5 2 store 3 stop 44 11 5 2 magistrala danych zegar magistrala steruj¹ca c Andrzej PIECZYN SKI odczyt
Architektura komputerów I 29 125 Rozkaz add 5 IR add 5 Jednostka steruj¹ca 1 3 D0 ALU + 3 2 MBR 23 MBR z CCR
Architektura komputerów I 30 125 Rozkaz store 5 Procesor magistrala adresowa Pamiêæ IR store 2 5 5 Jednostka steruj¹ca syg. steruj¹ce 3 2 3 store 5 MAR +1 PC 3 D0 ALU 0 MBR Adres 0 1 2 3 4 5 Zawartoœæ move add 5 store stop 1 3 2 zegar magistrala danych magistrala steruj¹ca odczyt zapis
Architektura komputerów I 31 125 Pamiêæ komputera wiêksza szybkoœæ Rejestry pamiêæ podrêczna wiêkszy czas dostêpu wewnêtrzna zewnêtrzna pamiêæ operacyjna pamiêæ dodatkowa wiêkszy koszt wiêksza pojemnoœæ
Architektura komputerów I 32 125 Pamiêæ komputera - wspó³praca CPU rejestry pamiêæ podrêczna sterownik p³yty pamiêæ operacyjna interfejsy I/O 3 pamiêæ dodatkowa
Architektura komputerów I 33 125 Zale noœci czasowe sygna³ów na magistrali synchronicznej Cykl odczytu Cykl zapisu zegar Magistrala adresowa R/W 1 0 1 0 Magistrala danych R/W 1 0 Magistrala danych adres Czas dostêpu do pamiêci Dane wy czas Dane we
Architektura komputerów I 34 125 Pamięć podręczna Cechy charakterystyczne: Szybka, Poprawia komunikację między CPU i pamięcia główna, Korzysta z zasady lokalności (ang. Principle of locality), Pamięć półprzewodnikowa, Bufor między CPU i pamięcia główna, Niewielka pojemność (obniżka kosztów). Zasada lokalności: Lokalność tymczasowa (danych), Lokalność przestrzenna.
Architektura komputerów I 35 125 Zasada dzia³ania pamiêci podrêcznej chybienie CPU obszar Pamiêæ podrêczna blok Pamiêæ operacyjna
Architektura komputerów I 36 125 Zasada dzia³ania pamiêci podrêcznej trafienie kopie CPU obszar Pamiêæ podrêczna blok Pamiêæ operacyjna
Architektura komputerów I 37 125 Pamiêæ podrêczna asocjacyjna Adres pamiêci etykieta s³owo 00002 A Adres szesnastkowy Pamiêæ operacyjna blok 0 blok 1 blok 2 blok N-1 Pamiêæ podrêczna etykieta blok - 00002 blok 2
Architektura komputerów I 38 125 Przeszukiwanie pamiêci podrêcznej Adres z CPU 00002 A poszukiwanie równoleg³e trafienie Bajt do CPU Pamiêæ podrêczna etykieta etykieta etykieta 00002 blok 2 Wybranie bajtu Obszar pamiêci podrêcznej 16 bajtów
Architektura komputerów I 39 125 Pamiêæ podrêczna odwzorowana bezpoœrednio - (ang. direct mapped cache) Adres pamiêci etykieta obszar s³owo 000 00 FFF Pamiêæ operacyjna blok 0 : blok 4095 Pamiêæ podrêczna 01 000 FFF blok 0 : blok 4095 etykieta blok 01 blok 0 obszar 000 001 00 blok 4095 FF 000 FFF blok 0 blok 4095
Architektura komputerów I 40 125 Dostêp do pamiêci - odwzorowanie bezpoœrednie Adres z CPU 0F 008 5 wybór Numer obszaru obszaru 000 : 008 : FFF porównanie etykiet bajt do CPU Pamiêæ podrêczna etykieta blok wybór bajtu 0F trafienie chybienie
Architektura komputerów I 41 125 Pamiêæ podrêczna ze zbiorowym odwzorowaniem asocjacyjnym (ang. set-associative cache) adres z CPU etykieta zbiór s³owo 0F 008 5 wybór zbiór zbioru 000 : 008 : FFF chybienie Pamiêæ podrêczna wybór bajtu etykieta blok etykieta blok 09 0F etykieta blok etykieta blok trafienie bajt do CPU porównanie etykiet
Architektura komputerów I 42 125 Współpraca pamięci podręcznej z pamięcia operacyjna Algorytmy wymiany zawartości pamięci podręcznej Najdawniej używany (ang. least recently used LRU), FIFO (ang. first-in-first-out). Spójność pamięci podręcznej (ang. unified cache) Zapis przez (ang. write throught), Zapis z opóźnieniem (ang. write back). Średni czas dostępu do pamięci: t av = h t c + (1 h) t m (1) gdzie: h - wskaźnik trafień, t c - czas dostępu dla pamięci podręcznej, t m - czas dostępu do pamięci operacyjnej.
Architektura komputerów I 43 125 Tryby adresowania 1 Bezpośrednie adresowanie rejestru Tryb adresowania w rozkazie w rejestrze w pamiêci Bezpoœrednie adresowanie rejestru Rejestr danych n miêdzy 0 a 7 D n Argument Rejestr adresowy n miêdzy 0 a 7 An Argument
Architektura komputerów I 44 125 Tryby adresowania 2 Adresowanie natychmiastowe Tryb adresowania w rozkazie w rejestrze w pamiêci Adresowanie natychmiastowe Argument
Architektura komputerów I 45 125 Tryby adresowania 3 Adresowanie bezwzględne Tryb adresowania w rozkazie w rejestrze w pamiêci Adresowanie bezwzglêdne Adres Argument
Architektura komputerów I 46 125 Tryby adresowania 4 Adresowanie pośrednie zawartościa rejestru adresowego Tryb adresowania w rozkazie w rejestrze w pamiêci Adresowanie poœrednie An Adres Argument zawartoœci¹ rejestru adresowego
Architektura komputerów I 47 125 Tryby adresowania 5 Adresowanie pośrednie zawartościa rejestru adresowego z postinkrementacja Tryb adresowania w rozkazie w rejestrze w pamiêci Adresowanie poœrednie An zawartoœci¹ rozmiar rejestru adresowego z postinkrementacj¹ Adres Adres + rozmiar Argument
Architektura komputerów I 48 125 Tryby adresowania 6 Adresowanie pośrednie zawartościa rejestru adresowego z predekrementacja Tryb adresowania w rozkazie w rejestrze w pamiêci Adresowanie poœrednie An zawartoœci¹ rozmiar rejestru adresowego z predekrementacj¹ Adres Adres - rozmiar Argument
Architektura komputerów I 49 125 Operacje bezwarunkowe Operacje wejścia-wyjścia 1
Architektura komputerów I 50 125 Operacje wejścia-wyjścia 2 Operacje bezwarunkowe - przykład wejścia
Architektura komputerów I 51 125 Operacje wejścia-wyjścia 3 Operacje bezwarunkowe - przykład wyjścia
Architektura komputerów I 52 125 Operacje wejścia-wyjścia 4 Operacje z testowaniem
Architektura komputerów I 53 125 Operacje wejścia-wyjścia 5 Operacje z testowaniem przykład
Architektura komputerów I 54 125 Operacje wejścia-wyjścia 6 Operacje z przerwaniem
Architektura komputerów I 55 125 Operacje wejścia-wyjścia - przerwania 7 0 - zegar systemowy - 08h, 1 - klawiatura - 09h, 2 - wejście dla układu slave PIC - 0Ah, 3 - [COM2] - 0Bh, 4 - [COM1] - 0Ch, 5 - wolne dla [LPT2] - 0Dh, 6 - [FDD] - 0Eh, 7 - [LPT1] - 0Fh, 8 - RTC - 70h, 9 - wolne - 71h, 10 - wolne - 72h, 11 - wolne - 73h, 12 - [Mouse PS2] - 74h, 13 - koprocesor arytmetyczny - 75h, 14 - [EIDE-1] - 76h, 15 - [EIDE-2] - 77h.
Architektura komputerów I 56 125 Operacje wejścia-wyjścia 8 Operacje z przerwaniem IRQ 0, 1, 2, 8, 13, przerwania systemowe, IRQ [] - przerwania użytkownika, PIC - Programmable Interrupt Controller - sterownik płyty, magistrala PCI - IRQ Sharing, starsze systemy do Windows XT - użytkownik może konfigurować, konfigurowanie automatyczne - Play-Play, APIC - Advanced PIC- systemy wieloprocesorowe (dodatkowe 8 wejść), Ingerencja użytkownika - wyłaczanie urzadzeń,
Architektura komputerów I 57 125 Operacje wejścia-wyjścia 9 Operacje z pośrednim sterowaniem przez procesor (DMA)
Architektura komputerów I 58 125 W4: Mikroprocesory, procesory CISC i RISC
Architektura komputerów I 59 125 Mikroprocesor 1 Architektura mikroprocesora
Architektura komputerów I 60 125 Mikroprocesor 2 Architektura mikroprocesora
Architektura komputerów I 61 125 Mikroprocesor 3 Jednostka sterujaca mikroprocesora
Architektura komputerów I 62 125 Mikroprocesor 4 Typy układów sterowania z realizacja sprzętowa ("zadrutowane") z realizacja programowa (w EPROM) Rejestry procesora Statusowy, znaczników SR, Rozkazów IR, Adresów pamięci MAR, Akumulator A, Indeksowe SPR, Robocze GPR, Licznik rozkazów PC.
Architektura komputerów I 63 125 Mikroprocesor 5 Architektura mikroprocesora - znaczniki
Architektura komputerów I 64 125 Mikroprocesor 6 Mikroprocesor - historia rozwoju
Architektura komputerów I 65 125 Mikroprocesor 7 Architektura mikroprocesora - założenia w rozwoju
Architektura komputerów I 66 125 Mikroprocesor 8 CISC - Complex Instruction Set Computer architektura dominujaca w rodzinach x86 Intela i 680xx Motoroli procesory realizuja coraz większe zadania, pojedynczy rozkaz wywołuje szereg kompleksowych działań, czas opracowywania polecenia może dochodzić nawet do kilkudziesięciu cykli zegarowych, kod programu zwarty, proces transportu kodu do procesora powoduje mniej problemów, lista rozkazów od 100 do 200, duża liczba trybów adresowania od 5 do 20, duży zakres rozkazów o różnych długościach i czasach wykonania, mikroprogramowalna jednostka sterujaca.
Architektura komputerów I 67 125 Mikroprocesor 9 RISC - Reduced Instruction Set Computer Powstał w toku prac nad projektem 801 firmy IBM rozwijany przez wielu producentów - AMD 29000, HP PA-RISC, Intel 860 i 960, IBM RS/6000, ograniczona lista rozkazów do niewielu szybko wykonywanych instrukcji, realizacja sprzętowa jednostki sterujacej, duże obciażenie magistrali pamięciowej, wymagana duża przepustowość magistrali, stała długość wszystkich mikrorozkazów, niewielka liczba trybów adresowania (kilka).
Architektura komputerów I 68 125 Mikroprocesor 10 RISC - Reduced Instruction Set Computer - modyfikacje zmieniony sposób ograniczenia listy rozkazów: aktualna lista rozkazów jest niezwykle długa (dłuższa niż dla CISC), rozkazy wykonuja bardzo skomplikowane zadania (część jako mikrokod a część sprzętowo), uproszczenie to rozdzielenie zestawu instrukcji na: blok operacji wejścia-wyjścia, blok operacji na rejestrach, operacje na blokach moga być wykonywane równolegle, obszerny zbiór rejestrów uniwersalnych, rozkazy działaja w większości na rejestrach, przetwarzanie potokowe, superskalarność.
Architektura komputerów I 69 125 Mikroprocesor 11 CISC-RISC procesory akceptuja złożone instrukcje x86, wyposażone w dekoder tłumaczacy instrukcje zewnętrzne na listę jadra RISC, jadro pracuje w trybie RISC (RISC kernel).
Architektura komputerów I 70 125 Mikroprocesor 12 Przykłady procesorów - RISC MIPS - R3000, R4400, R6000, HP - PA7200, PA7500, UltraSparc, PowerPC - 601, 604, 620, Alfa.
Architektura komputerów I 71 125 Mikroprocesor 13 Architektura mikroprocesora - potokowe przetwarzanie danych 4.
Architektura komputerów I 72 125 Mikroprocesor 14 Techniki przyspieszania Superskalarność - Superscalar architecture - właściwość architektury układu procesora polegajaca na posiadaniu potoków i wynikajaca z tego względu zdolność do wykonywania więcej niż jedna instrukcji w cyklu zegara Superpotokowość - Superpipelined - właściwość architektury układu procesora polegajaca na znaczne głębszym niż stosowane w układach 4 i 5 generacji, rozłożenie cyklu rozkazowego na części składowe (kilka lub kilkanaście). Architektura superpotokowa pozwala zazwyczaj na osiaganie wyższej częstotliwości taktowania układu., Mechanizm prognozowania skoku - Branch prediction - Analizowanie przez procesor, które instrukcje i dane będa potrzebne do wykonania danych operacji i na tej podstawie decydowanie o wykonaniu konkretnego skoku. Elementy architektury procesorów od 6 generacji odpowiedzialne za wzrost wydajności,
Architektura komputerów I 73 125 Mikroprocesor 15 Techniki przyspieszania Spekulatywne wykonywanie instrukcji - Speculative execution - Metoda pozwalajaca procesorowi na przetwarzanie instrukcji w sytuacji, gdy nie ma jeszcze pewności, że w ogóle będzie ona wykonana, np. gdy występuje ona po skoku warunkowym., Wykonywanie poza kolejnościa - Out of order execution - Sposób obróbki danych, który pozwala na dopuszczenie instrukcji do jednostek wykonawczych w kolejności odmiennej od tej, która jest określona w programie. Po zakończeniu wykonywania instrukcje sa ponownie ustawiane w kolejności prawidłowej, Zmiana nazw rejestrów - register renaming - zastapienie odniesień do rejestrów strukturalnych programu odwołaniami do większego zestawu rejestrów rzeczywistych w przypadku gdy dwie różne instrukcje przewiduja zapisanie pewnej wartości do tego samego rejestru. Cecha ta wspomaga wykonywanie rozkazów poza kolejnościa,
Architektura komputerów I 74 125 Mikroprocesor 16 Techniki przyspieszania Mechanizm MMX - Multimedia extension - zestaw dodatkowych instrukcji mikroprocesora (kilkadziesiat), zoptymalizowanych pod katem wykonywania z maksymalna wydajnościa operacji zwiazanych z obsługa multimediów, programów graficznych, programów syntezy dźwięku, obsługi poczty głosowej i gier. Podstawowym elementem architektury MMX jest technika SIMD (Single Instruction, Multiple Data) umożliwiajaca równoległe przetwarzanie kilku informacji za pomoca jednego rozkazu.
Architektura komputerów I 75 125 Mikroprocesor 17 Procesory SPARC i MIPS SPARC - Scalable Processor ARChitecture Sprzętowe przekazywanie parametrów między procedurami.
Architektura komputerów I 76 125 Mikroprocesor 18 Procesory SPARC i MIPS Procesory MIPS
Architektura komputerów I 77 125 Mikroprocesor 19 Złacza procesorów PGA - Pin Grid Array Modułowy
Architektura komputerów I 78 125 Mikroprocesor 20 Złacza procesorów - montaż Lutowane, Wciskane, LIF (Low Insertion Force), ZIF (Zero Insertion Force).
Architektura komputerów I 79 125 W5: Architektury równoległe komputerów.
Architektura komputerów I 80 125 Architektury równoległe komputerów 1 Klasyfikacja Flynna
Architektura komputerów I 81 125 Architektury równoległe komputerów 2 SISD Von Neumana, harvardzka.
Architektura komputerów I 82 125 Architektury równoległe komputerów 3 Procesory wektorowe - SIMD
Architektura komputerów I 83 125 Architektury równoległe komputerów 4 Systemy MIMD z pamięcia wspólna, z pamięcia rozproszona.
Architektura komputerów I 84 125 Architektury równoległe komputerów 5 Systemy MIMD z pamięcia wspólna
Architektura komputerów I 85 125 Architektury równoległe komputerów 6 Systemy MIMD z pamięcia wspólna - realizacja
Architektura komputerów I 86 125 Architektury równoległe komputerów 7 Magistrala z podziałem czasu
Architektura komputerów I 87 125 Architektury równoległe komputerów 8 Magistrala z przełacznikiem krzyżowym
Architektura komputerów I 88 125 Architektury równoległe komputerów 9 Pamięć wieloportowa
Architektura komputerów I 89 125 Architektury równoległe komputerów 10 Skalowanie systemów z pamięcia wspólna / dzielona
Architektura komputerów I 90 125 W6: Architektury z pamięcia rozproszona, architektury z rozproszona pamięcia wspólna, transputery
Architektura komputerów I 91 125 Architektury równoległe komputerów 11 Systemy MIMD z pamięcia rozproszona
Architektura komputerów I 92 125 Architektury równoległe komputerów 12 Systemy z rozproszona pamięcia wspólna
Architektura komputerów I 93 125 Architektury równoległe komputerów 13 Prawo Amdahla
Architektura komputerów I 94 125 Architektury równoległe komputerów 14 Prawo Amdahla
Architektura komputerów I 95 125 Architektury równoległe komputerów 15 Transputery
Architektura komputerów I 96 125 Architektury równoległe komputerów 16 Transputery - topologia potokowa
Architektura komputerów I 97 125 Architektury równoległe komputerów 17 Transputery - topologia tablicowa
Architektura komputerów I 98 125 Architektury równoległe komputerów 18 Transputery - topologia z pełnymi połaczeniami
Architektura komputerów I 99 125 Architektury równoległe komputerów 19 Transputery - hipersześcian 2D
Architektura komputerów I 100 125 Architektury równoległe komputerów 20 Transputery - hipersześcian 3D
Architektura komputerów I 101 125 Architektury równoległe komputerów 21 Transputery - hipersześcian 4D
Architektura komputerów I 102 125 W7: Płyty główne i pamięci masowe.
Architektura komputerów I 103 125 Płyty główne 1 Jeżeli procesor nazywany jest sercem komputera, to płyta główna jest jego kręgosłupem i układem nerwowym. Płyta główna jest jednym z najmniej docenianych elementów komputera, tymczasem ma ona decydujacy wpływ nie tylko na szybkość całego komputera, ale i na to, co w PC jest bardzo ważne, a mianowicie możliwości rozbudowy.
Architektura komputerów I 104 125 Płyty główne 2 Przykładowy OPIS ZESTAWU KOMPUTEROWEGO przez przeciętnego użytkownika wydajny procesor, szybka karta graficzna, dużo pamięci RAM, pojemny dysk twardy. brakuje płyty głównej DLACZEGO?
Architektura komputerów I 105 125 DLACZEGO? Płyty główne 3 Brak wiedzy na temat płyt głównych, Złożony opis symboliczny - niezrozumiałym dla przeciętnego użytkownika np: ECS KT7S5A DDR VIA SOCKET A, Bardzo częste zmiany akcesorii na rynku. Przykładowe zachowanie użytkownika przy zakupie akcesorii komputerowych: Procesor 1000 MB, Pamięci 20 GB, Płyta główna TANIA i DOBRA
Architektura komputerów I 106 125 Standard płyty Płyty główne 4 AT baby, ATX, BTX.
Architektura komputerów I 107 125 Podstawowe elementy płyty Płyty główne 5
Architektura komputerów I 108 125 Cechy podzespołów płyty Płyty główne 6 Chipset, producenci: Intel (440BX,i815,i845, SIS (735), AMD, VIA (K7T,KT133A,K7T266 PRO), ilość modułów: 1,2,4, parametry: szybkość taktowania magistrali, pojemność i typ obsługiwanej pamięci, parametry układów dodatkowych Złacza, kart rozszerzeń: ISA, EISA, VLB, PCI, AGP, AMR, pamięci: DIP, SIP, SIMM, DIMM, DDR, DDR2, DDR3, urzadzeń zewnętrznych: RS232C, CENTRONICS, PS/2, klawiatury, USB, IR. Magistrale. ilość bitów, zegar taktowania.
Architektura komputerów I 109 125 Magistrale Płyty główne 7 ISA - PCI - AGP - AMR
Architektura komputerów I 110 125 Magistrale - PCIExpress Płyty główne 8
Architektura komputerów I 111 125 Magistrale - PCIExpress Płyty główne 9
Architektura komputerów I 112 125 Magistrale - PCIExpress Płyty główne 10
Architektura komputerów I 113 125 Złacza pamięci Płyty główne 11 SIMM - DIMM - DDR -
Architektura komputerów I 114 125 Inne złacza Płyty główne 12 Zasilanie - ATA66 - ATA100 - FDD -
Architektura komputerów I 115 125 Złacza urzadzeń peryferyjnych Płyty główne 13 RS232C Centronics
Architektura komputerów I 116 125 Złacza urzadzeń peryferyjnych Płyty główne 14 USB - PS2 -
Architektura komputerów I 117 125 Złacza - podsumowanie Płyty główne 15
Architektura komputerów I 118 125 Płyty główne 16
Architektura komputerów I 119 125 Płyty główne 17
Architektura komputerów I 120 125 Przykładowa budowa płyty Płyty główne 18
Architektura komputerów I 121 125 Przykładowa budowa płyty Płyty główne 19
Architektura komputerów I 122 125 Przykładowa budowa płyty Płyty główne 20
Architektura komputerów I 123 125 Przykładowa budowa płyty Płyty główne 21
Architektura komputerów I 124 125 Przykładowa budowa płyty Płyty główne 22