Architektura systemów komputerowych. Przetwarzanie potokowe I

Wielkość: px
Rozpocząć pokaz od strony:

Download "Architektura systemów komputerowych. Przetwarzanie potokowe I"

Transkrypt

1

2 Architektura systemów komputerowych

3 Plan wykładu. Praca potokowa. 2. Projekt P koncepcja potoku: 2.. model ścieżki danych 2.2. rejestry w potoku, 2.3. wykonanie instrukcji, 2.3. program w potoku. Cele Poznanie pojęcia pracy potokowej. Poznanie techniki projektowania procesora z przetwarzaniem potokowym.

4 Praca potokowa

5 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego Czynności w produkcji samochodów: Wydajność produkcyjna: samochód w ciągu 4 godzin, 6 samochodów na dzień, 80 samochodów na miesiąc, 260 samochodów na rok. godzina godzina godzina godzina

6 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego Czynności w produkcji samochodów: Wydajność produkcyjna: samochód w ciągu 4 godzin, 6 samochodów na dzień, 80 samochodów na miesiąc, 260 samochodów na rok. zakończenie produkcji spawanie montaż rozpoczęcie produkcji zakończenie produkcji malowanie testowanie spawanie montaż rozpoczęcie produkcji malowanie testowanie czas

7 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego Taśma produkcyjna samochodów: dostawa części spawanie godzina montaż godzina malowanie godzina testowanie godzina Wydajność taśmy produkcyjnej: pierwszy samochód jest składany w ciągu 4-ch godzin opóźnienie potoku następne samochody powstają co godzinę, - 2 samochodów powstanie pierwszego dnia produkcji, - 24 samochody powstaną każdego następnego dnia, w miesiącu fabryka wyprodukuje 77 samochodów, rocznie powstanie 8604 samochody.

8 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego Taśma produkcyjna samochodów: dostawa części Auto Auto 2 Auto 3 Auto 4 spawanie spawanie montaż spawanie montaż malowanie testowanie malowanie testowanie montaż spawanie malowanie testowanie montaż spawanie ukończenie auta malowanie testowanie montaż ukończenie auta 2 malowanie testowanie... czas

9 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Praca potokowa to cykl połączonych ze sobą operacji, w których wyniki poprzedniej stają się argumentami dla następnej. Pojęcia: rodzaje potoków specyfika pracy potoku implementacje

10 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Praca potokowa to cykl połączonych ze sobą operacji, w których wyniki poprzedniej stają się argumentami dla następnej. Pojęcia: rodzaje potoków specyfika pracy potoku implementacje W odniesieniu do komputerów pojęcie potoku powiązane jest z: procesorem potok instrukcyjny wymaga podziału pracy CPU na etapy, w których wynik wykonania rozkazu zostaje skompletowany po wykonaniu wszystkich etapów, związanych z daną instrukcją, układem GPU spotykane w większości procesorów graficznych, składający się z wielu bloków funkcjonalnych lub całych procesorów specjalizowanych. Potok graficzny jest zoptymalizowany pod kontem wykonywania operacji graficznych, np.: operacji teksturowania, manipulacji światłami oraz kolorami, odwzorowania perspektywy itp., oprogramowaniem jest funkcją systemu operacyjnego, umożliwiając komunikację (wymianę danych) między uruchomionymi aplikacjami. Przykładem jest potok nazwany lub nienazwany systemu UNIX / Linux.

11 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Praca potokowa to cykl połączonych ze sobą operacji, w których wyniki poprzedniej stają się argumentami dla następnej. Pojęcia: rodzaje potoków specyfika pracy potoku implementacje Zastosowanie potoku nie powoduje zmniejszenia czasu potrzebnego na wykonanie czynności, natomiast zwiększa znacznie wydajność systemu. Jednocześnie obecność potoku powoduje: powstawanie opóźnień w propagacji sygnałów (wyników), zwiększone zapotrzebowanie na komponenty służące do budowy systemu, takie jak: jednostki wykonawcze, moduły pamiętające, bufory i magistrale, itp.. W odniesieniu do komputerów pojęcie potoku powiązane jest z: procesorem potok instrukcyjny wymaga podziału pracy CPU na etapy, w których wynik wykonania rozkazu zostaje skompletowany po wykonaniu wszystkich etapów, związanych z daną instrukcją, układem GPU spotykane w większości procesorów graficznych, składający się z wielu bloków funkcjonalnych lub całych procesorów specjalizowanych. Potok graficzny jest zoptymalizowany pod kontem wykonywania operacji graficznych, np.: operacji teksturowania, manipulacji światłami oraz kolorami, odwzorowania perspektywy itp., oprogramowaniem jest funkcją systemu operacyjnego, umożliwiając komunikację (wymianę danych) między uruchomionymi aplikacjami. Przykładem jest potok nazwany lub nienazwany systemu UNIX / Linux.

12 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Praca potokowa to cykl połączonych ze sobą operacji, w których wyniki poprzedniej stają się argumentami dla następnej. Pojęcia: rodzaje potoków specyfika pracy potoku implementacje Istnieją trzy główne metody implementacji potoku: potok rejestrowy synchroniczny, potok rejestrowy asynchroniczny, potok niebuforowany. Dla rozwiązań niebuforowanych proces sterowania jest tak zaprojektowany, że przekazywanie danych następuje tylko podczas ich stabilność. W każdym przypadku szybkość pracy potoku zależy od jego najwolniejszego stopnia. Zastosowanie potoku nie powoduje zmniejszenia czasu potrzebnego na wykonanie czynności, natomiast zwiększa znacznie wydajność systemu. Jednocześnie obecność potoku powoduje: powstawanie opóźnień w propagacji sygnałów (wyników), zwiększone zapotrzebowanie na komponenty służące do budowy systemu, takie jak: jednostki wykonawcze, moduły pamiętające, bufory i magistrale, itp.. W odniesieniu do komputerów pojęcie potoku powiązane jest z: procesorem potok instrukcyjny wymaga podziału pracy CPU na etapy, w których wynik wykonania rozkazu zostaje skompletowany po wykonaniu wszystkich etapów, związanych z daną instrukcją, układem GPU spotykane w większości procesorów graficznych, składający się z wielu bloków funkcjonalnych lub całych procesorów specjalizowanych. Potok graficzny jest zoptymalizowany pod kontem wykonywania operacji graficznych, np.: operacji teksturowania, manipulacji światłami oraz kolorami, odwzorowania perspektywy itp., oprogramowaniem jest funkcją systemu operacyjnego, umożliwiając komunikację (wymianę danych) między uruchomionymi aplikacjami. Przykładem jest potok nazwany lub nienazwany systemu UNIX / Linux.

13 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Wydajność systemu można przedstawić jako liczbę produkcji w jednostce czasu. Wydajność jest zależna architektury danego systemu. Przypadki: architektura liniowa architektura potokowa

14 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp Wydajność systemu można przedstawić jako liczbę produkcji w jednostce czasu. Wydajność jest zależna architektury danego systemu. wydajność przetwarzania Przypadki: architektura liniowa architektura potokowa potok instrukcji zakończenie produkcji spawanie montaż zakończenie produkcji malowanie testowanie spawanie rozpoczęcie produkcji montaż malowanie testowanie rozpoczęcie produkcji czas wykonania jednego zadania = n jednostek czasu, czas wykonania jednego podzadania jednostka czasu, wydajność systemu = n zadań w jednostce czasu. czas

15 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Auto Auto 2 Auto 3 Auto 4 spawanie Wydajność systemu można przedstawić jako liczbę produkcji w jednostce czasu. Wydajność jest zależna architektury danego systemu. Przypadki: architektura liniowa architektura potokowa montaż malowanie testowanie spawanie montaż malowanie testowanie spawanie montaż malowanie testowanie spawanie montaż malowanie testowanie ukończenie auta ukończenie auta 2... czas wykonania pierwszego zadania = n jednostek czasu (opóźnienie), liczba zadań wykonanych w czasie T = T n wydajność systemu = (n ) T zadań w jednostce czasu. czas

16 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Wydajność systemu można przedstawić jako liczbę produkcji w jednostce czasu. Wydajność jest zależna architektury danego systemu. Przypadki: architektura liniowa architektura potokowa Współczynnik zwiększenia wydajności: wydajność architektury potokowej wydajność architektury liniowej = (n ) T n = n n(n ) n dla T T

17 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Potok instrukcji zwiększa wydajność procesora w zakresie liczby wykonywanych instrukcji w jednostce czasu. Pojęcia: koncepcja stopnie potoku

18 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania potok instrukcji Potok instrukcji zwiększa wydajność procesora w zakresie liczby wykonywanych instrukcji w jednostce czasu. Pojęcia: koncepcja stopnie potoku W procesorach najpowszechniej stosuje się potok instrukcji, którego etapy nazywane stopniami, odpowiadają fazom cyklu rozkazowego CPU. Procesor jest urządzeniem synchronicznym, rozpoczynającym każdą z czynności zgodnie z taktami zegara systemowego. Zazwyczaj koncepcja potoku zakłada rozpoczynanie akcji w każdym jego stopniu w tym samym momencie, kiedy zegar systemowy zmienia stan, generując kolejny takt. Architektura potoku zależy od różnych czynników, w ogólności: od modelu ISA procesora, od architektury CPU, uwzględnia ograniczenia zasobów wykonawczych procesora. Nowoczesne procesory posiadają mocno rozbudowane potoki instrukcyjne złożone z ponad 20 stopni, które realizują również zadania optymalizacyjne pracy potoku.

19 Praca potokowa wprowadzenie do zagadnienia przetwarzania potokowego wstęp wydajność przetwarzania Potok instrukcji zwiększa wydajność procesora w zakresie liczby wykonywanych instrukcji w jednostce czasu. Pojęcia: koncepcja stopnie potoku W procesorach najpowszechniej stosuje się potok instrukcji, którego etapy nazywane stopniami, odpowiadają fazom cyklu rozkazowego CPU. W podstawowej konfiguracji potok powinien zawierać nastę- Procesor jest urządzeniem synchronicznym, pujące stopnie: rozpoczynającym każdą z czynności zgodnie pobranie rozkazu: z taktami zegara systemowego. Zazwyczaj - adres w RAM określa rejestr PC / IP, koncepcja potoku zakłada rozpoczynanie - pobranie rozkazu (opcodu i ewentualnie argumentu), akcji w każdym jego stopniu w tym samym dekodowanie rozkazu i pobranie wartości rejestrów: momencie, kiedy zegar systemowy zmienia - wybranie rejestrów biorących udział w operacjach, stan, generując kolejny takt. Architektura poto- wskazanie dodatkowych argumentów, ku zależy od różnych czynników, w ogólności: pobranie argumentów z pamięci (opcjonalnie): od modelu ISA procesora, - obliczenie adresu efektywnego argumentu w RAM, od architektury CPU, - pobranie argumentu do rejestru tymczasowego, uwzględnia ograniczenia zasobów wykonaw wykonanie rozkazu: czych procesora. - wykonanie obliczeń lub przekształceń, Nowoczesne procesory posiadają mocno roz- wykonanie operacji na pamięci RAM, budowane potoki instrukcyjne złożone - wyznaczenie adresu następnej instrukcji, z ponad 20 stopni, które realizują również zapisanie wyników: zadania optymalizacyjne pracy potoku. - zapisanie do rejestrów procesora wyników obliczeń, - zapisanie adresu następnego rozkazu do rejestru PC / IP. potok instrukcji

20 Projekt P koncepcja potoku: model ścieżki danych

21 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU Schemat blokowy ścieżki danych IP STAN OPR IR IR0 NAT RAM RFILE ADR R/W L H MAR CS SEG 0

22 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF (predecode) IP STAN OPR IR IR0 NAT RAM RFILE ADR R/W L H MAR CS SEG 0

23 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID (predecode) IP STAN OPR IR IR0 NAT RAM RFILE ADR R/W L H MAR CS SEG 0

24 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC (predecode) IP STAN OPR IR IR0 NAT RAM RFILE ADR R/W L H MAR CS SEG 0

25 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC OF (predecode) IP STAN OPR IR IR0 NAT RAM RFILE ADR R/W L H MAR CS SEG 0

26 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC OF EX (predecode) (reg-mem) IP STAN OPR IR IR0 NAT RAM RFILE ADR R/W L H MAR CS SEG 0

27 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC OF EX (predecode) (reg-mem) IP STAN OPR NAT IR0 IR RFILE RAM L ADR R/W H SEG 0 CS MAR WB

28 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC OF EX (predecode) (reg-mem) IP IR NAT R/W RAM H L RFILE IR0 MAR SEG 0 CS WB rodzaj instrukcji rej rej, rej rej, seg rej, mem jmp / bra IF ns ns ns ns ns ID AC OF EX ns 2ns ns 2ns ns 2ns ns ns ns 2ns ns 2ns brak operacji w potoku (nop) WB S 4ns ns 5ns ns 5ns ns 7ns 4ns

29 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC OF EX (predecode) (reg-mem) IP IR H L RFILE IR0 MAR SEG 0 CS Wykonanie rozkazów bez potoku: NAT WB R/W RAM R0 R0 R R R2 [0] R czas (ns) IF ID AC OF EX WB IF ID AC OF EX WB czas potrzebny na wykonanie rozkazu = 7 ns czas potrzebny na wykonanie 3 rozkazów = 2 ns IF ID AC...

30 Projekt P model ścieżki danych architektura potokowa projektowanego na wykładzie CPU IF ID AC OF EX (predecode) (reg-mem) IP IR L RFILE IR0 MAR H SEG 0 CS Wykonanie rozkazów w potoku: NAT WB R/W RAM R0 R0 R R R2 [0] R czas (ns) IF ID AC OF EX WB IF ID AC OF EX WB IF ID AC OF EX WB czas wykonania 3 rozkazów = 9 ns współczynnik zwiększenia wydajności = 2 =

31 Projekt P koncepcja potoku: rejestry w potoku

32 Projekt P rejestry w potoku rodzaj i rozmieszczenie rejestrów dodatkowych w potoku Schemat ścieżki danych z rejestrami potoku IF / ID ID / AC IP L RFILE STAN OPR NAT IR0 IR EX / WB RAM H ADR R/W 2 3 MAR 0 00 OF / EX CS SEG AC / OF

33 Projekt P rejestry w potoku rodzaj i rozmieszczenie rejestrów dodatkowych w potoku Schemat ściezki danych z rejestrami potoku IF / ID ID / AC IP EX / WB L RFILE NAT IR0 IR H RAM R/W 2 3 MAR 0 00 OF / EX CS SEG AC / OF AC RA OF LDRA RB LDRB RADR LDRADR Między stopniami AC/OF znajdują się dodatkowo 4 inne rejestry.

34 Projekt P koncepcja potoku: wykonanie instrukcji

35 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: R0 R0 R bajt bajt 2 Słowo instrukcji: rejestr = R ($B = ) rejestr = R0 ($A = 0) kod funkcji (fun = ) opcode instrukcji ($R = 0) read $A read $B set $R fun: $A $B REG, RFILE WR WB EX / WB EX OF / EX MEM ADR, MEM READ OF AC / OF ADR AC ID / AC ID, REG, RFILE READ ID IF / ID IM0, IM IF write $R

36 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: R0 R0 R IF / ID ID / AC IP L RFILE STAN OPR NAT IR0 IR EX / WB RAM H ADR R/W 2 3 MAR 0 00 OF / EX CS SEG AC / OF

37 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: R R xor DS:[R3 2] bajt Słowo instrukcji: bajt 2 bajt rejestr = R3 ($B = 3) selektor = DS ($S = ) rejestr = R ($A = ) kod funkcji (fun = xor) opcode instrukcji ($R = ) read $A read $B read $S set $R $O read mem[adr] adr: $S $B NAT fun: $A $O REG, RFILE WR WB EX / WB EX OF / EX MEM ADR MEM READ OF AC / OF ADR AC ID / AC ID, REG, RFILE READ SEG READ ID IF / ID IM0, IM, IM2 IF write $R

38 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: R R xor DS:[R3 2] IF / ID ID / AC IP L RFILE STAN OPR NAT IR0 IR EX / WB RAM H ADR R/W 2 3 MAR 0 00 OF / EX CS SEG AC / OF

39 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: DS:[02] R2 bajt bajt 2 Słowo instrukcji: rejestr = R2 ($B = 2) selektor = DS ($S = ) opcode instrukcji read $B read $S adr: $S NAT mem write REG, RFILE WR WB EX / WB EX OF / EX MEM ADR MEM READ OF AC / OF ADR AC ID / AC ID, REG, RFILE READ SEG READ ID IF / ID IM0, IM IF

40 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: DS:[02] R2 IF / ID ID / AC IP L RFILE STAN OPR NAT IR0 IR EX / WB RAM H ADR R/W 2 3 MAR 0 00 OF / EX CS SEG AC / OF

41 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: ja CS:[IP56] bajt bajt 2 Słowo instrukcji: xx fun = above opcode instrukcji IP adr calc REG, RFILE WR WB EX / WB EX OF / EX MEM ADR MEM READ OF AC / OF ADR AC ID / AC ID, REG, RFILE READ SEG READ ID IF / ID IM0, IM IF

42 Projekt P wykonanie instrukcji działanie potoku podczas wykonania instrukcji procesora Rozkaz: ja CS:[IP56] IF / ID ID / AC IP L RFILE STAN OPR NAT IR0 IR EX / WB RAM H ADR R/W 2 3 MAR 0 00 OF / EX CS SEG AC / OF

43 Projekt P koncepcja potoku: program w potoku

44 Projekt P program w potoku praca procesora z wypełnionym potokiem Program: R0 DS:[00] R R - R0 ja 3 DS:[R20] R3 R2 32 jmp

45 DS:[R20] R3... OF / EX AC / OF wykonano R0 00 EX / WB REG, RF WR MEM OF / EX EX / WB REG, RF WR EX / WB REG, RF WR OF / EX MEM AC / OF ADR IF / ID ID, REG SEG ID / AC Program: EX / WB REG, RF WR OF / EX MEM MEM ADR ADR AC / OF IF / ID ID, REG SEG ID / AC IF / ID ID, REG SEG ID / AC AC / OF ADR IF / ID ID, REG SEG ID / AC IM ja 3 IM R R - R0 IM R0 DS:[00] IM Projekt P program w potoku praca procesora z wypełnionym potokiem czas

46 Projekt P program w potoku praca procesora z wypełnionym potokiem Program: DS:[R20] R3 R2 32 IF / ID ID / AC IP 2 3 H EX / WB L RFILE STAN OPR NAT IR0 IR 0 ADR RAM OF / EX MAR R0 DS:[00] 00 AC / OF R R - R0 CS SEG ja 3 jmp 250

47 Koniec wykładu

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy

Bardziej szczegółowo

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

dr inż. Rafał Klaus Zajęcia finansowane z projektu Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle POKL Architektura komputerów wprowadzenie materiał do wykładu 3/3 dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia na Politechnice Poznańskiej w zakresie technologii informatycznych

Bardziej szczegółowo

Architektura systemów komputerowych. Moduł kontrolera

Architektura systemów komputerowych. Moduł kontrolera Architektura systemów komputerowych Plan wykładu. Implementacja kontrolera. 2. Projekt P kontroler. 3. Projekt P synteza kontrolera. Cele Znajomość architektury oraz technik projektowania mikroprocesorów.

Bardziej szczegółowo

Organizacja typowego mikroprocesora

Organizacja typowego mikroprocesora Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają

Bardziej szczegółowo

Logiczny model komputera i działanie procesora. Część 1.

Logiczny model komputera i działanie procesora. Część 1. Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.

Bardziej szczegółowo

Projektowanie. Projektowanie mikroprocesorów

Projektowanie. Projektowanie mikroprocesorów WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP. c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Założenia konstrkcyjne Układ pobierania instrkcji Układ przygotowania

Bardziej szczegółowo

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład I Podstawowe pojęcia 1, Cyfrowe dane 2 Wewnątrz komputera informacja ma postać fizycznych sygnałów dwuwartościowych (np. dwa poziomy napięcia,

Bardziej szczegółowo

Budowa komputera Komputer computer computare

Budowa komputera Komputer computer computare 11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału

Bardziej szczegółowo

Budowa i zasada działania komputera. dr Artur Bartoszewski

Budowa i zasada działania komputera. dr Artur Bartoszewski Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu

Bardziej szczegółowo

Zrównoleglenie i przetwarzanie potokowe

Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie wysoka wydajność pozostaje osiągnięta w efekcie jednoczesnego wykonania różnych części zagadnienia. Przetwarzanie potokowe proces jest rozdzielony

Bardziej szczegółowo

Architektura potokowa RISC

Architektura potokowa RISC Architektura potokowa RISC Podział zadania na odrębne części i niezależny sprzęt szeregowe Brak nawrotów" podczas pracy potokowe Przetwarzanie szeregowe i potokowe Podział instrukcji na fazy wykonania

Bardziej szczegółowo

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1 i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:

Bardziej szczegółowo

Budowa Mikrokomputera

Budowa Mikrokomputera Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 8 Magistrale systemowe Magistrala Układy składające się na komputer (procesor, pamięć, układy we/wy) muszą się ze sobą komunikować, czyli być połączone. Układy łączymy ze

Bardziej szczegółowo

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386 Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 5 Jednostka Centralna Zadania realizowane przez procesor Pobieranie rozkazów Interpretowanie rozkazów Pobieranie danych Przetwarzanie danych Zapisanie danych Główne zespoły

Bardziej szczegółowo

architektura komputerów w. 4 Realizacja sterowania

architektura komputerów w. 4 Realizacja sterowania architektura komputerów w. 4 Realizacja sterowania Model komputera CPU Jednostka sterująca Program umieszczony wraz z danymi w pamięci jest wykonywany przez CPU program wykonywany jest sekwencyjnie, zmiana

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

Architektura komputera

Architektura komputera Architektura komputera Architektura systemu komputerowego O tym w jaki sposób komputer wykonuje program i uzyskuje dostęp do pamięci i danych, decyduje architektura systemu komputerowego. Określa ona sposób

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Architektura mikroprocesorów z rdzeniem ColdFire

Architektura mikroprocesorów z rdzeniem ColdFire Architektura mikroprocesorów z rdzeniem ColdFire 1 Rodzina procesorów z rdzeniem ColdFire Rdzeń ColdFire V1: uproszczona wersja rdzenia ColdFire V2. Tryby adresowania, rozkazy procesora oraz operacje MAC/EMAC/DIV

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 5 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) c.d. 2 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu

Bardziej szczegółowo

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący

Bardziej szczegółowo

Architektura systemów komputerowych

Architektura systemów komputerowych Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Architektura systemów komputerowych dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Definicja systemu operacyjnego (1) Miejsce,

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego

Bardziej szczegółowo

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Wprowadzenie Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego

Bardziej szczegółowo

Mikroprocesory rodziny INTEL 80x86

Mikroprocesory rodziny INTEL 80x86 Mikroprocesory rodziny INTEL 80x86 Podstawowe wła ciwo ci procesora PENTIUM Rodzina procesorów INTEL 80x86 obejmuje mikroprocesory Intel 8086, 8088, 80286, 80386, 80486 oraz mikroprocesory PENTIUM. Wprowadzając

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego. Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala

Bardziej szczegółowo

Programowanie niskopoziomowe. dr inż. Paweł Pełczyński ppelczynski@swspiz.pl

Programowanie niskopoziomowe. dr inż. Paweł Pełczyński ppelczynski@swspiz.pl Programowanie niskopoziomowe dr inż. Paweł Pełczyński ppelczynski@swspiz.pl 1 Literatura Randall Hyde: Asembler. Sztuka programowania, Helion, 2004. Eugeniusz Wróbel: Praktyczny kurs asemblera, Helion,

Bardziej szczegółowo

Architektura mikroprocesorów TEO 2009/2010

Architektura mikroprocesorów TEO 2009/2010 Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład

Bardziej szczegółowo

Struktura systemu operacyjnego. Opracował: mgr Marek Kwiatkowski

Struktura systemu operacyjnego. Opracował: mgr Marek Kwiatkowski Struktura systemu operacyjnego Schemat budowy systemu operacyjnego model warstwowy Schemat budowy systemu operacyjnego części składowe Większość systemów operacyjnych opiera się o koncepcję jądra, która

Bardziej szczegółowo

WPROWADZENIE Mikrosterownik mikrokontrolery

WPROWADZENIE Mikrosterownik mikrokontrolery WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:

Bardziej szczegółowo

Podstawy Techniki Mikroprocesorowej

Podstawy Techniki Mikroprocesorowej Podstawy Techniki Mikroprocesorowej Architektury mikroprocesorów Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com.

Bardziej szczegółowo

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu

Bardziej szczegółowo

Mechatronika i inteligentne systemy produkcyjne. Modelowanie systemów mechatronicznych Platformy przetwarzania danych

Mechatronika i inteligentne systemy produkcyjne. Modelowanie systemów mechatronicznych Platformy przetwarzania danych Mechatronika i inteligentne systemy produkcyjne Modelowanie systemów mechatronicznych Platformy przetwarzania danych 1 Sterowanie procesem oparte na jego modelu u 1 (t) System rzeczywisty x(t) y(t) Tworzenie

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Procesor część II Rejestry procesora dostępne programowo AX Akumulator Zawiera jeden z operandów działania i do niego przekazywany jest wynik BX,CX,DX,EX,HX,LX

Bardziej szczegółowo

Architektura systemów komputerowych. Lista instrukcji procesora

Architektura systemów komputerowych. Lista instrukcji procesora Architektura systemów komputerowych Plan wykładu 1. Rozkaz, lista rozkazów procesora. 2. Mikroprogramowanie. 3. Język maszynowy. 4. Projekt P: koncepcja, model rozkazu. Cele Architektura procesorów: von

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania

Bardziej szczegółowo

Budowa systemów komputerowych

Budowa systemów komputerowych Budowa systemów komputerowych Krzysztof Patan Instytut Sterowania i Systemów Informatycznych Uniwersytet Zielonogórski k.patan@issi.uz.zgora.pl Współczesny system komputerowy System komputerowy składa

Bardziej szczegółowo

Adam Korzeniewski p Katedra Systemów Multimedialnych

Adam Korzeniewski p Katedra Systemów Multimedialnych Adam Korzeniewski adamkorz@sound.eti.pg.gda.pl p. 732 - Katedra Systemów Multimedialnych Operacja na dwóch funkcjach dająca w wyniku modyfikację oryginalnych funkcji (wynikiem jest iloczyn splotowy). Jest

Bardziej szczegółowo

Architektura komputerów, Informatyka, sem.iii. Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej

Architektura komputerów, Informatyka, sem.iii. Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej Konflikty w przetwarzaniu potokowym Konflikt danych Data Hazard Wstrzymywanie kolejki Pipeline Stall Optymalizacja kodu (metody programowe)

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

LEKCJA TEMAT: Współczesne procesory.

LEKCJA TEMAT: Współczesne procesory. LEKCJA TEMAT: Współczesne procesory. 1. Wymagania dla ucznia: zna pojęcia: procesor, CPU, ALU, potrafi podać typowe rozkazy; potrafi omówić uproszczony i rozszerzony schemat mikroprocesora; potraf omówić

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych 1 dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat blokowy CPU 4. Architektura CISC i RISC 2 Jednostka arytmetyczno-logiczna 3 Schemat blokowy

Bardziej szczegółowo

Programowalne układy logiczne

Programowalne układy logiczne Programowalne układy logiczne Mikroprocesor Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 6 grudnia 2014 Zbudujmy własny mikroprocesor Bardzo prosty: 16-bitowy, 16 rejestrów

Bardziej szczegółowo

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer Realizacja algorytmu przez komputer Wstęp do informatyki Wykład UniwersytetWrocławski 0 Tydzień temu: opis algorytmu w języku zrozumiałym dla człowieka: schemat blokowy, pseudokod. Dziś: schemat logiczny

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 7: Potokowe jednostki wykonawcze Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Budowa potoku Problemy synchronizacji

Bardziej szczegółowo

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP Liczniki, rejestry lab. 08 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL

Bardziej szczegółowo

Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.

Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system. Wstęp Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system. Przedstawienie architektur sprzętu wykorzystywanych do

Bardziej szczegółowo

Modularny system I/O IP67

Modularny system I/O IP67 Modularny system I/O IP67 Tam gdzie kiedyś stosowano oprzewodowanie wielożyłowe, dziś dominują sieci obiektowe, zapewniające komunikację pomiędzy systemem sterowania, urządzeniami i maszynami. Systemy

Bardziej szczegółowo

2013-04-25. Czujniki obiektowe Sterowniki przemysłowe

2013-04-25. Czujniki obiektowe Sterowniki przemysłowe Ogólne informacje o systemach komputerowych stosowanych w sterowaniu ruchem funkcje, właściwości Sieci komputerowe w sterowaniu informacje ogólne, model TCP/IP, protokoły warstwy internetowej i transportowej

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Wykład jest przygotowany dla IV semestru kierunku Elektronika i Telekomunikacja. Studia I stopnia Dr inż. Małgorzata Langer Architektura komputerów Prezentacja multimedialna współfinansowana przez Unię

Bardziej szczegółowo

Architektura typu Single-Cycle

Architektura typu Single-Cycle Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

Obliczenia Wysokiej Wydajności

Obliczenia Wysokiej Wydajności Obliczenia wysokiej wydajności 1 Wydajność obliczeń Wydajność jest (obok poprawności, niezawodności, bezpieczeństwa, ergonomiczności i łatwości stosowania i pielęgnacji) jedną z najważniejszych charakterystyk

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 6: Budowa jednostki centralnej - CPU Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Procesor jednocyklowy Procesor

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne

Bardziej szczegółowo

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Witold Komorowski: RISC. Witold Komorowski, dr inż. Witold Komorowski, dr inż. Koncepcja RISC i przetwarzanie potokowe RISC koncepcja architektury i organizacji komputera Aspekty opisu komputera Architektura Jak się zachowuje? Organizacja Jak działa? Realizacja

Bardziej szczegółowo

Nazwa kwalifikacji: Montaż i eksploatacja komputerów osobistych oraz urządzeń peryferyjnych Oznaczenie kwalifikacji: E.12 Numer zadania: 01

Nazwa kwalifikacji: Montaż i eksploatacja komputerów osobistych oraz urządzeń peryferyjnych Oznaczenie kwalifikacji: E.12 Numer zadania: 01 Arkusz zawiera informacje prawnie chronione do momentu rozpoczęcia egzaminu Układ graficzny CKE 2019 Nazwa kwalifikacji: Montaż i eksploatacja komputerów osobistych oraz urządzeń peryferyjnych Oznaczenie

Bardziej szczegółowo

Architektura i administracja systemów operacyjnych

Architektura i administracja systemów operacyjnych Architektura i administracja systemów operacyjnych Wykład 1 Jan Tuziemski Część slajdów to zmodyfiowane slajdy ze strony os-booi.com copyright Silberschatz, Galvin and Gagne, 2013 Informacje wstępne Prowadzący

Bardziej szczegółowo

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.02 Rok akad. 2011/ / 35

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.02 Rok akad. 2011/ / 35 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP.2 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Procesor IPS R3 Potokowe wykonywanie instrkcji Konflikty

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Układy otoczenia procesora (chipset) Rozwiązania sprzętowe CHIPSET Podstawą budowy płyty współczesnego komputera PC jest Chipset. Zawiera on większość

Bardziej szczegółowo

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność obliczeń a architektura procesorów Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność komputerów Modele wydajności-> szacowanie czasu wykonania zadania Wydajność szybkość realizacji wyznaczonych

Bardziej szczegółowo

EGZAMIN POTWIERDZAJĄCY KWALIFIKACJE W ZAWODZIE Rok 2019 CZĘŚĆ PRAKTYCZNA

EGZAMIN POTWIERDZAJĄCY KWALIFIKACJE W ZAWODZIE Rok 2019 CZĘŚĆ PRAKTYCZNA Arkusz zawiera informacje prawnie chronione do momentu rozpoczęcia egzaminu Układ graficzny CKE 2018 Nazwa kwalifikacji: Montaż i eksploatacja komputerów osobistych oraz urządzeń peryferyjnych Oznaczenie

Bardziej szczegółowo

Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych

Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych Systemy operacyjne Struktura i zasady budowy Rozdział 1 Wprowadzenie do systemów komputerowych Zadaniem systemu operacyjnego jest pośredniczenie pomiędzy aplikacjami, programami narzędziowymi i użytkownikami

Bardziej szczegółowo

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz] Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,

Bardziej szczegółowo

Programowanie równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz

Programowanie równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz Programowanie równoległe i rozproszone Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz 23 października 2009 Spis treści Przedmowa...................................................

Bardziej szczegółowo

Technologie informacyjne - wykład 12 -

Technologie informacyjne - wykład 12 - Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 12 - Prowadzący: Dmochowski

Bardziej szczegółowo

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut Podstawy Projektowania Przyrządów Wirtualnych Wykład 9 Wprowadzenie do standardu magistrali VMEbus mgr inż. Paweł Kogut VMEbus VMEbus (Versa Module Eurocard bus) jest to standard magistrali komputerowej

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936) Wstęp doinformatyki Architektura co to jest? Architektura Model komputera Dr inż Ignacy Pardyka Slajd 1 Slajd 2 Od układów logicznych do CPU Automat skończony Slajd 3 Slajd 4 Ile jest automatów skończonych?

Bardziej szczegółowo

POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji

POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Opiekun naukowy: dr

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

MIKROKONTROLERY I MIKROPROCESORY

MIKROKONTROLERY I MIKROPROCESORY PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy

Bardziej szczegółowo

Podzespoły Systemu Komputerowego:

Podzespoły Systemu Komputerowego: Podzespoły Systemu Komputerowego: 1) Płyta główna- jest jednym z najważniejszych elementów komputera. To na niej znajduje się gniazdo procesora, układy sterujące, sloty i porty. Bezpośrednio na płycie

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Systemy wbudowane. Uproszczone metody kosyntezy. Wykład 11: Metody kosyntezy systemów wbudowanych

Systemy wbudowane. Uproszczone metody kosyntezy. Wykład 11: Metody kosyntezy systemów wbudowanych Systemy wbudowane Wykład 11: Metody kosyntezy systemów wbudowanych Uproszczone metody kosyntezy Założenia: Jeden procesor o znanych parametrach Znane parametry akceleratora sprzętowego Vulcan Początkowo

Bardziej szczegółowo

Opracował: Jan Front

Opracował: Jan Front Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny

Bardziej szczegółowo

Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy

Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy 1 Wprowadzenie do informatyki i użytkowania komputerów Kodowanie informacji System komputerowy Kodowanie informacji 2 Co to jest? bit, bajt, kod ASCII. Jak działa system komputerowy? Co to jest? pamięć

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci

Bardziej szczegółowo

Komputer. Komputer (computer) jest to urządzenie elektroniczne służące do zbierania, przechowywania, przetwarzania i wizualizacji informacji

Komputer. Komputer (computer) jest to urządzenie elektroniczne służące do zbierania, przechowywania, przetwarzania i wizualizacji informacji Komputer Komputer (computer) jest to urządzenie elektroniczne służące do zbierania, przechowywania, przetwarzania i wizualizacji informacji Budowa komputera Drukarka (printer) Monitor ekranowy skaner Jednostka

Bardziej szczegółowo

Pamięci. Pamięci DDR DIMM SDR SDRAM

Pamięci. Pamięci DDR DIMM SDR SDRAM Pamięci DIMM SDR SDRAM Pamięć ta pochodzi z Optimusa 4Mx64 SDRAM. Czas występowania to lata 1997. Charakterystyczne dla niej to dwa wcięcia, z którego jedno jest bardzo blisko brzegu. Pamięci DDR Ta seria

Bardziej szczegółowo

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej Zestaw pytań finałowych numer : 1 1. Wzmacniacz prądu stałego: własności, podstawowe rozwiązania układowe 2. Cyfrowy układ sekwencyjny - schemat blokowy, sygnały wejściowe i wyjściowe, zasady syntezy 3.

Bardziej szczegółowo

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali Wstęp doinformatyki Architektura interfejsów Interfejsy, urządzenia we/wy i komunikacja Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 Slajd 1 Slajd 2 Magistrala Linie magistrali Sterowanie

Bardziej szczegółowo