Architektura komputerów
|
|
- Anatol Stasiak
- 8 lat temu
- Przeglądów:
Transkrypt
1 Architektura komputerów Wykład 5 Jan Kazimirski 1
2 Podstawowe elementy komputera. Procesor (CPU) c.d. 2
3 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu Szyna wewnętrzna procesora Inne bloki (np. FPU, rozszerzenia multimedialne itp.) 3
4 Rejestry Rejestry dostępne dla użytkownika dostępne dla programisty do tymczasowego przechowywania danych Rejestry statusu i kontrolne wykorzystywane przez CPU do sterowania wykonywaniem instrukcji, niektóre używane przez system operacyjny (rozkazy uprzywilejowane) 4
5 Rejestry dostępne dla użytkownika Rejestry ogólnego przeznaczenia bez określonej funkcji, wykorzystanie zależy od rozkazu. Rejestry danych mogą przechowywać wyłącznie dane Rejestry adresów mogą przechowywać wyłącznie adresy (np. rejestry segmentowe) Rejestry znaczników operacji stosowane w skokach warunkowych 5
6 Wybór typów rejestrów Architektura oparta na rejestrach ogólnego przeznaczenia Elastyczność Dłuższe rozkazy (adresowanie rejestrów) Architektura oparta na rejestrach specjalizowanych Mniejszy wybór rejestrów dla programisty Krótkie rozkazy (domyślne rejestry) 6
7 Liczba rejestrów Duża liczba rejestrów zwiększa koszt CPU Duża liczba rejestrów zmniejsza liczbę odwołań do pamięci i daje większą elastyczność programiście Duża liczba rejestrów zwiększa długość rozkazu (wskazanie rejestru) Typowe liczby rejestrów
8 Rejestr znaczników Przechowuje znaczniki stanu procesora i status ostatnio wykonanej operacji arytmetycznej Przykładowe znaczniki: znaku, zera, parzystości, przeniesienia, kierunku zmiany rejestru indeksowego, pracy krokowej Wykorzystywany w instrukcjach warunkowych 8
9 Rejestry kontrolne Licznik programu (PC lub IP) wskazuje następną instrukcję do wykonania Rejestr instrukcji (IR) przechowuje aktualnie wykonywaną instrukcję Rejestr adresu pamięci (MAR) przechowuje adres komórki pamięci Rejestr bufora pamięci (MBR) przechowuje daną odczytaną lub zapisywaną do pamięci 9
10 Rejestry kontrolne c.d. Inne rejestry kontrolne zależnie od implementacji, np.: Rejestry kontroli dostępu do pamięci, sterowania pamięcią podręczną, ochrony pamięci Rejestry trybu pracy procesora Rejestry służące do testowania i optymalizacji kodu Inne... 10
11 Przepływ danych w CPU (1 argument, adresowanie bezpośrednie) Adres z rejestru PC umieszczany jest w MAR i wystawiany na szynę adresową Odczytane dane (rozkaz) umieszczane są w MBR a później kopiowane do IR. PC jest zwiększany o 1 Adres argumentu umieszczany jest w MAR. Żądanie odczytu z pamięci Dane do operacji pobierane są z MBR Po wykonaniu operacji przejście do kolejnego rozkazu 11
12 Potoki Wykonanie instrukcji przez CPU składa się z kilku kolejnych etapów Etapy wykonywane są kolejno przez różne komponenty CPU Zwiększenie wydajności: rozpoczęcie wykonywania kolejnej instrukcji zanim zakończy się wykonywanie poprzedniej 12
13 Potok - przykład Dwa etapy wykonania rozkazu: F pobierz (1 cykl) E wykonaj (1 cykl) Potok 2-stopniowy CZAS Instrukcja 1 F E Instrukcja 2 F E Instrukcja 3 F E Sumaryczny czas wykonania kodu - 3*2 = 6 cykli Z zastosowaniem potoku 4 cykle 13
14 Potoki c.d. Bardziej złożone instrukcje można rozbić na wiele faz Przy większej liczbie faz wykonywania instrukcji potoki mogą być dłuższe Długie potoki = dalszy wzrost wydajności (teoretyczny!) 14
15 Przykładowe rozmiary potoków 5 Pentium 8 R4000, UltraSPARC T2 9 UltraSPARC 10 Pentium III 14 Intel Core, Pentium PRO Pentium 4, Pentium D 15
16 Potoki - problemy Kolizje przy wykorzystaniu modułów CPU (np. ALU) Problem spójności danych poprzednia instrukcja zmienia dane instrukcji następnej Problem skoków warunkowych skoki całkowicie unieważniają potok musi być opróżniony i wypełniany od nowa. 16
17 Problem z zasobami CPU Problem: Te same zasoby CPU używane w różnych fazach wykonywania instrukcji (np. ALU do wyliczania adresu i wykonywania obliczeń) Rozwiązanie: Umieszczenie dodatkowych elementów w CPU np. sumator do wyznaczania adresu (nie korzysta z ALU). 17
18 Problem spójności danych Problem: Wykonanie kolejnych instrukcji zależy od danych wyliczonych (lub zmienionych) w instrukcji poprzedniej. Rozwiązanie: Mechanizmy kopiowania danych w przód w potoku, wprowadzanie pustych przebiegów w potokach lub reorganizacja kolejności wykonywania instrukcji 18
19 Skoki warunkowe Problem: Skok do innego niż kolejny adresu unieważnia potok Rozwiązanie: Zwielokrotnienie liczby potoków Wstępne pobieranie instrukcji docelowej skoku Bufor pętli Przewidywanie skoków Opóźnione skoki 19
20 Potoki i instrukcje skoku c.d. Zwielokrotnienie liczby potoków W przypadku skoku warunkowego w potokach umieszczane są obie instrukcje (dla obu wartości warunku) Umożliwia pracę bez przestoju niezależnie od warunku Problem z dostępem do rejestrów i kilkoma kolejnymi skokami warunkowymi Implementowane m.in. IBM 370/168, IBM
21 Potoki i instrukcje skoku c.d. Wstępne pobieranie instrukcji docelowej Po detekcji instrukcji skoku warunkowego pobierana jest również instrukcja docelowa (razem z następną) Jeżeli skok nastąpi to nie trzeba już pobierać instrukcji docelowej Implementowane m.in. w IBM 360/91 21
22 Potoki i instrukcje skoku c.d. Bufor pętli Niewielka pamięć podręczna dołączona do bloku pobierania instrukcji W buforze przechowywane są ostatnio pobrane instrukcje (lub następne przy wstępnym pobieraniu) Skoki o niewielkim zasięgu będą obsłużone za pomocą bufora Implementowane m.in. w CRAY-1 22
23 Potoki i instrukcje skoku c.d. Przewidywanie skoków Statyczne Never taken założenie, że skoku nie będzie Always taken założenie, że skok zawsze będzie By opcode decyzja zależy od rodzaju skoku Dynamiczne na podstawie historii poprzednich skoków. Bit skoku poprzednie wykonanie Tablica historii skoku bardziej zaawansowana historia wykonań instrukcji, adres docelowy 23
24 Potoki i instrukcje skoku c.d. Opóźnione skoki Cel: maksymalne wykorzystanie potoku Skok wykonywany jest później niż wynika to z kodu Za instrukcją skoku warunkowego (w tzw. branch delay slot ) umieszczane są instrukcje wykonywane niezależnie od warunku 24
25 CISC vs. RISC 25
26 CISC Rozwój architektury CISC (Complex Instruction Set Computer) Wzrost kosztów oprogramowania względem sprzętu Rozwój języków wysokiego poziomu Próba dopasowania architektury sprzętu Duża liczba instrukcji Duża liczba trybów adresowania Wsparcie dla instrukcji języków wysokiego poziomu 26
27 Charakterystyka działania programu Badania wydajności i charakterystyki wykonania programów pisanych w językach wysokiego poziomu Aspekty: Liczba i rodzaj wykonywanych instrukcji Liczba i rodzaj operandów Charakterystyka przepływu sterowania (pętle itp.) 27
28 Charakterystyka... c.d. Liczba i rodzaj wykonywanych instrukcji. Rezultaty badań: Duży udział prostych instrukcji przypisania (proste przesłania danych) Duży udział instrukcji warunkowych (skoki warunkowe) Mniejszy udział skoków i wywołań podprogramów ale duży koszt 28
29 Charakterystyka... c.d. Liczba i rodzaj operandów. Rezultaty badań: Większość odwołań do zmiennych skalarnych (80% w Pascalu i C) Większość odwołań do zmiennych lokalnych w ramach procedury Średni stosunek dostępów do operandów w pamięci i w rejestrach 1.4 na instrukcję 29
30 Charakterystyka... c.d. Przepływ sterowania. Rezultaty badań: Wywołania procedur bardzo kosztowne czasowo Zwykle niewielka liczba parametrów wywołania Parametry wywołania to zwykle wartości skalarne Zwykle niewielka głębokość wywołań 30
31 Charakterystyka... c.d. Wnioski: Optymalizacja powinna dotyczyć najbardziej istotnych i najbardziej kosztownych instrukcji Większa liczba rejestrów lokalne odwołania, mniej dostępów do pamięci Wydajna implementacja potoków duża liczba instrukcji warunkowych Mniejsza liczba instrukcji i trybów adresowania 31
32 Duża liczba rejestrów Duży udział prostych przypisań w programie wykorzystanie rejestrów Podejście programowe kompilator optymalizuje wykorzystanie rejestrów (najczęściej używane zmienne) Podejście sprzętowe dostępna większa liczba rejestrów 32
33 Okna rejestrów Kilka zestawów rejestrów dla zmiennych lokalnych Wywołanie podprogramu zmienia zestaw rejestrów. Powrót przywraca poprzedni zestaw Nakładające się okna rejestrów przekazywanie danych bez fizycznego transferu Bufor kołowy rejestrów Rejestry na zmienne globalne 33
34 CISC c.d. Motywy dla rozwoju CISC: Uproszczenie kompilatorów? Problem: Złożone instrukcje maszynowe mniejsza elastyczność Problem: Trudniejsza optymalizacja Mniejsze programy? Mniej instrukcji asemblera <> mniejszy kod Skomplikowane, wielo-bajtowe instrukcje Zmniejszenie kosztów pamięci jej oszczędność nie jest priorytetem 34
35 CISC c.d. Motywy dla rozwoju CISC: Szybsze programy? Bardziej złożona logika CPU Bardziej złożone wydajniejsze instrukcje Zastosowanie mikrokodu Efekt: Złożona budowa CPU program wykorzystujący proste instrukcje będzie wykonywał się wolniej! 35
36 RISC - charakterystyka Jedna instrukcja na cykl Operacje rejestr-rejestr Mniej trybów adresowania Mniej różnych formatów instrukcji Brak mikrokodu (sprzętowa realizacja instrukcji) Stały rozmiar instrukcji 36
37 RISC c.d. Jedna instrukcja na cykl Prosta sekwencja wykonania instrukcji pobranie operandów z rejestrów, operacja, umieszczenie wyniku w rejestrze Instrukcja RISC ~ mikroinstrukcja CISC Sprzętowa wydajna realizacja (brak mikrokodu) 37
38 RISC c.d. Operacje rejestr-rejestr Operacje wykonywane na rejestrach uproszczone instrukcje (vs. rejestr-rejestr, rejestr-pamięć, pamięć-pamięć w CISC) Prosta implementacja Tylko proste instrukcje LOAD i SAVE to transferów pamięć-rejestr. 38
39 RISC c.d. Mniej trybów adresowania Bardziej złożone tryby adresowania (np. Indeksowe) realizowane programowo kompilator Więcej pracy dla kompilatora mniej skomplikowane obwody CPU 39
40 RISC c.d. Prosty format instrukcji Instrukcje o stałej długości łatwe dekodowanie Wskazanie rejestrów operandów w instrukcji szybki dostęp do operandów Optymalizacja pobierań instrukcji oparta na ich długości. Optymalizacja stronicowania (instrukcja nie trafia na granicę strony). 40
41 RISC i potoki Prosty format instrukcji RISC pozwala na lepszą optymalizację potoków Techniki optymalizacji: Reorganizacja kolejności instrukcji Rozwijanie pętli Opóźniony skok warunkowy (delayed branch) i transfer danych z pamięci (delayed load) 41
42 RISC vs. CISC Porównanie RISC i CISC jest trudne. Brak porównywalnych rozwiązań sprzętowych Duży wpływ jakości kompilatorów Współczesne rozwiązania nie są czyste Architektury RISC implementują bardziej złożone instrukcje znane z CISC Architektury CISC stosują rozwiązania RISC jednostki kontrolne oparte o mikrokod 42
43 Architektura superskalarna Proste instrukcje (działające na danych skalarnych) mogą być wykonywane niezależnie w kilku potokach. Zwielokrotnienie jednostek wykonawczych jednoczesne wykonywanie operacji Zmiana kolejności wykonywanych instrukcji 43
44 Superskalarność - ograniczenia Zależność danych (True data dependency) rezultat wcześniejszej instrukcji jest operandem następnej Problem skoków warunkowych Problem z jednoczesnym dostępem do zasobów (szyny systemowe, cache, jednostki obliczeniowe itd.) 44
45 Parallelizm programowy i sprzętowy Równoległość na poziomie programu Poszczególne instrukcje są od siebie niezależne Kolejne instrukcje mogą być wykonywane jednocześnie Równoległość na poziomie procesora Zdolność do efektywnej realizacji równoległości programowej Liczba potoków i jednostek wykonawczych 45
46 Strategie pobierania instrukcji Strategia pobierania i wykonywania instrukcji aspekty: Kolejność pobierania instrukcji Kolejność wykonywania instrukcji Kolejność w której instrukcje modyfikują zawartość rejestrów i pamięci 46
47 Strategie pobierania instrukcji c.d. Pobieranie i wykonywanie instrukcji w kolejności Najmniej wydajne rozwiązanie Możliwe pobranie więcej niż jednej instrukcji Konieczność wstrzymywania wykonywania instrukcji w przypadku zależności Pobieranie instrukcji w kolejności, wykonywanie poza kolejnością Problem z zależnościami typu read-write 47
48 Strategie pobierania instrukcji c.d. Pobieranie i wykonywanie poza kolejnością Odseparowanie potoku pobierania instrukcji od potoku wykonywania Instrukcje mogą być pobierane z wyprzedzeniem Po zwolnieniu jednostki wykonawczej wybierana jest jedna ze zdekodowanych instrukcji Kolejność wykonywania instrukcji nie jest związana z ich ułożeniem w programie 48
49 Zmiana nazw rejestrów Wykonywanie instrukcji poza kolejnością (Out-of- Order execution) może prowadzić do problemów z zawartością rejestrów Wykonywane poza kolejnością instrukcje modyfikują rejestry w niewłaściwy sposób Rozwiązanie dynamiczny przydział rejestrów, te same logiczne rejestry przypisywane są innym rejestrom fizycznym. 49
50 Superskalarność - podsumowanie Jednoczesne pobieranie wielu instrukcji Zwielokrotnione potoki pobierania instrukcji Pobieranie z wyprzedzeniem Przewidywanie skoków warunkowych Zwielokrotnione potoki wykonawcze i współpracujące z nimi moduły Mechanizmy zapewniające spójność danych i poprawność operacji wykonywanych równolegle 50
Architektura komputerów
Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania
Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski
Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta
Architektura komputerów
Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna
Architektura potokowa RISC
Architektura potokowa RISC Podział zadania na odrębne części i niezależny sprzęt szeregowe Brak nawrotów" podczas pracy potokowe Przetwarzanie szeregowe i potokowe Podział instrukcji na fazy wykonania
Organizacja typowego mikroprocesora
Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają
Projektowanie. Projektowanie mikroprocesorów
WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna
Architektura komputerów
Architektura komputerów Tydzień 5 Jednostka Centralna Zadania realizowane przez procesor Pobieranie rozkazów Interpretowanie rozkazów Pobieranie danych Przetwarzanie danych Zapisanie danych Główne zespoły
Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1
Wydajność obliczeń a architektura procesorów Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność komputerów Modele wydajności-> szacowanie czasu wykonania zadania Wydajność szybkość realizacji wyznaczonych
Architektura mikroprocesorów TEO 2009/2010
Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład
Struktura i działanie jednostki centralnej
Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala
ARCHITEKTURA PROCESORA,
ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy
Budowa Mikrokomputera
Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,
Architektura systemów komputerowych
Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Architektura systemów komputerowych dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat
Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)
Wstęp doinformatyki Architektura co to jest? Architektura Model komputera Dr inż Ignacy Pardyka Slajd 1 Slajd 2 Od układów logicznych do CPU Automat skończony Slajd 3 Slajd 4 Ile jest automatów skończonych?
Architektura systemów komputerowych. dr Artur Bartoszewski
Architektura systemów komputerowych 1 dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat blokowy CPU 4. Architektura CISC i RISC 2 Jednostka arytmetyczno-logiczna 3 Schemat blokowy
Architektura komputerów
Architektura komputerów Tydzień 4 Tryby adresowania i formaty Tryby adresowania Natychmiastowy Bezpośredni Pośredni Rejestrowy Rejestrowy pośredni Z przesunięciem stosowy Argument natychmiastowy Op Rozkaz
Budowa i zasada działania komputera. dr Artur Bartoszewski
Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu
Architektura Systemów Komputerowych
Architektura Systemów Komputerowych Wykład 8: Procesory wielopotokowe, czyli superskalarne Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Struktury i rodzaje
Przetwarzanie potokowe pipelining
Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień
Logiczny model komputera i działanie procesora. Część 1.
Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.
architektura komputerów w. 4 Realizacja sterowania
architektura komputerów w. 4 Realizacja sterowania Model komputera CPU Jednostka sterująca Program umieszczony wraz z danymi w pamięci jest wykonywany przez CPU program wykonywany jest sekwencyjnie, zmiana
UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
Mikroprocesory rodziny INTEL 80x86
Mikroprocesory rodziny INTEL 80x86 Podstawowe wła ciwo ci procesora PENTIUM Rodzina procesorów INTEL 80x86 obejmuje mikroprocesory Intel 8086, 8088, 80286, 80386, 80486 oraz mikroprocesory PENTIUM. Wprowadzając
Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje
Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]
Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową
Budowa komputera Komputer computer computare
11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału
Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera
Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego
Budowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
organizacja procesora 8086
Systemy komputerowe Procesor 8086 - tendencji w organizacji procesora organizacja procesora 8086 " # $ " % strali " & ' ' ' ( )" % *"towego + ", -" danych. Magistrala adresowa jest 20.bitowa, co pozwala
Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak
Wprowadzenie Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego
Stronicowanie w systemie pamięci wirtualnej
Pamięć wirtualna Stronicowanie w systemie pamięci wirtualnej Stronicowanie z wymianą stron pomiędzy pamięcią pierwszego i drugiego rzędu. Zalety w porównaniu z prostym stronicowaniem: rozszerzenie przestrzeni
Budowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Systemy operacyjne III
Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego
Architektura komputerów, Informatyka, sem.iii. Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej
Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej Konflikty w przetwarzaniu potokowym Konflikt danych Data Hazard Wstrzymywanie kolejki Pipeline Stall Optymalizacja kodu (metody programowe)
Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera
Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Definicja systemu operacyjnego (1) Miejsce,
Wydajność obliczeń a architektura procesorów
Wydajność obliczeń a architektura procesorów 1 Wydajność komputerów Modele wydajności-> szacowanie czasu wykonania zadania Wydajność szybkość realizacji wyznaczonych zadań, np.: liczba rozkazów na sekundę
Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.
Wstęp Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system. Przedstawienie architektur sprzętu wykorzystywanych do
Architektura Systemów Komputerowych
Architektura Systemów Komputerowych Wykład 7: Potokowe jednostki wykonawcze Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Budowa potoku Problemy synchronizacji
LEKCJA TEMAT: Współczesne procesory.
LEKCJA TEMAT: Współczesne procesory. 1. Wymagania dla ucznia: zna pojęcia: procesor, CPU, ALU, potrafi podać typowe rozkazy; potrafi omówić uproszczony i rozszerzony schemat mikroprocesora; potraf omówić
LEKCJA TEMAT: Zasada działania komputera.
LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem
Architektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,
RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem
Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt
Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu
Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania
Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia
Zarządzanie pamięcią w systemie operacyjnym
Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej
Architektura systemów komputerowych. Przetwarzanie potokowe I
Architektura systemów komputerowych Plan wykładu. Praca potokowa. 2. Projekt P koncepcja potoku: 2.. model ścieżki danych 2.2. rejestry w potoku, 2.3. wykonanie instrukcji, 2.3. program w potoku. Cele
Architektura komputerów egzamin końcowy
Architektura komputerów egzamin końcowy Warszawa, dn. 25.02.11 r. I. Zaznacz prawidłową odpowiedź (tylko jedna jest prawidłowa): 1. Czteroetapowe przetwarzanie potoku architektury superskalarnej drugiego
Podstawy Techniki Mikroprocesorowej
Podstawy Techniki Mikroprocesorowej Architektury mikroprocesorów Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com.
Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj
Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,
Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4
Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,
Architektura mikroprocesorów z rdzeniem ColdFire
Architektura mikroprocesorów z rdzeniem ColdFire 1 Rodzina procesorów z rdzeniem ColdFire Rdzeń ColdFire V1: uproszczona wersja rdzenia ColdFire V2. Tryby adresowania, rozkazy procesora oraz operacje MAC/EMAC/DIV
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
UTK Można stwierdzić, że wszystkie działania i operacje zachodzące w systemie są sterowane bądź inicjowane przez mikroprocesor.
Zadaniem centralnej jednostki przetwarzającej CPU (ang. Central Processing Unit), oprócz przetwarzania informacji jest sterowanie pracą pozostałych układów systemu. W skład CPU wchodzą mikroprocesor oraz
Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Procesory. Schemat budowy procesora
Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,
Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11
Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.
Architektura typu Single-Cycle
Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć
Technologie informacyjne (2) Zdzisław Szyjewski
Technologie informacyjne (2) Zdzisław Szyjewski Technologie informacyjne Technologie pracy z komputerem Funkcje systemu operacyjnego Przykłady systemów operacyjnych Zarządzanie pamięcią Zarządzanie danymi
Architektura komputerów
Architektura komputerów Tydzień 13 Procesory superskalarne Procesor superskalarny Termin superskalarny określa procesory, które mogą wykonywać dwie lub więcej instrukcje skalarne (arytmetyczne, logiczne)
Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych
Systemy operacyjne Struktura i zasady budowy Rozdział 1 Wprowadzenie do systemów komputerowych Zadaniem systemu operacyjnego jest pośredniczenie pomiędzy aplikacjami, programami narzędziowymi i użytkownikami
Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.
Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala
Programowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 3: Architektura procesorów x86 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Pojęcia ogólne Budowa mikrokomputera Cykl
Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna
Architektura komputerów. Literatura: 1. Piotr Metzger, Anatomia PC, wyd. IX, Helion 2004 2. Scott Mueller, Rozbudowa i naprawa PC, wyd. XVIII, Helion 2009 3. Tomasz Kowalski, Urządzenia techniki komputerowej,
Architektura komputerów
Architektura komputerów Tydzień 12 Wspomaganie systemu operacyjnego: pamięć wirtualna Partycjonowanie Pamięć jest dzielona, aby mogło korzystać z niej wiele procesów. Dla jednego procesu przydzielana jest
Architektura Systemów Komputerowych
Architektura Systemów Komputerowych Wykład 6: Budowa jednostki centralnej - CPU Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Procesor jednocyklowy Procesor
Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC
Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1 1978: Intel 8086 29tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową
PRYWATNA WYŻSZA SZKOŁA BUSINESSU, ADMINISTRACJI I TECHNIK KOMPUTEROWYCH S Y L A B U S
PRYWATNA WYŻSZA SZKOŁA BUSINESSU, ADMINISTRACJI I TECHNIK KOMPUTEROWYCH ZATWIERDZAM Dziekan Wydziału Nauk Społecznych i Technik Komputerowych S Y L A B U S 1 Tytuł (stopień) naukowy oraz imię i nazwisko
Architektura komputerów
Wykład jest przygotowany dla IV semestru kierunku Elektronika i Telekomunikacja. Studia I stopnia Dr inż. Małgorzata Langer Architektura komputerów Prezentacja multimedialna współfinansowana przez Unię
dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1
dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Zygmunt Kubiak 2 Centralny falownik (ang. central inverter system) Zygmunt Kubiak 3 Micro-Inverter Mikro-przetwornice działają podobnie do systemów
Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Architektura komputerów
Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci
Jeśli chcesz łatwo i szybko opanować podstawy C++, sięgnij po tę książkę.
Języki C i C++ to bardzo uniwersalne platformy programistyczne o ogromnych możliwościach. Wykorzystywane są do tworzenia systemów operacyjnych i oprogramowania użytkowego. Dzięki niskiemu poziomowi abstrakcji
dr inż. Jarosław Forenc
Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 7 (24.01.2011) dr inż. Jarosław Forenc Rok akademicki
Technika mikroprocesorowa I Wykład 2
Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,
Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1
i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:
Adresowanie. W trybie natychmiastowym pole adresowe zawiera bezpośrednio operand czyli daną dla rozkazu.
W trybie natychmiastowym pole adresowe zawiera bezpośrednio operand czyli daną dla rozkazu. Wada: rozmiar argumentu ograniczony do rozmiaru pola adresowego Adresowanie bezpośrednie jest najbardziej podstawowym
Mikroprocesor Operacje wejścia / wyjścia
Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych
Architektura Systemów Komputerowych
Architektura Systemów Komputerowych Wykład 9: Pamięć podręczna procesora jako warstwa hierarchii pamięci Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Zasada
Język programowania: Lista instrukcji (IL Instruction List)
Język programowania: Lista instrukcji (IL Instruction List) Wykład w ramach przedmiotu: Sterowniki programowalne Opracował dr inż. Jarosław Tarnawski 08.12.2009 Norma IEC 1131 Języki tekstowe Języki graficzne
Procesor i jego architektura (CISC, RISC, 32/64 bity). Systemy wieloprocesorowe. wer Wojciech Myszka 16 pa«zdziernika 2008
Procesor i jego architektura (CISC, RISC, 32/64 bity). Systemy wieloprocesorowe. wer. 1.4 Wojciech Myszka 16 pa«zdziernika 2008 CISC I Complex Instruction Set Computers nazwa architektury mikroprocesorów
Witold Komorowski: RISC. Witold Komorowski, dr inż.
Witold Komorowski, dr inż. Koncepcja RISC i przetwarzanie potokowe RISC koncepcja architektury i organizacji komputera Aspekty opisu komputera Architektura Jak się zachowuje? Organizacja Jak działa? Realizacja
2 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.02 Rok akad. 2011/ / 24
ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe komputerów ASK MP.02 c Dr inż. Ignacy Pardyka 1 UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach 2 Literatura Rok akad. 2011/2012 c Dr inż. Ignacy Pardyka
Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami
Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych B.1. Dostęp do urządzeń komunikacyjnych Sterowniki urządzeń zewnętrznych widziane są przez procesor jako zestawy rejestrów
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej I NIC sieci Pamięć operacyjna Przerwania Przerwania
Programowanie współbieżne Wykład 2. Iwona Kochańska
Programowanie współbieżne Wykład 2 Iwona Kochańska Miary skalowalności algorytmu równoległego Przyspieszenie Stały rozmiar danych N T(1) - czas obliczeń dla najlepszego algorytmu sekwencyjnego T(p) - czas
Larrabee GPGPU. Zastosowanie, wydajność i porównanie z innymi układami
Larrabee GPGPU Zastosowanie, wydajność i porównanie z innymi układami Larrabee a inne GPU Różnią się w trzech podstawowych aspektach: Larrabee a inne GPU Różnią się w trzech podstawowych aspektach: Larrabee
Rozszerzalne kody operacji (przykład)
Tryby adresowania natychmiastowy (ang. immediate) bezpośredni (ang. direct) pośredni (ang. indirect) rejestrowy (ang. register) rejestrowy pośredni (ang. register indirect) z przesunieciem (indeksowanie)
MIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
Urządzenia wejścia-wyjścia
Urządzenia wejścia-wyjścia Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Klasyfikacja urządzeń wejścia-wyjścia Struktura mechanizmu wejścia-wyjścia (sprzętu i oprogramowania) Interakcja
Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86
Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86 Spis treści Wprowadzenie... 11 1. Architektura procesorów rodziny x86... 17 1.1. Model procesorów
Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika
Rejestry procesora Procesor podczas wykonywania instrukcji posługuje się w dużej części pamięcią RAM. Pobiera z niej kolejne instrukcje do wykonania i dane, jeżeli instrukcja operuje na jakiś zmiennych.
2. Architektura mikrokontrolerów PIC16F8x... 13
Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator