Nazwa modułu: Systemy rekonfigurowalne Rok akademicki: 2016/2017 Kod: EIT-1-708-s Punkty ECTS: 3 Wydział: Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej Kierunek: Informatyka Specjalność: - Poziom studiów: Studia I stopnia Forma i tryb studiów: - Język wykładowy: Polski Profil kształcenia: Ogólnoakademicki (A) Semestr: 7 Strona www: Osoba odpowiedzialna: dr hab. inż, prof. AGH Gorgoń Marek (mago@agh.edu.pl) Osoby prowadzące: dr inż. Kryjak Tomasz (kryjak@agh.edu.pl) dr hab. inż, prof. AGH Gorgoń Marek (mago@agh.edu.pl) Opis efektów kształcenia dla modułu zajęć Kod EKM Student, który zaliczył moduł zajęć wie/umie/potrafi Powiązania z EKK Sposób weryfikacji efektów kształcenia (forma zaliczeń) Wiedza M_W001 Zna budowę i rodzaje zasobów układu FPGA IT1A_W08, IT1A_W19 M_W002 Zna i rozumie jakimi cechami wyróżniają się algorytmy najbardziej efektywnie implementowane w układach FPGA IT1A_W07, IT1A_W19 M_W003 Potrafi wskazać kryteria doboru architektury systemu obliczeniowego dla wybranych grup aplikacji IT1A_W06, IT1A_W07 Umiejętności M_U001 Potrafi zaprojektować i uruchomić w układzie FPGA proste i umiarkowanie złożone moduły sprzętowe opisane w języku opisu sprzętu. IT1A_U19 Wykonanie ćwiczeń laboratoryjnych, Aktywność na zajęciach,, Zaliczenie laboratorium M_U002 Potrafi zaprojektować i przeprowadzić symulację wykonanego modułu sprzętowego. IT1A_U19 Wykonanie ćwiczeń laboratoryjnych, Aktywność na zajęciach,, Zaliczenie laboratorium 1 / 6
M_U003 Potrafi skonfigurować mikroprocesor zbudowany z zasobów układu FPGA wraz z peryferiami. IT1A_U09 Aktywność na zajęciach,, Zaliczenie laboratorium, Wykonanie ćwiczeń laboratoryjnych M_U004 Potrafi, w stopniu podstawowym, posługiwać się narzędziami do projektowania, syntezy, implementacji i weryfikacji logiki układów FPGA IT1A_U19 Aktywność na zajęciach,, Zaliczenie laboratorium, Wykonanie ćwiczeń laboratoryjnych Kompetencje społeczne M_K001 Wie w jakich obszarach aplikacyjnych można zastosować układy FPGA we współczesnej gospodarce IT1A_K05 Matryca efektów kształcenia w odniesieniu do form zajęć Kod EKM Student, który zaliczył moduł zajęć wie/umie/potrafi Forma zajęć Wykład Ćwiczenia audytoryjne Ćwiczenia laboratoryjne Ćwiczenia projektowe Konwersatori um seminaryjne praktyczne terenowe warsztatowe Inne E-learning Wiedza M_W001 M_W002 M_W003 Umiejętności M_U001 M_U002 M_U003 Zna budowę i rodzaje zasobów układu FPGA Zna i rozumie jakimi cechami wyróżniają się algorytmy najbardziej efektywnie implementowane w układach FPGA Potrafi wskazać kryteria doboru architektury systemu obliczeniowego dla wybranych grup aplikacji Potrafi zaprojektować i uruchomić w układzie FPGA proste i umiarkowanie złożone moduły sprzętowe opisane w języku opisu sprzętu. Potrafi zaprojektować i przeprowadzić symulację wykonanego modułu sprzętowego. Potrafi skonfigurować mikroprocesor zbudowany z zasobów układu FPGA wraz z peryferiami. 2 / 6
M_U004 Potrafi, w stopniu podstawowym, posługiwać się narzędziami do projektowania, syntezy, implementacji i weryfikacji logiki układów FPGA Kompetencje społeczne M_K001 Wie w jakich obszarach aplikacyjnych można zastosować układy FPGA we współczesnej gospodarce Treść modułu zajęć (program wykładów i pozostałych zajęć) Wykład Program kursu Program kursu obejmuje zagadnienia związane z systemami rekonfigurowalnymi. Zawiera podstawowe pojęcia dotyczące budowy i zastosowania układów reprogramowalnych FPGA, kryteria doboru platformy obliczeniowej, zapoznanie studenta z metodami modelowania, opisu, ko-symulacji, walidacji i weryfikacji systemów rekonfigurowalnych. Narzędzia programowe do projektowania sprzętu. Systemy obliczeniowe z heterogenicznymi elementami obliczeniowymi. Metodologia zrównoleglania algorytmów dla zasobów reprogramowalnych, Implementacja algorytmów przetwarzania, analizy i kompresji obrazów w ukladach FPGA. Przegląd typowych aplikacji implementowanych w systemach rekonfigurowalnych. Ćwiczenia laboratoryjne Tematyka laboratoriów: 1. Wstęp do programowania układów FPGA. 2. Narzędzia do projektowania, syntezy i implementacji modułów sprzętowych. 3. Podstawowe elementy języka opisu sprzętu: składnia, budowa pojedynczego modułu, integracja wielu modułów sprzętowych. 4. Wykorzystanie konfigurowalnych modułów logicznych (IP Core). 5. Symulacyjna weryfikacja poprawności działania zaprojektowanego modułu sprzętowego, tworzenie wektorów testowych. 6. Tworzenie systemów wbudowanych w oparciu o soft procesor zbudowany z zasobów logicznych układu FPGA. 7. Wykorzystanie narzędzi wysokiego poziomu w programowaniu logiki układów FPGA. 8. Realizacja wybranych algorytmów (np. przetwarzania obrazów i kryptografii) w układach FPGA. Sposób obliczania oceny końcowej Warunki zaliczenia laboratorium Na laboratorium obowiązywać będzie system punktowy. Ogólną sumę 100 punktów tworzą dwie części kolokwium zaliczeniowego po (40 punktów) i punkty za sprawozdania / ukończenie ćwiczenia / aktywność (np. analiza artykułu naukowego, a także sprawdzian z bieżącej wiedzy) maksymalnie (20 punktów). Na podstawie ogólnej sumy punktów wyliczana będzie ocena zgodnie z obowiązującym Regulaminem Studiów w AGH. Obecność: Warunkiem koniecznym uzyskania zaliczenia jest wykonanie wszystkich przewidzianych w programie ćwiczeń laboratoryjnych. Laboratoria zaległe należy odrobić, w możliwie najwcześniejszym terminie, w 3 / 6
trakcie zajęć pozostałych grup na roku (w miarę wolnych stanowisk laboratoryjnych). Jeżeli będzie to konieczne, pod koniec semestru zostanie wyznaczony termin dodatkowy dla odrabiających, którzy z uzasadnionych powodów nie mogli odrobić zajęć wcześniej. Sprawozdania / aktywność: Z wybranych ćwiczeń należy sporządzić sprawozdanie w formie zadania na platformie e-learningowej moodle. Sprawozdania najlepiej wykonywać na bieżąco, gdyż są ściśle powiązane z wykonywanym ćwiczeniem. Sprawozdania pisane są przez zespół (najczęściej 2 osoby), przy czym każda z osób z zespołu powinna umieścić kopię sprawozdania na swoim koncie moodle. Termin oddawania sprawozdań określony będzie przez prowadzącego, jednak zasadniczo będzie to następna niedziela po wykonaniu ćwiczenia (tj. ok. 10 dni). Nie nadesłanie sprawozdania w tym terminie skutkuje brakiem punktów. O zaliczeniu ćwiczenia decyduje prowadzący laboratorium, po wykonaniu zadań określonych w instrukcji i zgłoszeniu tego faktu do prowadzącego na 5 minut przed terminem zakończenia zajęć. W przypadku nie zrealizowania wszystkich zadań określonych w ćwiczeniu, prowadzący może przyznać mniejszą liczbę punktów, lub nakazać dokończenie lub powtórzenie ćwiczenia w dodatkowym terminie. Dopuszcza się przeprowadzenie krotkich sprawdzianów z posiadania przez studentów bieżącej wiedzy (ustnych lub pisemnych) w trakcie zajęć. Wyniki zostaną uwzględnione w punktacji za aktywność. Ćwiczenia laboratoryjne należy wykonywać samodzielnie. Dopuszcza się konsultacje koleżeńskie tj. pytanie się zespołów realizujących to samo ćwiczenie. Zaleca się konsultowanie zadania i ewentualnych problemów z prowadzącym. Niedopuszczalne jest prezentowanie innych rozwiązań niż własne (np. ściągniętych z Internetu lub wykonanych wcześniej przez inny zespół). Jeżeli takie zachowanie zostanie wykryte to zespół automatycznie uzyskuje ocenę 2.0 z zaliczenia przedmiotu, bez możliwości poprawy. Kolokwia Wiedza w zakresie zagadnień prezentowanych na wykładzie i podczas laboratorium będzie podlegać sprawdzeniu w formie pisemnego kolokwium. zostanie podzielone na dwie części (pierwsza część po ok. połowie laboratoriów, druga część pod koniec semestru), przy czym należy zaliczyć każdą z części uzyskując co najmniej 50% możliwych do zdobycia punktów. Za każdą część kolokwium można uzyskać maksymalnie 40 punktów. W przypadku uzyskania oceny negatywnej, z całego kolokwium zaliczeniowego lub jednej jego części, studentowi przysługuje jeden termin poprawkowy, obejmujący niezaliczone wcześniej zagadnienia, pod koniec trwania zajęć semestru. Z terminu poprawkowego kolokwium można maksymalnie uzyskać 71 % możliwych do zdobycia punktów. OCENA KOŃCOWA będzie wystawiona przez wykładowcę na podstawie oceny z laboratorium Wymagania wstępne i dodatkowe Podstawy elektroniki cyfrowej. Znajomość algorytmów przetwarzania obrazów. Podstawowa umiejętność programowania w języku wysokiego poziomu (C/C++, Java). Zalecana literatura i pomoce naukowe [1] Pasierbiński J. Zbysiński P., Układy programowalne w praktyce, WKŁ, Warszawa 2001. [2] Zwoliński M. Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, WKŁ, Warszawa 2002. [3] Wiatr K., Akceleracja obliczeń w systemach wizyjnych, WNT, Warszawa 2003. Publikacje naukowe osób prowadzących zajęcia związane z tematyką modułu Gorgoń M., Układy FPGA w rekonfigurowalnych systemach wizyjnych czasu rzeczywistego, Akademicka Oficyna Wydawnicza EXIT, Seria Automatyka i Informatyka, Warszawa, 2013. T. Kryjak, M. Gorgon, Real-time Implementation of Background Modelling Algorithms in FPGA Devices, Scene Background Modeling and Initialization, Genova, 2015 M. Komorkiewicz, T. Kryjak, M. Gorgon, Efficient hardware implementation of the Horn Schunck algorithm for high-resolution real-time dense optical flow sensor, Sensors.; vol. 14, no. 2, pp. 2860-2891, 2014 T. Kryjak, M. Komorkiewicz, and M. Gorgon, Hardware-software implementation of vehicle detection and counting using virtual detection lines, Proceedings of the Conference on Design and Architectures for Signal and Image Processing (DASIP), Madrid, 2014 B. Bułat, T. Kryjak, M. Gorgon, Implementation of Advanced Foreground Segmentation Algorithms GMM, ViBE and PBAS in FPGA and GPU A Comparison, Computer Vision and Graphics, Lecture Notes in Computer Science, International Conference, ICCVG 2014, Warsaw, Poland, September 15-17, 2014. Proceedings, pp. 124-131 (10.1007/978-3-319-11331-9_16) T. Kryjak, M. Komorkiewicz, M. Gorgon, Real-time background generation and foreground object segmentation for high-definition colour video stream in FPGA device, Journal of Real-Time Image 4 / 6
Processing, vol. 9, no. 1, pp. 61-77, 2014. T. Kryjak, M. Komorkiewicz, M. Gorgon, Real-time Foreground Object Detection Combining the PBAS Background Modelling Algorithm and Feedback from Scene Analysis Module, International Journal of Electronics and Telecommunications, vol. 60, no. 1, pp. 61-72, 2014 T. Kryjak, M. Komorkiewicz, M. Gorgon, Real-time Implementation of Foreground Object Detection From a Moving Camera Using the ViBE Algorithm, Computer Science and Information Systems DOI 10.2298/CSIS131218055K, 2014 T. Kryjak, M. Zun, and M. Gorgon, Video surveillance algorithms implemented on the heterogeneous Zynq platform presented at the Conference on Design and Architectures for Signal and Image Processing (DASIP) Demonight, 2014 T. Kryjak, M. Komorkiewicz, and M. Gorgon, Hardware implementation of the PBAS foreground detection method in FPGA, presented at the MIXDES 20th international conference on mixed design of integrated circuits and systems, Gdynia, 2013. T. Kryjak, M. Komorkiewicz, Hardware-software vision system for moving people counting based on 3D information, Image Processing & Communications, vol. 18, no. 2-3 pp. 71-82, 2013 T. Kryjak and M. Komorkiewicz, Real-time FPGA implementation of disparity map calculation for a 3D video stream (in polish) Implementacja obliczania map dysparycji w czasie rzeczywistym dla strumienia wizyjnego 3D zrealizowana w układzie FPGA, PAK Pomiary Automatyka Kontrola, vol. 59, pp. 748-750, 2013. T. Kryjak, M. Gorgon, Hardware implementation of the ViBe background subtraction method in FPGA (in Polish) Implementacja sprzętowa odejmowania tła metodą ViBe w układzie FPGA, PAK Pomiary Automatyka Kontrola, vol. 59, no. 11, pp. 1191-1194, 2013 T. Kryjak and M. Gorgon, Real-time implementation of the ViBe foreground object segmentation algorithm, presented at the FedCSIS (Federated Conference on Computer Science and Information Systems) conference, 2013. T. Kryjak, Reconfigurable cryptographic accelerator (in Polish) Rekonfigurowalny akcelerator kryptograficzny, PAR Pomiary Automatyka Robotyka, vol. 5, pp. 75-85, 2013 T. Kryjak, M. Komorkiewicz, and M. Gorgon, FPGA implementation of camera tamper detection in realtime, presented at the Design and Architectures for Signal and Image Processing (DASIP), 2012 Conference on, 2012. T. Kryjak, M. Komorkiewicz, and M. Gorgon, FPGA implementation of real-time head-shoulder detection using local binary patterns, SVM and foreground object detection, presented at the Design and Architectures for Signal and Image Processing (DASIP), 2012 Conference on, 2012. T. Kryjak, M. Komorkiewicz, and M. Gorgon, Is FPGA a suitable platform for advanced video surveillance systems?, presented at the Design and Architectures for Signal and Image Processing (DASIP), 2012 Conference on, 2012. T. Kryjak and M. Gorgon, Pipeline implementation of Peer Group Filtering in FPGA, Computing and Informatics, vol. 31, pp. 727-741, 2012 T. Kryjak, M. Komorkiewicz, and M. Gorgoń, Reconfigurable video surveillance system for detecting intrusion into protected areas (in Polish) Rekonfigurowalny system wizyjnego nadzoru do detekcji naruszenia obszarów chronionych, PAK Pomiary Automatyka Kontrola, vol. 7, pp. 584-586, 2012 T. Kryjak and M. Gorgon, Accelerating computing tasks in video surveillance systems using FPGA, presented at the KU KDM 2011 : fourth ACC Cyfronet AGH users conference, Zakopane, Poland, 2011. T. Kryjak, M. Komorkiewicz, and M. Gorgon, Implementation of a background generation algorithm with moving object detection and shadow suppressing in Spartan 6 series FPGA devices (in polish) Implementacja algorytmu generacji tła wraz z modułem segmentacji obiektów ruchomych i eliminacji cieni w układach FPGA serii Spartan 6), Automatyka : półrocznik Akademii Górniczo-Hutniczej im. Stanisława Staszica w Krakowie, vol. 15, pp. 197-217, 2011. T. Kryjak, M. Gorgon, Real-time implementation of moving object detection in video surveillance systems using FPGA, Computer Science Journal, vol. 12, pp. 149-162, 2011 2011. T. Kryjak, M. Komorkiewicz, and M. Gorgon, Real-time moving object detection for video surveillance system in FPGA, presented at the Design and Architectures for Signal and Image Processing (DASIP), 2011 Conference on, 2011. T. Kryjak, M. Komorkiewicz, and M. Gorgon, Single Low-Power FPGA Implementation of Moving Object Detection, presented at the FPL2011 Workshop on Computer Vision on Low-Power Reconfigurable Architectures, Chania, Krete, Greece, 2011 T. Kryjak and M. Gorgon, Parallel Implementation of Local Thresholding in Mitrion-C, International Journal of T. Kryjak and M. Gorgon, Parallel Implementation of Local Thresholding in Mitrion-C, International Journal of Applied Mathematics and Computer Science, vol. 20, pp. 571-580, Sep 2010. Informacje dodatkowe Brak 5 / 6
Nakład pracy studenta (bilans punktów ECTS) Forma aktywności studenta Samodzielne studiowanie tematyki zajęć Udział w wykładach Udział w ćwiczeniach laboratoryjnych Przygotowanie sprawozdania, pracy pisemnej, prezentacji, itp. Sumaryczne obciążenie pracą studenta Punkty ECTS za moduł Obciążenie studenta 15 godz 28 godz 28 godz 10 godz 81 godz 3 ECTS 6 / 6