Uproszczony schemat blokowy zespołu 8-bitowego timera przedstawiono na rys.1

Transkrypt

1 Dodatek C 1. Timer 8-bitowy (Timer0) 1.1. Opis układu Uproszczony schemat blokowy zespołu 8-bitowego timera przedstawiono na rys.1 Rys. 1. Schemat blokowy timera Źródłem sygnału taktującego może być zegar systemowy (clk I/O praca synchroniczna) lub zegar zewnętrzny (kwarc między TOSC1 i TOSC2 praca asynchroniczna). Sygnał ten, za pośrednictwem 10-bitowego preskalera podawany jest na wejście dwukierunkowego licznika 8-bitowego, którego stan jest kontrolowany za pomocą rejestru TCNT0 (0x32). Stan rejestru TCNT0 może być na bieżąco porównywany ze stanem rejestru OCR0 (0x31). Komparator może generować przerwanie i ustawiać flagę OCF0 oraz sterować pracą układu wytwarzania sygnału wyjściowego na nóżce OC0 (PB4) procesora. Flagi przerwań generowanych przez układ: OCF0 i TOV0 umieszczone są w rejestrze TIFR (0x36), natomiast maski przerwań: OCIE0 i TOIE0 występują w rejestrze TIMSK (0x37). Tryby pracy timera sterowane są za pomocą bitów w rejestrze TCCR0 (0x33) i ewentualnie ASSR (0x30).

2 1.2. Tryby pracy układu Tryb podstawowy (Normal Mode) W tym trybie pracy zawartość licznika TCNT0 jest z każdym taktem zwiększana o 1 (do wartości 0xFF), po przepełnieniu ustawiana jest flaga TOV0 i licznik zlicza dalej od zera. Flaga TOV0 zachowuje się więc jak dziewiąty bit licznika (z tą różnicą, że nie jest kasowana sprzętowo). W procedurze obsługi przerwania (adres 0x20) flaga TOV0 jest kasowana automatycznie i jest możliwość wprowadzenia bieżących zmian w ustawieniach timera. Układ komparatora wyjściowego może być wykorzystany do generowania przerwań w wybranych momentach (generowanie przebiegu na wyjściu w trybie normalnym nie jest zalecane) Tryb CTC (Clear Timer on Compare CTC Mode) W tym trybie pracy rejestr OCR0 ustala wartość maksymalną zliczania. Stan licznika jest zwiększany o jeden w każdym takcie, a po osiągnięciu wartości równej OCR0 licznik jest zerowany. Przykładowy przebieg czasowy pracy w trybie CTC przedstawiono na rys. 2. Rys. 2. Przebiegi w trybie CTC. W każdym cyklu stan rejestru OCR0 może być zmieniony, co daje możliwość generowania impulsów o różnej długości. Po zaprogramowaniu generatora przebiegu wyjściowego na zmianę stanu wyjścia OC0 przy każdym zrównaniu, uzyskamy przebieg o częstotliwości: fclk_i/o f = OC0 2 N (1 + OCR0) Zmienna N we wzorze oznacza współczynnik preskalera (1, 8, 32, 64, 128, 256 lub 1024). Po zrównaniu licznika z rejestrem OCR0 ustawiana jest flaga OCF0 i może być generowane przerwanie, którego obsługa umożliwi np. modyfikację zawartości rejestru OCR0. Tak jak w trybie podstawowym, flaga TOV0 jest ustawiana po ewentualnym osiągnięciu przez licznik stanu 0xFF. Zdarzenie wymuszenia zmiany stanu na wyjściu OC0 można wywołać w dowolnym momencie, bez przerwania, wysyłając sygnał stanu wysokiego na bit FOC0 w rejestrze TCCR0.

3 Tryb modulacji szerokości impulsów (Fast PWM Mode) Praca licznika jest jednokierunkowa. W tym trybie licznik zlicza od wartości minimalnej (0x00) w górę, do wartości maksymalnej (0xFF), po czym znów rozpoczyna zliczanie od wartości minimalnej. Przykładowy przebieg czasowy przedstawiono na rys. 3. Rys. 3. Przebiegi w trybie Fast PWM Zaprogramowanie generatora przebiegu wyjściowego w tryb nieodwracający powoduje wysyłanie na wyjście stanu niskiego po wykryciu zrównania z rejestrem OCR0, a stanu wysokiego po osiągnięciu wartości minimalnej. Częstotliwość przebiegu wyjściowego może być określona na podstawie zależności: fclk_i/o foc0 = N 256 gdzie N oznacza współczynnik preskalera. Ustawienie w OCR0 wartości minimalnej spowoduje generowanie na wyjściu wąskich szpilek w momentach osiągnięcia stanu maksymalnego, natomiast w przypadku ustawienia wartości maksymalnej, na wyjściu utrzymywany będzie cały czas stan wysoki (bądź niski w trybie odwracającym). Flaga TOV0 jest ustawiana każdorazowo, po osiągnięciu przez licznik wartości maksymalnej.

4 Tryb PWM z korekcją fazy (Phase Correct PWM Mode) Praca licznika jest dwukierunkowa. W tym trybie licznik zlicza od wartości minimalnej (0x00) w górę, do wartości maksymalnej (0xFF), po czym przełączany jest kierunek i następuje zliczanie w dół, do wartości minimalnej. Proces ten powtarza się okresowo. Przykładowy przebieg czasowy przedstawiono na rys. 4. Rys. 4. Przebiegi w trybie Phase Correct PWM Flaga TOV0 jest ustawiana każdorazowo, po osiągnięciu przez licznik wartości minimalnej, natomiast flaga OCF0 po zrównaniu z rejestrem OCR0. Poziome kreski zaznaczone na przebiegu wartości TCNT0 oznaczają momenty, w których stan licznika zrównał się z zawartością rejestru OCR0. Przy zaprogramowaniu generatora przebiegu wyjściowego w tryb nieodwracający, po wykryciu zrównania z rejestrem OCR0 podczas zliczania w górę na wyjście OC0 wysyłany jest stan niski, a podczas zliczania w dół - stan wysoki. Częstotliwość generowanego przebiegu PWM określona jest wzorem fclk_i/o foc0 = N 510 gdzie N oznacza współczynnik preskalera.

5 1.3. Rejestry związane z pracą Timera Rejestr TCCR0 Ustawianie trybu pracy timera Tryb pracy timera WGM01 WGM00 Normal 0 0 PWM, Phase Correct 0 1 CTC 1 0 Fast PWM 1 1 Programowanie wyjścia w trybie Normal lub CTC Tryb wyjścia COM01 COM00 Wyłączone 0 0 Przełączanie przy zrównaniu 0 1 Zerowanie przy zrównaniu 1 0 Ustawianie przy zrównaniu 1 1 Programowanie wyjścia w trybie Fast PWM Tryb wyjścia COM01 COM00 Wyłączone Zerowanie przy zrównaniu, ustawianie przy maksimum 1 0 Ustawianie przy zrównaniu, zerowanie przy maksimum 1 1 Programowanie wyjścia w trybie Phase Correct PWM Tryb wyjścia COM01 COM00 Wyłączone Zerowanie przy zrównaniu podczas zliczania w górę, ustawianie przy zrównaniu podczas zliczania w dół 1 0 Ustawianie przy zrównaniu podczas zliczania w górę, zerowanie przy zrównaniu podczas zliczania w dół 1 1 Wybór dzielnika sygnału zegarowego Tryb wyjścia CS02 CS01 CS00 Timer zatrzymany Bez preskalera (N=1) N= N= N= N= N= N=

6 Rejestr TCNT0 Rejestr licznika timera Rejestr OCR0 Rejestr komparatora Rejestr ASSR Rejestr trybu asynchronicznego. Gdy bit AS0 ma wartość 0, do sterowania timerem wykorzystywany jest sygnał zegara systemowego. W przeciwnym przypadku wykorzystywany jest sygnał z generatora kwarcowego, którego rezonator włączony jest między nóżkami TOSC1 (PG4) i TOSC2 (PG3) procesora Rejestr TIMSK Rejestr masek przerwań. Maska OCIE0 związana jest z przerwaniem komparatora (adres 0x001E), natomiast maska TOIE0 służy do sterowania przerwaniem przepełnienia licznika (adres 0x0020).

7 Rejestr TIFR Rejestr flag przerwań. TOV0 jest flagą przepełnienia licznika, natomiast OCF0 jest flagą przerwania komparatora. Flagi ustawiane są sprzętowo. Kasowanie flagi odbywa się w procedurze obsługi przerwania, lub przez wysłanie stanu wysokiego na odpowiedni bit rejestru.

8 2. Timer 16-bitowy (Timer1) 2.1. Opis układu Uproszczony schemat blokowy zespołu 16-bitowego timera przedstawiono na rys. 5. Rys. 5. Schemat blokowy timera Źródło sygnału taktującego może być wewnętrzne (zegar systemowy clk I/O za pośrednictwem 10-bitowego preskalera) lub zewnętrzne (zmiana stanu na końcówce T1 (PD6)). Sygnał ten, podawany jest na wejście dwukierunkowego licznika 16-bitowego, którego stan jest kontrolowany za pomocą pary rejestrów TCNT1H (0x2D) i TCNT1L (0x2C). Stan rejestru TCNT1 może być na bieżąco porównywany ze stanem par rejestrów: OCR1A (H-0x2B, L-0x2A), OCR1B (H-0x29, L-0x28), oraz OCR1C (H-0x79, L-0x78). Komparator może generować przerwania i ustawiać flagi OCF1A, OCF1B i OCF1C oraz sterować pracą układów wytwarzania sygnału wyjściowego na nóżkach OC1A (PB5), OC1B (PB6) i OC1C (PB7), procesora.

9 Stan rejestru TCNT1 może być przepisany do rejestru ICR1 (H-0x27, L-0x26) na żądanie podane na nóżkę ICP1 (PD4), z jednoczesnym ustawieniem flagi ICF1. Flagi przerwań generowanych przez układ: ICF1, OCF1A, OCF1B i TOV1 umieszczone są w rejestrze TIFR (0x36), natomiast flaga OCF1C w rejestrze ETIFR (0x7C). Maski przerwań: TICIE1, OCIE1A, OCIE1B i TOIE1 występują w rejestrze TIMSK (0x37), natomiast maska przerwania OCIE1C w rejestrze ETIMSK (0x7D). Tryby pracy timera sterowane są za pomocą bitów w rejestrach: TCCR1A (0x2F), TCCR1B (0x2E) i TCCR1C (0x7A). Rejestry TCNT1, OCR1A, OCR1B, OCR1C i ICR1 są rejestrami 16-bitowymi, do których dostęp realizowany jest za pomocą magistrali 8-bitowej, z wykorzystaniem 8-bitowego rejestru pomocniczego. Z tego powodu przy zapisie najpierw musi być obsłużony starszy bajt, a przy odczycie najpierw młodszy Tryby pracy układu Tryb podstawowy (Normal Mode) W tym trybie pracy zawartość licznika TCNT1 jest z każdym taktem zwiększana o 1 (do wartości 0xFFFF), po przepełnieniu ustawiana jest flaga TOV1 i licznik zlicza dalej od zera. Flaga TOV1 zachowuje się więc jak siedemnasty bit licznika (z tą różnicą, że nie jest kasowana sprzętowo). W procedurze obsługi przerwania (adres 0x1C) flaga TOV1 jest kasowana automatycznie i jest możliwość wprowadzenia bieżących zmian w ustawieniach timera. Układy komparatorów wyjściowych mogą być wykorzystane do generowania przerwań w wybranych momentach (generowanie przebiegów na wyjściach w trybie normalnym nie jest zalecane). Przechwytywanie stanu licznika do rejestru ICR1 umożliwia określanie odstępów między dwoma zdarzeniami zewnętrznymi (pod warunkiem, że wystąpią one w ramach jednego okresu zliczania).

10 Tryb CTC (Clear Timer on Compare CTC Mode) W tym trybie pracy wartość maksymalną zliczania ustala rejestr OCR1A lub, w zależności od ustawień - ICR1. Stan licznika jest zwiększany o jeden w każdym takcie, a po osiągnięciu wartości równej OCR1A (lub ICR1) licznik jest zerowany. Przykładowy przebieg czasowy pracy w trybie CTC przedstawiono na rys. 6. Rys. 6. Przebiegi w trybie CTC. W każdym cyklu stan rejestru OCR1A (ICR1) może być zmieniony, co daje możliwość generowania impulsów o różnej długości. Po osiągnięciu zrównania może być generowane przerwanie i ustawiana jest flaga OCF1A lub ICF1, w zależności od tego, który z rejestrów został wykorzystany do określenia wartości maksymalnej. Po zaprogramowaniu generatora przebiegu wyjściowego na zmianę stanu wyjścia OC1A przy każdym zerowaniu, uzyskamy przebieg o częstotliwości: fclk_i/o foc1 = 2 N (1 + OCR1A) lub fclk_i/o foc1 = 2 N (1 + ICR1) Zmienna N we wzorze oznacza współczynnik preskalera (1, 8, 64, 256 lub 1024). Tak jak w trybie podstawowym, flaga TOV1 jest ustawiana po ewentualnym osiągnięciu przez licznik stanu 0xFFFF i przejściu do stanu 0x0000.

11 Tryb modulacji szerokości impulsów (Fast PWM Mode) Praca licznika jest jednokierunkowa. W tym trybie licznik zlicza od wartości minimalnej (0x0000) w górę, do wartości maksymalnej (TOP), która może wynosić: 0x00FF (rozdzielczość 8-bitowa), 0x01FF (rozdzielczość 9-bitowa), 0x03FF (rozdzielczość 10-bitowa), stan rejestru ICR1 lub stan rejestru OCR1A. Następnie rozpoczyna się ponowne zliczanie od wartości minimalnej. Przykładowy przebieg czasowy przedstawiono na rys. 7. Rys. 7. Przebiegi w trybie Fast PWM Zaprogramowanie generatora przebiegu wyjściowego w tryb nieodwracający powoduje wysyłanie na wyjście (OC1A, OC1B lub OC1C) stanu niskiego po wykryciu zrównania z rejestrem (OCR1A, OCR1B lub OCR1C), a stanu wysokiego po osiągnięciu wartości minimalnej. Częstotliwość przebiegu wyjściowego może być określona na podstawie zależności: fclk_i/o foc0 = N TOP gdzie N oznacza współczynnik preskalera, a TOP jest wartością maksymalną zliczania. Flaga TOV1 jest ustawiana każdorazowo, po osiągnięciu przez licznik wartości maksymalnej.

12 Tryb PWM z korekcją fazy (Phase Correct PWM Mode) Praca licznika jest dwukierunkowa. W tym trybie licznik zlicza od wartości minimalnej (0x0000) w górę, do wartości maksymalnej (TOP jak dla Fast PWM), po czym przełączany jest kierunek i następuje zliczanie w dół, do wartości minimalnej. Proces ten powtarza się okresowo. Przykładowy przebieg czasowy przedstawiono na rys. 8. Rys. 8. Przebiegi w trybie Phase Correct PWM Flaga TOV1 jest ustawiana każdorazowo, po osiągnięciu przez licznik wartości minimalnej, natomiast flaga OCF1A lub ICF1 po zrównaniu z rejestrem porównania (OCR1A lub ICR1). Poziome kreski zaznaczone na przebiegu wartości TCNT1 oznaczają momenty, w których stan licznika zrównał się z zawartością rejestru porównania. Zmiana wartości maksymalnej zliczania może wystąpić przy osiągnięciu stanu minimalnego licznika. Może to spowodować pojawienie się niesymetrycznych fragmentów przebiegu (np. okres 3 na rys. 8). Przy zaprogramowaniu generatora przebiegu wyjściowego w tryb nieodwracający, po wykryciu zrównania z rejestrem (OCR1A, OCR1B lub OCR1C) podczas zliczania w górę na odpowiednim wyjściu (OC1A, OC1B lub OC1C) ustawiany jest stan niski, a podczas zliczania w dół - stan wysoki. Częstotliwość generowanego przebiegu PWM określona jest wzorem fclk_i/o foc0 = 2 N TOP gdzie N oznacza współczynnik preskalera, a TOP jest wartością maksymalną zliczania: 0x00FF (rozdzielczość 8-bitowa), 0x01FF (rozdzielczość 9-bitowa), 0x03FF (rozdzielczość 10-bitowa), stan rejestru ICR1 lub stan rejestru OCR1A.

13 Tryb PWM z korekcją fazy i częstotliwości (Phase and Frequency Correct PWM Mode) Praca licznika jest dwukierunkowa. W tym trybie, podobnie jak w przypadku trybu PWM z korecją fazy, licznik zlicza od wartości minimalnej (0x0000) w górę, do wartości maksymalnej (TOP jak dla Fast PWM), po czym przełączany jest kierunek i następuje zliczanie w dół, do wartości minimalnej. Proces ten powtarza się okresowo. Przykładowy przebieg czasowy przedstawiono na rys. 9. Rys. 9. Przebiegi w trybie Phase and Frequency Correct PWM Flaga TOV1 jest ustawiana każdorazowo, po osiągnięciu przez licznik wartości minimalnej, natomiast flaga OCF1A lub ICF1 po zrównaniu z rejestrem porównania (OCR1A lub ICR1). Przy zaprogramowaniu generatora przebiegu wyjściowego w tryb nieodwracający, po wykryciu zrównania z rejestrem (OCR1A, OCR1B lub OCR1C) podczas zliczania w górę na odpowiednim wyjściu (OC1A, OC1B lub OC1C) ustawiany jest stan niski, a podczas zliczania w dół - stan wysoki. Częstotliwość generowanego przebiegu PWM określona jest wzorem fclk_i/o foc0 = 2 N TOP gdzie N oznacza współczynnik preskalera. Wartość TOP może wynosić: 0x00FF (rozdzielczość 8-bitowa), 0x01FF (rozdzielczość 9-bitowa), 0x03FF (rozdzielczość 10-bitowa), stan rejestru ICR1 lub stan rejestru OCR1A.

14 2.3. Rejestry związane z pracą Timera Rejestry TCCR1A, TCCR1B i TCCR1C Nr bitu TCCR1A Wartość początkowa COM1A1 COM1A0 COM1B1 COM1B0 COM1C1 COM1C0 WGM11 WGM10 R/W R/W R/W R/W R/W R/W R/W R/W Nr bitu TCCR1B Wartość początkowa Nr bitu TCCR1C ICNC1 ICES1 - WGM13 WGM12 CS12 CS11 CS10 R/W R/W R R/W R/W R/W R/W R/W FOC1A FOC1B FOC1C Wartość początkowa R/W R/W R/W R R R R R Ustawianie trybu pracy timera Tryb pracy timera TOP WGM13 WGM12 WGM11 WGM10 Normal 0xFFFF PWM, Phase Correct, 8 bit 0x00FF PWM, Phase Correct, 9 bit 0x01FF PWM, Phase Correct, 10 bit 0x03FF CTC OCR1A Fast PWM, 8 bit 0x00FF Fast PWM, 9 bit 0x01FF Fast PWM, 10 bit 0x03FF PWM, Phase and Frequency Correct ICR PWM, Phase and Frequency Correct OCR1A PWM, Phase Correct ICR PWM, Phase Correct OCR1A CTC ICR Fast PWM ICR Fast PWM OCR1A Programowanie wyjścia OC1A w trybie Normal lub CTC (analogicznie OC1B i OC1C) Tryb wyjścia COM1A1 COM1A0 OC1A, OC1B i OC1C wyłączone 0 0 Przełączanie OC1A przy zrównaniu 0 1 Zerowanie OC1A przy zrównaniu 1 0 Ustawianie OC1A przy zrównaniu 1 1

15 Programowanie wyjść w trybie Fast PWM Tryb wyjścia COM1A1 COM1A0 OC1A, OC1B i OC1C wyłączone 0 0 Dla trybu 15: OC1B i OC1C odłączone, OC1A przełączane przy zrównaniu. 0 1 Pozostałe tryby: OC1A, OC1B i OC1C wyłączone. Zerowanie OC1A przy zrównaniu, ustawianie przy TOP 1 0 Ustawianie OC1A przy zrównaniu, zerowanie przy TOP 1 1 Programowanie wyjść w trybie Phase Correct PWM i Phase and Frequency Correct PWM Tryb wyjścia COM1A1 COM1A0 OC1A, OC1B i OC1C wyłączone 0 0 Dla trybu 9 lub 14: OC1B i OC1C odłączone, OC1A przełączane przy zrównaniu. 0 1 Pozostałe tryby: OC1A, OC1B i OC1C wyłączone. Zerowanie przy zrównaniu podczas zliczania w górę, ustawianie przy zrównaniu podczas zliczania w dół 1 0 Ustawianie przy zrównaniu podczas zliczania w górę, zerowanie przy zrównaniu podczas zliczania w dół 1 1 Wybór dzielnika sygnału zegarowego Tryb wyjścia CS12 CS11 CS10 Timer zatrzymany Bez preskalera (N=1) N= N= N= N= Zewnętrzne źródło (T1), zbocze opadające Zewnętrzne źródło (T1), zbocze narastające Rejestr TCNT1 Nr bitu TCNT1H TCNT1L TCNT1(15:8) TCNT1(7:0) Wartość początkowa R/W R/W R/W R/W R/W R/W R/W R/W bitowy rejestr licznika timera, dostęp 8-bitowy z wykorzystaniem rejestru pomocniczego, przechowującego zawartość starszego bajtu. Wymusza to kolejność operacji: przy zapisie do rejestru najpierw starszy bajt (TCNT1H) a następnie młodszy (TCNT1L), a przy odczycie odwrotnie. Operacja zapisu do tego rejestru blokuje najbliższe zdarzenie zrównania we wszystkich komparatorach.

16 Rejestry OCR1A, OCR1B, OCR1C oraz ICR1. Rejestr komparatora, 16-bitowy. Analogicznie rejestry OCR1B, OCR1C i ICR1. Dostęp 8- bitowy, podobnie jak w przypadku rejestru TCNT1. Rejestr ICR1 przechwytuje stan rejestru TCNT1 przy zmianie stanu na wejściu ICP1. Stan ten może być wykorzystywany jako wartość TOP w wybranych trybach pracy Rejestry TIMSK i ETIMSK Rejestry masek przerwań. Maski OCIE1A, OCIE1B i OCIE1C oraz TICIE1 związane są z przerwaniami komparatorów (adresy odpowiednio:0x18, 0x1A, 0x38 oraz 0x16), natomiast maska TOIE1 służy do sterowania przerwaniem przepełnienia licznika (adres 0x1C) Rejestry TIFR i ETIFR Nr bitu TIFR Wartość początkowa OCF2 TOV2 ICF1 OCF1A OCF1B TOV1 OCF0 TOV0 R/W R/W R/W R/W R/W R/W R/W R/W Nr bitu ETIFR ICF3 OCF3A OCF3B TOV3 OCF3C OCF1C Wartość początkowa R R R/W R/W R/W R/W R/W R/W Rejestry flag przerwań. TOV1 jest flagą przepełnienia licznika, natomiast OCF1A, OCF1B, OCF1C oraz ICF1 są flagami przerwań komparatorów. Flagi ustawiane są sprzętowo. Kasowanie flagi odbywa się w procedurze obsługi przerwania, lub przez wysłanie stanu wysokiego na odpowiedni bit rejestru.