Detekcja synchroniczna i PLL kład mnożący -detektor azy! VCC VCC wy, średnie Detekcja synchroniczna Gdy na wejścia podamy przebiegi o różnych częstotliwościach cos(ω i cos(ω t+) oraz ma dużą amplitudę to: cosϕ dla 0 dla ω ω ω ω Gdy na wejścia podamy przebiegi o różnych częstotliwościach rec(ω i rec(ω to: wy.średnie wy, średnie ( ϕ / ) 0 dla ω ω dla ω ω
Mnożenie dwućwiartkowe wyj średnie Mnożenie cztero-ćwiartkowe + - wyj średnie Mnożenie cyrowe A ExOR (albo) 3 wyj średnie
Detekcja synchroniczna VCC VCC C R (+) Acos( ω wy ; średnie A Detekcja synchroniczna kład mnożący detektor synchroniczny Obiekt izyczny R C Przesuwnik azy Inormacja o reakcji obiektu na wymuszenie Obiekt izyczny Filtr B~/RC RC rzędu 0s > B rzędu 0.Hz Detekcja synchroniczna Detekcja synchroniczna Detekcja homodynowa Lock- ampliier 3
Lock- ampliier przykład Detekcja synchroniczna gdy 0 Detektor kwadraturowy lub I&Q I Acos(ϕ) (.) Acos( ω Obiekt izyczny (+) (+ ) +90 o (.) Q As(ϕ) wy. średnie A Detektor synchroniczny scalony np. NE6 lub NE60 (może być mieszaczem) 4
Detektor synchroniczny scalony np. AD630 Modulacja DSB-S.C.!!! Pętla synchronizacji azowej PLL (Phase Locked-Loop) Służy do synchronizacji przebiegów -tzn. na wyjściu uzyskuje się sygnał o dokładnie tej samej częstotliwości, co sygnał wejściowy i tej samej azie (z dokładnością do stałej) ( ω ( t +ϕ) wej As ) t PLL wyj As t ( ω ( + ϕ + ϕ ) 0 PLL Synchronizuje się do częstotliwości podstawowej lub harmonicznych Może utrzymywać częstotliwość przy zanikach sygnału wejściowego (iltr całkujący) Sygnał wejściowy może być mocno zaszumiony lub zakłócany (azowo lub amplitudowo) Z szumu wyławia jeden sygnał (ma charakter iltru selektywnego) 5
PLL schemat blokowy Φ (s) Det. azy Filtr k d [V/rad] H(s)[V/V] u ϕ ϕ ϕ we wy u VCO k [rad/vs] Φ (s) Φ Φ As ( Φ Sygnały azy As ( Φ ( ωt + Φ ( ) ( ωt + Φ ( ) Całkujący charakter VCO As ( ω t + ϕ( ) As( Φ( ) dφ( ω( z deicji dt ω( ω + k u( z " potrzeby" dφ( ω0 + k u( dt ( ω + k u( ) Φ( 0 dt ω0t + k 0 k ϕ( ( s) s 0 t 0 t u( dt 0 W przekształceniu Laplace s całkowaniu odpowiada dzieleniu przez s 6
G PLL schemat blokowy Φ Φ k kd H ( s s otw ) Φ (s) Det. azy Filtr k d [V/rad] H(s)[V/V] u ϕ ϕ ϕ we wy u Φ (s) VCO k [rad/vs] Typ układu PLL Φ k Gotw kd H Φ s s typ licznik( s) ( wielomian( s)) Typ krotność zerowego bieguna transmitancji otwartej pętli PLL schemat blokowy Φ (s) Det. azy Filtr k d [V/rad] H(s)[V/V] u ϕ ϕ ϕ we wy u VCO Φ (s) k g [rad/vs] G zam Φ Φ kdkg H Licznik Licznik rzad s + k k H Mianownik s + reszta( s) d g Rząd układu rząd mianownika unkcji transmitancji układu z zamkniętą pętlą 7
Detektory azy układ próbkująco - pamiętający WE WY St we cos( wyśy 0 ϕ ) Detektory azy bramka EXOR A ExOR (albo) 3 Detektory azy klucz (układ mnożący) WE WY we 0 s( ω we St 0we cos( ϕ) wyśy 8
Detektory azy klucz (układ mnożący) WE WY St wy. średnie 0weϕ / Detektory azy układ mnożący VCC Gdy0 wy.średnie we 0 s( ω we Detektor podwójnie zrównoważony Double-balanced mixer VCC VCC 9
Detektory azy i częstotliwości z przerzutników D Detektory azy i częstotliwości z przerzutników D Generatory VCO - tegrator przerzutnik 0
Generatory VCO - ze sprzężeniem emiterowym I 4 BE C Bezpośrednia modulacja częstotliwości VCO- Voltage Controlled Oscillator VCC Ω LC Co C u V Ω Ω + ( m( )) 0 t Funkcja mocno nieliowa!!!!! PLL iltr R R C + RCs H + ( R + R ) Cs R R C + RCs H R Cs
PLL unkcja przenoszenia układu z pętlą otwartą R R C + R k k Cs d Gotw( s) + ( R + R ) Cs s Typ pierwszy R R C G otw + R k k Cs g R Cs s Typ drugi PLL unkcja przenoszenia układu z pętlą zamkniętą R τ R C R C K k k τ d R C ωn ωn ξ s + ωn K Gzam( s) s + ξω s + ω n n Rząd drugi ω L ξω n 8 ωc Kξωn ωn ( ω) t C ξω n K ωn ; τ + τ + Kτ ξ ωn K Pulsacja swobodna i stała tłumienie drugi PLL unkcja przenoszenia układu z pętlą zamkniętą R C τ R C τ RC K k d k R ω L ξω n 8 ωc Kξωn ωn t C ( ω) ξω n G zam ξω ns + ωn s + ξω s + ω ω K n τ n ; ξ τ n Rząd drugi K τ Pulsacja swobodna i stała tłumienie drugi
PLL - reakcja na sygnał wejściowy Φ G zam Φ ( Φ dφ ( ω( dt Φ Skokowa zmiana azy (np.. PSK impulsowa modulacja azy) Skokowa zmiana częstotliwości (np. FSK impulsowa modulacja częstotliwości) Liowa zmiana częstotliwości (np. modulacja chirp ) Φ ( ϕ Φ ωt ϕ Φ s ω s ( Φ Φ ( ωt V Φ 3 s PLL zakresy chwytania i trzymania u ω < ω < ω L C T tu k G k PLL proces synchronizacji u ω u k k t C 3
PLL zastosowania Demodulacja AM Detekcja synchroniczna Modulatory i demodulatory FM i PM Synteza częstotliwości Synchronizacja systemów telekomunikacyjnych Pętle scalone 4046 4046 detektor azy I 4
4046 komparator azy II 4046 charakterystyka Charakterystyka Detektor I (eor) Detektor II Brak sygnału na wejściu wyj 0 wyj m Przesunięcie azy we/wy 90deg dla 0 0 do 80 na granicach T 0deg Syn. Do harmonicznych synchronizuje Nie synchronizuje Odporność na szum duza mała T (trzymanie) max - m C (chwytanie) C < T (zależy od iltru) C T Detektor FM u( m( k Det. azy Filtr VCO ( ( ( + m( 0 ( + m( 0 ( + u( k 0 u( m( k 5
4046 zastosowanie demodulator FM Detektor synchroniczny AM Det. azy Filtr VCO VCC VCC 4046 zastosowanie demodulator AM 6
PLL układy scalone LM565 (do 500kHz) LM565 NE564 7
NE564 (do 50MHz) NE567 NE567 8
:k Synteza częstotliwości /k Det. azy Filtr VCO k n /n :n n k ADF4360-7 (350-800MHz) ADF4360-7 (350-800MHz) 9
ADF4360-7 generator 500MHz Podsumowanie detekcja synchroniczna i PLL Zasada detekcji synchronicznej Detektor podwójnie zrównoważony Detektor kwadraturowy Zasada działania PLL Przykłady bloków unkcjonalnych (detektor azy, VCO, iltr) Zastosowania (detektor AM, detektor FM i PM, synteza częstotliwości) 0