Errata do książki Multisim. Technika cyfrowa w przykładach.

Podobne dokumenty
Synteza strukturalna automatu Moore'a i Mealy

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Synteza strukturalna automatów Moore'a i Mealy

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie

Architektura komputerów Wykład 2

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium.

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

Asynchroniczne statyczne układy sekwencyjne

Synteza układów kombinacyjnych

Technika Cyfrowa 1 wykład 12: sekwencyjne układy przełączające

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Podstawy Techniki Cyfrowej Teoria automatów

Logiczne układy bistabilne przerzutniki.

Tranzystor JFET i MOSFET zas. działania

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

LICZNIKI PODZIAŁ I PARAMETRY

Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych

b) bc a Rys. 1. Tablice Karnaugha dla funkcji o: a) n=2, b) n=3 i c) n=4 zmiennych.

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 212

Automatyzacja i robotyzacja procesów produkcyjnych

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki

W jakim celu to robimy? Tablica Karnaugh. Minimalizacja

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014

zmiana stanu pamięci następuje bezpośrednio (w dowolnej chwili czasu) pod wpływem zmiany stanu wejść,

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

Sławomir Kulesza. Projektowanie automatów synchronicznych

PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Układy asynchroniczne

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

x x

Podstawowe układy cyfrowe

Układy asynchroniczne

LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Wykład nr 3 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Proste układy sekwencyjne

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Cyfrowe układy scalone c.d. funkcje

dwójkę liczącą Licznikiem Podział liczników:

ZADANIE 1. Rozwiązanie:

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

Teoria układów logicznych

dr inż. Małgorzata Langer Architektura komputerów

Technika Cyfrowa 1 wykład 11: liczniki sekwencyjne układy przełączające

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką":

Państwowa Wyższa Szkoła Zawodowa

2 Dana jest funkcja logiczna w następującej postaci: f(a,b,c,d) = Σ(0,2,5,8,10,13): a) zminimalizuj tę funkcję korzystając z tablic Karnaugh,

Podstawy Automatyki. Wykład 13 - Wprowadzenie do układów sekwencyjnych. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji

xx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

Zadania do wykładu 1, Zapisz liczby binarne w kodzie dziesiętnym: ( ) 2 =( ) 10, ( ) 2 =( ) 10, (101001, 10110) 2 =( ) 10

Automat Moore a. Teoria układów logicznych

Metoda Karnaugh. B A BC A

Kombinacyjne bloki funkcjonalne

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

Podstawy Automatyki. Wykład 12 - synteza i minimalizacja funkcji logicznych. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Energoelektroniki i Maszyn Elektrycznych REJESTRY

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Badanie rejestrów

Minimalizacja funkcji boolowskich - wykład 2

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8.

Badanie właściwości skramblera samosynchronizującego

Wstęp do Techniki Cyfrowej i Mikroelektroniki

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki

Wstęp do Techniki Cyfrowej... Algebra Boole a

POLITECHNIKA POZNAŃSKA

Układy sekwencyjne. 1. Czas trwania: 6h

Asynchroniczne statyczne układy sekwencyjne

Układy cyfrowe. Najczęściej układy cyfrowe służą do przetwarzania sygnałów o dwóch poziomach napięć:

Układy kombinacyjne i sekwencyjne. Podczas ćwiczenia poruszane będą następujące zagadnienia:

Spis treści. Przedmowa Wykaz oznaczeń Wstęp Układy kombinacyjne... 18

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

Technika cyfrowa Synteza układów kombinacyjnych

Architektura komputerów ćwiczenia Bramki logiczne. Układy kombinacyjne. Kanoniczna postać dysjunkcyjna i koniunkcyjna.

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa

Automatyka. Treść wykładów: Multiplekser. Układ kombinacyjny. Demultiplekser. Koder

5. UKŁADY TYPOWE 5.1. WIADOMOŚCI OGÓLNE

EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2015/2016

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

Laboratorium elektroniki. Ćwiczenie E55. Synchroniczne układy sekwencyjne. Wersja 1.0 (24 marca 2016)

Transkrypt:

. 3. 24 r. rrata do książki Multisim. Technika cyfrowa w przykładach.. str.5, źle jest zapisana postać funkcji wyjściowej równoważność (xclusive NOR, XNOR, NOR, XNOR), y 7 = a b + a b = a Ä b = a Å b 2. str. 67 w zapisie funkcji D,, B, A pominięto negację, ponadto funkcje realizowane przez poszczególne wyjścia projektowanego układu możemy zapisać jako: D(G3,G2,G,G) = Σ [2, 3, 4, 5, (,, 3, 8, 9, )] = = P [2, 3, 4, 5, (,, 3, 8, 9, ) ] = P[2, 6, 7, 5, 4 (,, 3, 8, 9, )] C(G3,G2,G,G)=Σ [4, 3, 5, 4, (,, 3, 8, 9, )] = P[4,3,5,4, (,,3,8,9,)] B(G3,G2,G,G)=Σ [7, 5, 2,4, (,, 3, 8, 9, )] = P ([7,5,2,4, (,,3,8,9,)]) A(G3,G2,G,G)=Σ [6, 5, 2, 5, (,, 3, 8, 9, )] = P ([6,5,2,5, (,,3,8,9,)]) 3. str. 68 powinno być g(...) g(x 9, X 8, X 7, X 6, X 5, X 4, X 3, X 2, X, X ) = X + X + X 7 4. str. 67 68 słowo większe należy poprawić na mniejsze, tę poprawkę należy wprowadzić dwukrotnie; prawidłowy tekst powinien brzmieć następująco: (zmianę zaznaczono pogrubioną czcionką) W celu określenia funkcji realizowanej przez poszczególne segmenty wskaźnika w przypadku, gdy ilość zer dla tej funkcji jest mniejsza, uwzględniamy te kombinacje, dla których funkcja wyjściowa przyjmuje wartość, następnie sumujemy bity wejściowe przyjmują-

ce wartość i negujemy otrzymaną sumę. Natomiast w przypadku, gdy ilość jedynek dla funkcji wyjściowej jest mniejsza uwzględniamy te kombinacje, dla których funkcja przyjmuje wartość, następnie sumujemy bity wejściowe przyjmujące wartość. 5. str. 7 błędnie określono wejścia adresowe Jest Zakładamy, że na wejścia adresowe A, B multipleksera podajemy odpowiednio bity wejściowe a i b. Powinno być Zakładamy, że na wejścia adresowe A, B multipleksera podajemy odpowiednio bity wejściowe c i d.

6. str. 73 - w tabeli stanów 5.6 brakuje wyraźnego oddzielenia wejść informacyjnych multipleksera Tabela 5.6 a b c d e y wejścia informacyjne multipleksera C ( d, e) = Π(2) C ( d, e) = Π(,2,3) = Π() C2 ( d, e) = Π(,2) C3 ( d, e) = Π(2,3) = d C4 ( d, e) = Π(,2) = e C5 ( d, e) = Π(,3) = Π(,2) = C2 C6 ( d, e) = C7 ( d, e) =

7. str. 74 punkty na charakterystyce z rysunku 5.28 zostały nieco przesunięte w prawo, prawidłowo powinny one przyjąć następującą postać Y y, y 2, y 3 7 5 3 X 5 5 x, x 2, x 3, x 4 8. str. 87 w tablicy wzbudzeń przerzutnika S R dla 2 stanów nie wpisano wartości dla Q(t), tablica stanów i wzbudzeń powinna przyjąć następującą postać : Tabela stanów wzbudzeń tablice Karnaugha S(t) R(t) Q(t) Q(t+) J(t) K(t) R(t),Q(t) X J(t) S(t) X X X X X X X R(t),Q(t) X K(t) S(t)? X X? X

9. str. 93 - w tablicach Karnaugha pominięto zaznaczenie niektórych sklejanych grup Uwaga: w opisie tablic Karnaugha pominięto czas t. Tab. 5. Tab. 5.2 QQ D(t) QQ D(t) Q3Q2 Q3Q2 D(t) = Q(t) + Q(t) = Å Q(t) D (t) = Q (t) Q(t) + Q (t) + Q (t) Q(t) = Q (t) [ + Q(t)] + Q (t) Q(t) Tab. 5.3 Tab. 5.4 QQ D2(t) QQ D3(t) Q3Q2 Q3Q2

. str. - w tabeli dla stanu A błędnie podano jedną przykładową sekwencję Oznaczenie i kodowanie stanów: Stan Opis Kodowanie Q 2 Q Q Przykładowe sekwencje A Liczba zer 3n+ i jedynek nieparzysta,,, B Liczba zer 3n+ i jedynek parzysta, C Liczba zer 3n+2 i jedynek nieparzysta,,, D Liczba zer 3n+2 i jedynek parzysta,, Liczba zer 3n i jedynek nieparzysta,, F Liczba zer 3n i jedynek parzysta,,. str. 2 nieprawidłowy zapis funkcji Y, brakuje symbolu działania (są przecinki) [ Q t), Q ( t), Q ( t) ] = Q ( t) + Q ( t) Q ( ) Y + 2 ( 2 t 2. str. 2 na rysunku 5.58 błędnie opisano graf pomiędzy stanami D oraz F A/ B/ G/ C/ /, D/ F/ Rys. 5.58. Graf Moore a projektowanego układu 3. str. 42 licznik pracujący według grafu 2 à à...6 à 5 à 2... Układ przedstawiony na rysunku 5.85 działa prawidłowo, czyli zgodnie z założeniami. Po zminimalizowaniu funkcji ~LOAD = ( Q + Q + Q + Q ) ( Q + Q + Q ) otrzymujemy ~LOAD = Q + Q + Q. Można więc zrealizowaną pętlę sprzężenia zwrotnego uprościć. A B D Układ z optymalną pętlą sprzężenia zwrotnego przedstawiono na rysunku poniżej (dwie wersje układowe). A B C D A B D

4. str. 49 - w tekście podano złą nazwę bramki, jest OR 4 wejściowa, powinno być AND 4 wejściowa (przy czym rysunek 5.92 jest prawidłowy) Do wykrycia takiego stanu teoretycznie wystarczyłaby bramka AND 4-wejściowa połączona z sygnałami QC2, QB2, QD i QA, jednak wspomniany błąd niewłaściwego modelowania stanów przejściowych powoduje konieczność dodatkowego dołączenia zanegowanych sygnałów QC i QB.