SPRZĘTOWA IMPLEMENTACJA TRANSFORMACJI CLARKA I PARKA
|
|
- Anna Brzezińska
- 6 lat temu
- Przeglądów:
Transkrypt
1 Grzegorz Góra, Grzegorz Karpiel, Piotr Mars, Radosław Sitek, Marek Goczał AGH Akademia Górniczo-Hutnicza, Kraków; Energylandia, Zator SPRZĘTOWA IMPLEMENTACJA TRANSFORMACJI CLARKA I PARKA HARDWARE IMPLEMENTATION OF THE CLARKE AND PARK TRANSFORMATIONS Streszczenie: Wykorzystanie układu FPGA jako platformy sprzętowej pozwala na równoległe przetwarzanie zadań oraz implementację wielu systemów na jednym układzie fizycznym. Te zalety układów reprogramowalnych skłoniły autorów do przedstawienia koncepcji systemu, który pozwala na implementację wielu sterowników dla napędów bezpośrednich małych i średnich mocy na jednym układzie fizycznym. Implementacja transformacji Clarka i Parka jest konieczna, aby proponowany system dawał możliwość zaprojektowania sterowników pracujących w trybie prądowym. Elementami zaprojektowanego modułu sprzętowej transformacji prądów fazowych do współrzędnych (d,q) są: komponent wykorzystujący algorytm CORDIC do wyznaczania wartości funkcji trygonometrycznych kąta wejściowego, zaimplementowany algorytm mnożenia sekwencyjnego oraz maszyna stanu, której zadaniem jest wyznaczenie transformaty przy pomocy wcześniej opisanych komponentów oraz podstawowych operacji arytmetycznych i logicznych. W celu weryfikacji zaimplementowanego modułu sprzętowego przygotowano system bazujący na softprocesorze Nios II umożliwiający: przygotowanie pseudolosowych danych wejściowych, weryfikację poprawności otrzymywanych wyników oraz pomiar czasu wykonywania transformacji przez testowany moduł. W podsumowaniu omówiono otrzymane błędy numeryczne oraz przedstawiono zalety i wady opracowanego modułu. Abstract: The FPGA chip utilization as a hardware platform enables the parallel processing of tasks and multiple systems on a single chip implementation. These advantages of the reprogrammable chips led authors to present the concept of the system, which allows the implementation of multiple controllers for the small and medium power direct drives on a single physical system. The Clarke and Park transformations implementation is essential to gives the possibility to design the working in current mode controllers for the proposed system. The designed module elements for hardware transformation of phase currents to the (d,q) coordinates are: component utilizing CORDIC algorithm for the calculation of trigonometric functions values of the input angle, the implemented sequential multiplication algorithm as well as the state machine which aims to determine the transform using the previously described components and basic arithmetic and logic operations. In order to verify the implemented hardware module, the system based on soft-processor Nios II was prepared which enables: preparation of pseudo-random input data, verification of the correctness of the obtained results, and the transformation execution time measurement of the tested module. In the conclusion, the obtained numerical errors were discussed as well as advantages and disadvantages of the developed module was presented. Słowa kluczowe: transformacja Clarka, Transformacja Parka, FPGA, CORDIC Keywords: Clarke Transform, Park transform, FPGA, CORDIC 1. Wstęp Układy FPGA (ang. Field-Programmable Gate Array) w ostatnich latach systematycznie zdobywają rynek aplikacji SoC (ang. System-on-a- Chip), co wynika z ich możliwości wykonywania równolegle zadań, tworzenia dedykowanych bloków i modułów sprzętowych, możliwości elastycznej budowy systemu oraz dużej liczby portów ogólnego przeznaczenia.[11] Układ FPGA to zintegrowany obwód stanowiący tablicę podstawowych bloków logicznych, w których użytkownik przy pomocy jednego z języków opisu sprzętu HDL (ang. Hardware Description Language) może zdefiniować połączenia oraz zadać wewnętrzną konfigurację. Układy rekonfigurowalne FPGA łączą więc zalety procesorów ogólnego przeznaczenia oraz układów cyfrowych, przy czym szybkość działania i stopień wykorzystania układu zależą w głównej mierze od projektanta oraz zastosowanych algorytmów. Dzięki możliwości równoległego przetwarzania zadań oraz implementacji wielu systemów na jednym układzie fizycznym układ FPGA wybrano jako platformę sprzętową do zaprojektowania sys-
2 24 23 Maszyny Elektryczne - Zeszyty Problemowe Nr 1/2017 (113) temu zintegrowanego sterownika dla wielu napędów bezpośrednich małych i średnich mocy. W proponowanym systemie użytkownik będzie miał możliwość zaprojektowania sterowania pozycyjnego, prędkościowego lub prądowego dla jednego lub kilku napędów typu PMSM (ang. Permanent Magnet Synchronous Motor) lub BLDC (ang. BrushLess Direct Current), korzystając z gotowych komponentów lub/i własnych modułów. Umieszczenie całego systemu sterowania w jednym układzie fizycznym pozwala obniżyć koszty, zwiększyć niezawodność poprzez wyeliminowanie zewnętrznych magistral wymiany danych pomiędzy układem nadrzędnym a sterownikami napędów oraz pomiędzy samymi sterownikami oraz poprawić jakość sterowania poprzez wyeliminowanie zewnętrznych torów analogowych służących do zadawania prędkości i przyspieszenia, które są podatne na szumy i zakłócenia oraz wprowadzają dodatkowe opóźnienie. Podejście takie daje także możliwość uwzględnienia w modelu matematycznym systemu nadrzędnego większej liczby parametrów pracy napędów. Projektowany system może być powszechnie wykorzystywany w aplikacjach typu SoC, jeśli zaimplementowane sterowanie dla jednego napędu nie zajmie więcej zasobów sprzętowych układu FPGA niż ok. 4 do 5 tys. elementów logicznych. Pozwoli to na zaprojektowanie systemu sterowania kilkoma napędami bezpośrednimi na powszechnie dostępnych i tanich układach o pojemności tys. elementów logicznych i osiągnięcie zużycia zasobów logicznych porównywalnych z podstawowymi wersjami soft-procesorów (np. Nios II). Aby spełnić to założenie transformata Clarka i Parka, konieczna w przypadku implementacji sterowania prądowego nie może przekraczać 1 tys. elementów logicznych. 2. Transformacja Clarka i Parka Transformata Clarka służy do odwzorowania wirującego w przestrzeni trójwymiarowej (a,b,c) wypadkowego wektora prądu na dwuosiowy stacjonarny układ współrzędnych prostokątnych (α,β) [2,3]. Oś α jest usytuowana zgodne z wektorem fazy a, natomiast oś β jest do niej prostopadła (Rys.1). Przebiegi wartości chwilowych prądów fazowych (a,b,c) oraz wektorów składowych α, β w dziedzinie czasu przedstawiono na (Rys.2). Rys. 1. Transformacja Clarka z przestrzeni trójwymiarowej a, b, c do przestrzeni dwuwymiarowej α, β [2] Rys. 2. Przebiegi prądów fazowych Ia, Ib,Ic oraz prądów składowych Iα, Iβ [2] Wektor prądu jest przedstawiony za pomocą dwóch składowych oraz zamiast trzech, które łatwo wyznaczyć za pomocą wzorów (1), (2), (3). Geometryczna suma prądów fazowych wynosi zawsze zero, stąd wystarczający jest tylko pomiar dwóch prądów fazowych, natomiast wartość trzeciego prądu fazowego wyznaczana jest na podstawie prostych obliczeń arytmetycznych. (1) (2) (3) Transformacja Parka jako odniesienie przyjmuje wirujący układ współrzędnych prostokątnych (d,q) gdzie oś d jest zorientowana zgodnie z kierunkiem wirującego pola wirnika (Rys.3). Operacja przejścia z jednego układu współrzędnych do drugiego polega na zrzutowaniu wartości składowych wektorów prądów, na osie wirującego układu (d,q), co przedstawiają wzory: (4), (5). Parametr występujący we wzorach na transformację, jest chwilowym położeniem kątowym wirnika [2,3]. (4) (5)
3 25 Rys. 3. Transformacja Parka ze stacjonarnej ramki α, β do wirującego układu współrzędnych d, q. Przebiegi czasowe prądów Id Iq [2] Dzięki zastosowaniu tej transformaty otrzymujemy dwie stałoprądowe składowe oraz, które posiadają swoja interpretacje fizyczną. Prąd odpowiada wartości strumienia magnesującego, natomiast jest interpretowany jako wartość momentu napędowego silnika [4]. W celu osiągnięcia największej sprawności silnika, algorytm regulacji powinien minimalizować wartość składowej, a maksymalizować wartość składowej [6]. 3. Sprzętowa implementacja transformacji Clarka i Parka Projektowany sterownik powinien pracować z częstotliwością próbkowania maksymalnie do 20kHz (dla standardowego zegara 50MHz to 2500 cykli) obliczenia transformacji nie powinny przekraczać ok 20% czasu okresu próbkowania czyli 500 cykli zegara. W związku z tym, że pomiar prądu w fazach silnika najczęściej odbywa się przez przetwornik analogowo-cyfrowy ADC (ang. Analog to Digital Converter) mierzący napięcie z czujnika prądu lub rezystora pomiarowego [1], zdecydowano że dane wejściowe będą przyjmowane w postaci podwójnej 16-bitowej magistrali z wartościami proporcjonalnymi do prądów w dwóch fazach silnika reprezentowanych w postaci całkowitoliczbowej ze znakiem w kodzie uzupełnień do dwóch U2. Pozwoli to w wielu przypadkach na bezpośrednie podłączenie wyjścia danych z modułu obsługi przetwornika ADC do bloku sprzętowego transformacji Clarka i Parka. Przy założeniu projektowym budowy sterownika małych i średnich mocy z prądem chwilowym maksymalnym ±25 A, rozdzielczość pomiaru będzie wynosiła w najgorszym przypadku ok ma (2 16 ~ 50 A). W przypadku sterownika napędów bezpośrednich, rozdzielczość taka jest wystarczająca do prawidłowej pracy systemu, ponieważ czułość czujników do pomiaru prądu, histereza charakterystyki napędów są około rząd wielkości większe. Wartości prądów we współrzędnych (d,q), po transformacji przedstawiane będą również w postaci dwóch 16- bitowych magistral w reprezentacji U Obliczanie funkcji trygonometrycznych Obliczanie wartości funkcji trygonometrycznych w aplikacjach typu embeded działających w trybie on-line jest zadaniem wymagającym wykorzystania znacznych zasobów sprzętowych (elementy logiczne, pamięć) lub czasu obliczeń. W klasycznych zastosowaniach, gdy wartości te mogą być wyznaczane z niską dokładnością (do kilkunastu bitów) stosuje się tablicowanie wartości LUT (ang. Look Up Table) czyli, wykorzystanie struktury w formie tablicy do przechowywania wcześniej obliczonych wyników, co daje oszczędność czasu wymaganego na ich wyznaczenie kosztem większego zużycia pamięci. Niestety rozmiar tablicy szybko rośnie i ta metoda staje się mało efektywna dla wysokich rozdzielczości. Druga metoda wykorzystuje aproksymację funkcji trygonometrycznych za pomocą wielomianów wysokich rzędów, co pozwala uzyskać duże dokładności otrzymywanych wyników w stosunku do metody tablicowania. Zwiększenie precyzji obliczeń odbywa się jednak kosztem wykonywania wielu podstawowych operacji arytmetycznych jak dodawanie, odejmowanie mnożenie lub/i dzielenie, dlatego też nie jest to rozwiązanie optymalne w przypadku implementacji na platformach sprzętowych, w których operacje mnożenia/dzielenia są czasochłonne. Ostatnim podejściem możliwym do zastosowania, gdy istnieje możliwość ingerencji w konfigurację architektury sprzętu jest użycie dedykowanego algorytmu do obliczania funkcji hiperbolicznych i trygonometrycznych zwanego CORDIC (ang. COordinate Rotation DIgital Computer), który swoje działanie opiera jedynie na operacjach dodawania, odejmowania, przesunięciach bitowych oraz tablicy o rozmiarach najczęściej nieprzekraczających kilkudziesięciu pozycji. Brak operacji mnożeń oraz dzieleń jest niewątpliwą zaletą tej metody. Algorytm CORDIC opiera się na cyklicznym wyznaczaniu współrzędnych punktu znajdującego się na kole jednostkowym poprzez rotację aktualnej pozycji o pewien ustalony kąt [7]. Wartość tego kąta musi spełniać zależność: tan(φ) = 2 i dla i należącego do zbioru liczb
4 26 23 Maszyny Elektryczne - Zeszyty Problemowe Nr 1/2017 (113) naturalnych, dlatego też jego wartość nie jest obliczana, w każdym kroku iteracji, lecz tablicowana [8]. Dzięki takiemu założeniu operacje mnożenia przez tangens kąta obrotu można zastąpić przesunięciem bitowym. Rys. 4. Transformacja układów współrzędnych na kole jednostkowym x = x cos(φ i ) y sin(φ i ) (5) y = y cos(φ i ) + x sin(φ i ) (6) x = cos(φ i )[ x y tg(φ i )] (7) y = cos(φ i )[ y + x tg(φ i )] (8) Składniki cos(φ i ) ulegają skumulowaniu w postaci iloczynu, którego wartość jest stałą dla zadanej ilości kroków iteracji (dalej oznaczana jako C). Wartość stałej C jest zawsze dodatnia i nie zależy od znaku kąta obrotu. Dodatkowo końcowe mnożenie przez skumulowany współczynnik C można zastąpić ustawiając współrzędne początkowe punktu na [X0,Y0] = [C, 0]. Transformacja układów współrzędnych na kole jednostkowym (Rys. 4) oraz zależności ją opisujące (5-8) przestawione są powyżej Mnożenie sekwencyjne Projektowanie układu mnożącego na platformie FPGA zawsze jest kompromisem pomiędzy szybkością działania bloku sprzętowego a zajętością zasobów logicznych układu [9]. Najczęściej można wyróżnić dwa podstawowe algorytmy: mnożenie równoległe stosowane gdy kluczowe są parametry częstotliwościowe i należy optymalizować układ mnożący pod kątem skrócenia czasu obliczeń oraz mnożenie sekwencyjne. Mnożenie sekwencyjne pozwala zaoszczędzić zasoby sprzętowe układu FPGA kosztem wydłużenia czasu otrzymania wyniku. Rys. 5. Schemat blokowy 4-bitowego mnożenia sekwencyjnego W przypadku implementacji bloku sprzętowego transformacji Clarka i Parka czas obliczeń transformaty będzie spełniał założenia systemu nawet w przypadku, gdy w każdym takcie zegara wyznaczony zostanie jeden bit iloczynu. Układ mnożący będzie więc optymalizowany pod kątem zużycia zasobów logicznych, dlatego zdecydowano użyć algorytmu przesuń i dodaj (ang. shift and add) [9,10], z powodu efektywnego wykorzystania zasobów sprzętowych. Danymi wejściowymi w mnożeniu sekwencyjnym są dwie 16-bitowe liczby ze znakiem przedstawione w reprezentacji U2, przy czym zakłada się, że argument a jest liczbą całkowitą (0-bitów po przecinku), natomiast argument b liczbą stałoprzecinkową z 15 bitami po przecinku. Wynikiem mnożenia jest liczba 16-bitowa w reprezentacji U2 znormalizowana do wartości całkowitoliczbowej (0-bitów po przecinku). W tej metodzie iloczyn logiczny argumentu, a (mnożnika) oraz jednego bitu argumentu b (mnożnej) stanowi częściowy element wyniku końcowego. W każdym kroku iteracji otrzymany rezultat cząstkowy należy dodać do otrzymanych rezultatów z poprzednich kroków iteracji, a następnie przesunąć o jeden bit w prawo. Po ilości cykli wynikających z długości mnożonych wektorów otrzymany zostanie wynik końcowy. Na rys. 5 przedstawiony został
5 27 schemat blokowy mnożenia sekwencyjnego wykorzystującego algorytm shift-and-add dla czterobitowych wartości wejściowych Sprzętowy moduł transformacji Clarka i Parka Rys. 6. Interfejs bloku sprzętowego transformacji Clarka i Parka Blok do transformacji prądów fazowych do współrzędnych w wirującym układzie (d,q) związanym z wirnikiem składa się z trzech komponentów: - zaimplementowanego algorytmu CORDIC do wyznaczenia wartości funkcji sin(x) oraz cos(x) kąta wejściowego, - zaimplementowanego algorytmu mnożenia sekwencyjnego pozwalającego na otrzymanie iloczynu dwóch argumentów w kodzie uzupełnień do dwóch, - prostej maszyny stanu, której zadaniem jest pobranie wartości wejściowych (prądów fazowych), wyznaczenie transformaty przy pomocy komponentów: CORDIC, mnożenia sekwencyjnego, oraz podstawowych operacji arytmetycznych i logicznych oraz zwrócenie wyniku końcowego. W celu zapewnienia uniwersalności w zastosowaniach modułu w różnych rodzinach układów reprogramowalnych do jego implementacji wykorzystywano tylko podstawowe elementy logiczne, bez użycia wbudowanych mnożarek, bloków pamięci, układów pll, itd. Cały moduł został zoptymalizowany pod kątem niskiego wykorzystania zasobów sprzętowych, dzięki zastosowaniu odpowiednich algorytmów obliczeniowych. Schemat blokowy przedstawia rysunek 7. Rys. 7. Schemat blokowy modułu sprzętowej transformacji Clarka i Parka 4. Testy bloku sprzętowego 4.1. System do testowania i weryfikacji Jako platformę sprzętową do implementacji oraz przeprowadzenia testów modułu transformacji prądów fazowych do prądów w wirującym układzie współrzędnych zastosowano układ Cyclone IV EP4CE115 firmy Altera w postaci zestawu edukacyjno-rozwojowego DE2-115 [12]. Płyta wyposażona jest w dużą liczbę układów peryferyjnych, co pozwala na implementację, testowanie oraz transmisję przez jeden z interfejsów szeregowych. Do przeprowadzenia testów bloku sprzętowego ClarkParkTransform użyto soft-procesor Rys. 8. System do testowania bloku transformacji Clarka i Parka
6 23 28 Maszyny Elektryczne - Zeszyty Problemowe Nr 1/2017 (113) Nios II, wyposażony dodatkowo w moduł UART (ang. Universal Asynchronous Receiver and Transmitter) do przesyłania wyników testu na komputer klasy PC (ang. Personal Computer) oraz pomocniczy moduł służący do pomiaru czasu wykonywania obliczeń przez weryfikowany moduł. Nios II jest 32-bitowym mikrocontrolerem typu RISC (ang. Reduced Instruction Set Computer) programowanym w języku C/C++, co pozwala na łatwe przygotowanie pseudolosowych danych wejściowych oraz porównanie wyników obliczeń na liczbach zmiennoprzecinkowych pojedynczej precyzji z rezultatami otrzymanymi z bloku ClarkParkTransform. Dane wejściowe, obliczone rezultaty oraz czasy obliczeń testowanego modułu wysyłane były przez interfejs UART to komputera. Tam, dokonano analizy błędów numerycznych oraz prezentacji rezultatów przeprowadzonych testów. Schemat blokowy systemu do weryfikacji modułu transformacji z programu Quartus II przedstawiony jest na rys Wyniki testów W celu weryfikacji poprawności wyników otrzymywanych przez zaimplementowany moduł sprzętowy wykorzystano wcześniej przygotowany system. Testy przeprowadzano dla miliona zestawów parametrów wejściowych (1000 s z próbkowaniem 1 khz), którymi były pseudolosowe wartości prądów fazowych oraz kąta obrotu. Czas obliczeń transformaty był stały i niezależnie od wejściowych parametrów wynosił 141 cykli zegara taktującego moduł. Wykorzystanie zasobów sprzętowych układu FPGA dla całego bloku transformacji oraz dwóch jego podstawowych komponentów: wyznaczania wartości funkcji trygonometrycznych (CordicComp) i mnożenia sekwencyjnego (SeqMulComp) przedstawia tabela 1. Tabela 1. Wykorzystanie zasobów sprzętowych przez moduł transformacji oraz poszczególne komponenty Blok sprzętowy Elementy logiczne Rejestry Bity pamięci Mnożarki 9-bitowe ClarkPark- Transform CordicComp SeqMulComp Na rysunkach 9 oraz 10 przedstawione są przebiegi błędów numerycznych w porównaniu z obliczeniami na liczbach zmiennoprzecinkowych pojedynczej precyzji. Maksymalny błąd wniósł 3.81 i 3.31, odpowiednio dla współrzędnej d i q, co przekłada się na błędy poniżej 3 ma dla największego zakładanego zakresu pomiaru prądu ±25A. Błąd średniokwadratowy MSE (ang. Mean Squared Error) dla obu składowych wyniósł około 0.5 ma. Dokładne wartości błędów przedstawione są w tabeli 2. Rys. 9. Błąd numeryczny obliczeń: składowa d prądu Rys. 10. Błąd numeryczny obliczeń: składowa q prądu Tabela 2. Wartości błędów numerycznych Wielkość Błąd bezwzględny Błąd przy maks. zakresie ±25A d [LSB] q [LSB] d [ma] q [ma] Błąd maksymalny Błąd średniokwadratowy Wartość średnia z funkcji błędu 5. Wnioski Przedstawiony w artykule moduł sprzętowej implementacji transformacji Clarka i Parka wykonujący operacje na 16-bitowych danych wejściowych pozwala na uzyskanie dokładności obliczeń z błędem maksymalnym nie przekraczającym 3 ma oraz błędem średnim około 0.5 ma dla największego zakresu pomiarowego
7 29 (± 25 A). Uzyskane dokładności pozwalają na użycie modułu jako elementu sterownika prądowego dla napędów bezpośrednich, ponieważ uzyskany błąd jest mniejszy od nieliniowości charakterystyk oraz poziomu szumów czujników do pomiaru prądu z badanego zakresu pomiarowego. Wykorzystanie zasobów sprzętowych układu FPGA poniżej jednego tysiąca elementów logicznych pozwala na zastosowanie modułu do zaimplementowania sterowania wieloma napędami bezpośrednimi na jednym układzie fizycznym. Szukając metod dalszej optymalizacji pod kątem zajętości zasobów sprzętowych należy podjąć próbę optymalizacji komponentu do wyznaczania wartości funkcji trygonometrycznych, jako zajmującego 55% zasobów całego bloku sprzętowego. Dodatkowo wykorzystanie w projektowaniu tylko podstawowych elementów logicznych pozwala na implementację modułu w dowolnej rodzinie układów reprogramowalnych. Krótki czas obliczeń transformaty Clarka i Parka w stosunku do okresu próbkowania sterownika (5.6% dla zegara taktującego 50 MHz i częstotliwości pracy sterownika 20 khz) pozwala użyć modułu do obliczeń transformacji dla wielu napędów pod warunkiem odpowiedniego multipleksowania danych wejściowych i wyników. 6. Literatura [1]. T. Rudnicki, R. Czerwiński: "Pomiar prądów fazowych silnika z magnesami trwałymi", Maszyny Elektryczne - Zeszyty Problemowe, nr 4, str , [2]. Microsemi: "Park, inverse Park and Clark, inverse Clark transformations MSS software implementation ", User Guide, str. 5-10, 2013 [3]. T. Rudnicki, R. Czerwieński, A. Fręchowicz: "Control drivers for PMSM motor, Maszyny Elektryczne - Zeszyty Problemowe, nr 90, str , [4]. A.S.N. Mokhtar, M.B.I. Raez, M. Marufuzzman, M.A.M. Ali: "Hardware Implementation of a High Speed Inverse Park Transformation Rusing CORDIC and PLL for FOC Brushless Servo Drive", Elektronika ir Elektrotechnika, ISSN , vol. 19 nr 3, [5]. L. Jarzebowicz: "Error Analysis of Calculating Average d-q Current Components using Regular Sampling and Park Transformation in FOC Drives", International Conference and Exposition on Electrical and Power Engineering (EPE),str , [6]. J. Przepiórkowski: "Trójfazowy falownik wektorowy zestaw ewaluacyjny TMS320F28035, część 1 Podstawy teoretyczne", Elektronika Praktyczna, nr 4, str , [7]. R. Andraka: "A survey of CORDIC algorithms for FPGA based computers", Andraka Consulting Group, 16 Arcadia Drive North Kingstown, 1998 [8]. T. Vladimirova and H. Tiggeler: "FPGA Implementation of Sine and Cosine Generators Using the CORDIC Algorithm", Surrey Space Centre University of Surrey. [9]. Z Navabi:"Digital Design and Implementation with Field Programmable Devices" Springer Science, ISBN: , str , [10]. S. Mirzaei, A. Hosangadi, R. Kastner: FPGA Implemen tation of High Speed FIR Filters Using Add and Shift Method, In Proc. ICCD, [11]. M. Petko, K. Gac, G. Karpiel, G. Góra: "Acceleration of parallel robot kinematic calculations in FPGA", IEEE International Conference on Industrial Technology, e-isbn: , str , [12]. Altera: Autorzy mgr inż. Grzegorz Góra; Akademia Górniczo- Hutnicza im. Stanisława Staszica w Krakowie al. Mickiewicza 30, Kraków ggora@agh.edu.pl; dr inż. Grzegorz Karpiel; Akademia Górniczo- Hutnicza im. Stanisława Staszica w Krakowie al. Mickiewicza 30, Kraków gkarpiel@agh.edu.pl; mgr inż. Piotr Mars; Akademia Górniczo- Hutnicza im. Stanisława Staszica w Krakowie al. Mickiewicza 30, Kraków mars@agh.edu.pl; Radosław Sitek; Energylandia, al. 3 Maja Zator; radoslawsitek@wp.pl Marek Goczał; Energylandia, al. 3 Maja Zator; marek@energy2000.pl
ANALIZA MOCY OBLICZENIOWEJ PLATFORM SPRZĘTOWYCH DLA WIELOOSIOWEGO STEROWNIKA NAPĘDÓW BEZPOŚREDNICH
Maszyny Elektryczne - Zeszyty Problemowe Nr 3/2018 (119) 23 Grzegorz Góra, Piotr Mars, Maciej Petko, Grzegorz Karpiel AGH Akademia Górniczo-Hutnicza, Kraków ANALIZA MOCY OBLICZENIOWEJ PLATFORM SPRZĘTOWYCH
Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich
Analiza mocy obliczeniowej platform sprzętowych dla wieloosiowego sterownika napędów bezpośrednich Grzegorz Góra, Piotr Mars, Maciej Petko, Grzegorz Karpiel 1. Wstęp Klasyczna architektura układu sterowania
IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7
Łukasz Deńca V rok Koło Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE
WYKORZYSTANIE PROCESORA SYGNAŁOWEGO DO STEROWANIA SILNIKIEM Z MAGNESAMI TRWAŁYMI
Zeszyty Problemowe Maszyny Elektryczne Nr 2/2013 (99) 259 Tomasz Rudnicki, Robert Czerwiński Politechnika Śląska, Gliwice WYKORZYSTANIE PROCESORA SYGNAŁOWEGO DO STEROWANIA SILNIKIEM Z MAGNESAMI TRWAŁYMI
POMIAR PRĄDÓW FAZOWYCH SILNIKA Z MAGNESAMI TRWAŁYMI
Zeszyty Problemowe Maszyny Elektryczne Nr 4/2012 (97) 57 Tomasz Rudnicki, Robert Czerwiński Politechnika Śląska, Gliwice POMIAR PRĄDÓW FAZOWYCH SILNIKA Z MAGNESAMI TRWAŁYMI PMSM PHASE CURRENT MEASUREMENT
Spis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM
Spis treści 1. Wstęp... 9 2. Ćwiczenia laboratoryjne... 12 2.1. Środowisko projektowania Quartus II dla układów FPGA Altera... 12 2.1.1. Cel ćwiczenia... 12 2.1.2. Wprowadzenie... 12 2.1.3. Przebieg ćwiczenia...
APROKSYMACJA FUNKCJI TRYGONOMETRYCZNYCH W ALGORYTMACH KOMUTACJI ELEKTRONICZNEJ NAPĘDÓW BEZPOŚREDNICH
15 Grzegorz Góra, Grzegorz Karpiel, Piotr Mars, Radosław Sitek, Marek Goczał AGH Akademia Górniczo-Hutnicza, Kraków; Energylandia, Zator APROKSYMACJA FUNKCJI TRYGONOMETRYCZNYCH W ALGORYTMACH KOMUTACJI
Metody optymalizacji soft-procesorów NIOS
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Warszawa, 27.01.2011
Projektowanie systemów za pomocą języków wysokiego poziomu ESL
Akademia Górniczo Hutnicza im. Stanisława Staszica w Krakowie Wydział IET Katedra Elektroniki Projektowanie systemów za pomocą języków wysokiego poziomu ESL Ćwiczenie 2 Implementacja funkcji Hash z użyciem
Budowa komputera Komputer computer computare
11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału
MIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
Parametryzacja przetworników analogowocyfrowych
Parametryzacja przetworników analogowocyfrowych wersja: 05.2015 1. Cel ćwiczenia Celem ćwiczenia jest zaprezentowanie istoty działania przetworników analogowo-cyfrowych (ADC analog-to-digital converter),
Metody numeryczne Technika obliczeniowa i symulacyjna Sem. 2, EiT, 2014/2015
Metody numeryczne Technika obliczeniowa i symulacyjna Sem. 2, EiT, 2014/2015 1 Metody numeryczne Dział matematyki Metody rozwiązywania problemów matematycznych za pomocą operacji na liczbach. Otrzymywane
Rozszerzony konspekt preskryptu do przedmiotu Sterowanie napędów i serwonapędów elektrycznych
Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Rozszerzony konspekt preskryptu do przedmiotu Sterowanie napędów i serwonapędów elektrycznych prof. dr hab. inż.
Szybkie układy mnożące
Szybkie układy mnożące Operacja mnożenia Operacje dodawania i mnożenia są podstawą algorytmów obliczania wartości innych złożonych funkcji matematycznych oraz przetwarzania sygnałów Implementacje bitowo-szeregowe
ANALIZA PRACY SILNIKA SYNCHRONICZNEGO Z MAGNESAMI TRWAŁYMI W WARUNKACH ZAPADU NAPIĘCIA
Zeszyty Problemowe Maszyny Elektryczne Nr 4/2014 (104) 89 Zygfryd Głowacz, Henryk Krawiec AGH Akademia Górniczo-Hutnicza, Kraków ANALIZA PRACY SILNIKA SYNCHRONICZNEGO Z MAGNESAMI TRWAŁYMI W WARUNKACH ZAPADU
Mechatronika i inteligentne systemy produkcyjne. Modelowanie systemów mechatronicznych Platformy przetwarzania danych
Mechatronika i inteligentne systemy produkcyjne Modelowanie systemów mechatronicznych Platformy przetwarzania danych 1 Sterowanie procesem oparte na jego modelu u 1 (t) System rzeczywisty x(t) y(t) Tworzenie
Szybkie układy mnożące
Szybkie układy mnożące Operacja mnożenia Operacje dodawania i mnożenia są podstawą algorytmów obliczania wartości innych złożonych funkcji matematycznych oraz przetwarzania sygnałów Implementacje bitowo-szeregowe
XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej
Zestaw pytań finałowych numer : 1 1. Wzmacniacz prądu stałego: własności, podstawowe rozwiązania układowe 2. Cyfrowy układ sekwencyjny - schemat blokowy, sygnały wejściowe i wyjściowe, zasady syntezy 3.
Wpływ nieliniowości elementów układu pomiarowego na błąd pomiaru impedancji
Wpływ nieliniowości elementów układu pomiarowego na błąd pomiaru impedancji Wiesław Miczulski* W artykule przedstawiono wyniki badań ilustrujące wpływ nieliniowości elementów układu porównania napięć na
Programowanie sterowników PLC wprowadzenie
Programowanie sterowników PLC wprowadzenie Zakład Teorii Maszyn i Automatyki Katedra Podstaw Techniki Felin p.110 http://ztmia.ar.lublin.pl/sips waldemar.samociuk@up.lublin,pl Sterowniki programowalne
Projektowanie. Projektowanie mikroprocesorów
WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna
Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe
Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo / analogowe W cyfrowych systemach pomiarowych często zachodzi konieczność zmiany sygnału cyfrowego na analogowy, np. w celu
Adam Korzeniewski - p. 732 dr inż. Grzegorz Szwoch - p. 732 dr inż.
Adam Korzeniewski - adamkorz@sound.eti.pg.gda.pl, p. 732 dr inż. Grzegorz Szwoch - greg@sound.eti.pg.gda.pl, p. 732 dr inż. Piotr Odya - piotrod@sound.eti.pg.gda.pl, p. 730 Plan przedmiotu ZPS Cele nauczania
Układy arytmetyczne. Joanna Ledzińska III rok EiT AGH 2011
Układy arytmetyczne Joanna Ledzińska III rok EiT AGH 2011 Plan prezentacji Metody zapisu liczb ze znakiem Układy arytmetyczne: Układy dodające Półsumator Pełny sumator Półsubtraktor Pełny subtraktor Układy
PRZEGLĄD KONSTRUKCJI JEDNOFAZOWYCH SILNIKÓW SYNCHRONICZNYCH Z MAGNESAMI TRWAŁYMI O ROZRUCHU BEZPOŚREDNIM
51 Maciej Gwoździewicz, Jan Zawilak Politechnika Wrocławska, Wrocław PRZEGLĄD KONSTRUKCJI JEDNOFAZOWYCH SILNIKÓW SYNCHRONICZNYCH Z MAGNESAMI TRWAŁYMI O ROZRUCHU BEZPOŚREDNIM REVIEW OF SINGLE-PHASE LINE
PL B1. Sposób i układ pomiaru całkowitego współczynnika odkształcenia THD sygnałów elektrycznych w systemach zasilających
RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 210969 (13) B1 (21) Numer zgłoszenia: 383047 (51) Int.Cl. G01R 23/16 (2006.01) G01R 23/20 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)
LABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Zasady arytmetyki stałoprzecinkowej oraz operacji arytmetycznych w formatach Q
LABORAORIUM PROCESORY SYGAŁOWE W AUOMAYCE PRZEMYSŁOWEJ Zasady arytmetyki stałoprzecinkowej oraz operacji arytmetycznych w formatach Q 1. Zasady arytmetyki stałoprzecinkowej. Kody stałopozycyjne mają ustalone
ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS
inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz
ĆWICZENIE nr 3. Badanie podstawowych parametrów metrologicznych przetworników analogowo-cyfrowych
Politechnika Łódzka Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych WWW.DSOD.PL LABORATORIUM METROLOGII ELEKTRONICZNEJ ĆWICZENIE nr 3 Badanie podstawowych parametrów metrologicznych przetworników
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Opiekun naukowy: dr
Wykład 4. Przegląd mikrokontrolerów 16-bit: - PIC24 - dspic - MSP430
Wykład 4 Przegląd mikrokontrolerów 16-bit: - PIC24 - dspic - MSP430 Mikrokontrolery PIC Mikrokontrolery PIC24 Mikrokontrolery PIC24 Rodzina 16-bitowych kontrolerów RISC Podział na dwie podrodziny: PIC24F
TRÓJFAZOWY RÓWNOLEGŁY ENERGETYCZNY FILTR AKTYWNY ZE Z ZMODYFIKOWANYM ALGORYTMEM STEROWANIA OPARTYM NA TEORII MOCY CHWILOWEJ
TRÓJFAZOWY RÓWNOLEGŁY ENERGETYCZNY FILTR AKTYWNY ZE ZMODYFIKOWANYM ALGORYTMEM STEROWANIA OPARTYM NA TEORII MOCY CHWILOWEJ Instytut Inżynierii Elektrycznej, Wydział Elektrotechniki, Elektroniki i Informatyki,
Budowa Mikrokomputera
Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,
WZORCOWANIE MOSTKÓW DO POMIARU BŁĘDÓW PRZEKŁADNIKÓW PRĄDOWYCH I NAPIĘCIOWYCH ZA POMOCĄ SYSTEMU PRÓBKUJĄCEGO
PROBLEMS AD PROGRESS METROLOGY PPM 18 Conference Digest Grzegorz SADKOWSK Główny rząd Miar Samodzielne Laboratorium Elektryczności i Magnetyzmu WZORCOWAE MOSTKÓW DO POMAR BŁĘDÓW PRZEKŁADKÓW PRĄDOWYCH APĘCOWYCH
Autoreferat Rozprawy Doktorskiej
Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej Autoreferat Rozprawy Doktorskiej Krzysztof Kogut Real-time control
Podstawy Informatyki. Inżynieria Ciepła, I rok. Wykład 5 Liczby w komputerze
Podstawy Informatyki Inżynieria Ciepła, I rok Wykład 5 Liczby w komputerze Jednostki informacji Bit (ang. bit) (Shannon, 948) Najmniejsza ilość informacji potrzebna do określenia, który z dwóch równie
Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop Spis treści
Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop. 2017 Spis treści O autorze 9 Wprowadzenie 11 Rozdział 1. Sterownik przemysłowy 15 Sterownik S7-1200 15 Budowa zewnętrzna
Sprawdzian test egzaminacyjny 2 GRUPA I
... nazwisko i imię ucznia Sprawdzian test egzaminacyjny 2 GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.
Elektronika cyfrowa i mikroprocesory. Dr inż. Aleksander Cianciara
Elektronika cyfrowa i mikroprocesory Dr inż. Aleksander Cianciara Sprawy organizacyjne Warunki zaliczenia Lista obecności Kolokwium końcowe Ocena końcowa Konsultacje Poniedziałek 6:-7: Kontakt Budynek
Aproksymacja funkcji a regresja symboliczna
Aproksymacja funkcji a regresja symboliczna Problem aproksymacji funkcji polega na tym, że funkcję F(x), znaną lub określoną tablicą wartości, należy zastąpić inną funkcją, f(x), zwaną funkcją aproksymującą
Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA. Autor: Daniel Słowik
Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA Autor: Daniel Słowik Promotor: Dr inż. Daniel Kopiec Wrocław 016 Plan prezentacji Założenia i cel
Współczesne techniki informacyjne
Współczesne techniki informacyjne są multimedialne, można oczekiwać, że po cywilizacji pisma (i druku) nastąpi etap cywilizacji obrazowej czyli coraz większa jest potrzeba gromadzenia i przysyłania wielkiej
Przetwornik analogowo-cyfrowy
Przetwornik analogowo-cyfrowy Przetwornik analogowo-cyfrowy A/C (ang. A/D analog to digital; lub angielski akronim ADC - od słów: Analog to Digital Converter), to układ służący do zamiany sygnału analogowego
Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall
Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu
Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08
Mikrokontrolery 16-bitowe Oferowane obecnie na rynku mikrokontrolery 16-bitowe opracowane zostały pomiędzy połowa lat 80-tych a początkiem lat 90-tych. Ich powstanie było naturalną konsekwencją ograniczeń
APLIKACJA NAPISANA W ŚRODOWISKU LABVIEW SŁUŻĄCA DO WYZNACZANIA WSPÓŁCZYNNIKA UZWOJENIA MASZYNY INDUKCYJNEJ
POZNAN UNIVE RSITY OF TE CHNOLOGY ACADE MIC JOURNALS No 83 Electrical Engineering 2015 Damian BURZYŃSKI* Leszek KASPRZYK* APLIKACJA NAPISANA W ŚRODOWISKU LABVIEW SŁUŻĄCA DO WYZNACZANIA WSPÓŁCZYNNIKA UZWOJENIA
Komputerowa optymalizacja obwodu elektromagnetycznego przekładników prądowych
JAŁMUŻNY Wiesław 1 ADAMCZEWSKA Danuta 1 BOROWSKA - BANAŚ Iwonna 1 Komputerowa optymalizacja obwodu elektromagnetycznego przekładników prądowych WSTĘP Przekładniki prądowe są wykorzystywane zarówno do rozliczania
Wprowadzenie do architektury komputerów systemy liczbowe, operacje arytmetyczne i logiczne
Wprowadzenie do architektury komputerów systemy liczbowe, operacje arytmetyczne i logiczne 1. Bit Pozycja rejestru lub komórki pamięci służąca do przedstawiania (pamiętania) cyfry w systemie (liczbowym)
Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).
Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów
Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek
Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable
Systemy na Chipie. Robert Czerwiński
Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki
Programowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 2: Reprezentacja danych Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Kilka ciekawostek Zapisy binarny, oktalny, decymalny
Imię i nazwisko (e mail) Grupa:
Wydział: EAIiE Kierunek: Imię i nazwisko (e mail) Rok: Grupa: Zespół: Data wykonania: LABORATORIUM METROLOGII Ćw. 12: Przetworniki analogowo cyfrowe i cyfrowo analogowe budowa i zastosowanie. Ocena: Podpis
Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.
Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów
LEKCJA TEMAT: Współczesne procesory.
LEKCJA TEMAT: Współczesne procesory. 1. Wymagania dla ucznia: zna pojęcia: procesor, CPU, ALU, potrafi podać typowe rozkazy; potrafi omówić uproszczony i rozszerzony schemat mikroprocesora; potraf omówić
Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.
Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych
WERYFIKACJA METOD OBLICZENIOWYCH SILNIKÓW TARCZOWYCH Z MAGNESAMI TRWAŁYMI
Prace Naukowe Instytutu Maszyn, Napędów i Pomiarów Elektrycznych Nr 66 Politechniki Wrocławskiej Nr 66 Studia i Materiały Nr 32 2012 Tomasz WOLNIK* Tadeusz GLINKA* maszyny z magnesami trwałymi, silniki
PRZEWODNIK PO PRZEDMIOCIE
Nazwa przedmiotu: Jednostki obliczeniowe w zastosowaniach mechatronicznych Kierunek: Mechatronika Rodzaj przedmiotu: dla specjalności Systemy Sterowania Rodzaj zajęć: Wykład, laboratorium Computational
Zastosowania mikrokontrolerów w przemyśle
Zastosowania mikrokontrolerów w przemyśle Cezary MAJ Katedra Mikroelektroniki i Technik Informatycznych Współpraca z pamięciami zewnętrznymi Interfejs równoległy (szyna adresowa i danych) Multipleksowanie
Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.
Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN
PL B1. Sposób i układ sterowania przemiennika częstotliwości z falownikiem prądu zasilającego silnik indukcyjny
RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 199628 (13) B1 (21) Numer zgłoszenia: 367654 (51) Int.Cl. H02P 27/04 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 04.05.2004
CZYM JEST KARTA GRAFICZNA.
Karty Graficzne CZYM JEST KARTA GRAFICZNA. Karta graficzna jest kartą rozszerzeń, umiejscawianą na płycie głównej poprzez gniazdo PCI lub AGP, która odpowiada w komputerze za obraz wyświetlany przez monitor.
WPŁYW ADDYTYWNYCH ZAKŁÓCEŃ TYPU SINUSOIDALNEGO SYGNAŁÓW WEJŚCIOWYCH REGULATORÓW PI W UKŁADZIE FOC Z SILNIKIEM INDUKCYJNYM NA PRĘDKOŚĆ OBROTOWĄ
POZNAN UNIVE RSITY OF TE CHNOLOGY ACADE MIC JOURNALS No 83 Electrical Engineering 2015 Wiktor HUDY* Kazimierz JARACZ* WPŁYW ADDYTYWNYCH ZAKŁÓCEŃ TYPU SINUSOIDALNEGO SYGNAŁÓW WEJŚCIOWYCH REGULATORÓW PI
Przetworniki cyfrowo-analogowe C-A CELE ĆWICZEŃ PODSTAWY TEORETYCZNE
Przetworniki cyfrowo-analogowe C-A CELE ĆWICZEŃ Zrozumienie zasady działania przetwornika cyfrowo-analogowego. Poznanie podstawowych parametrów i działania układu DAC0800. Poznanie sposobu generacji symetrycznego
SPOSOBY POMIARU KĄTÓW W PROGRAMIE AutoCAD
Dr inż. Jacek WARCHULSKI Dr inż. Marcin WARCHULSKI Mgr inż. Witold BUŻANTOWICZ Wojskowa Akademia Techniczna SPOSOBY POMIARU KĄTÓW W PROGRAMIE AutoCAD Streszczenie: W referacie przedstawiono możliwości
Analiza ilościowa w przetwarzaniu równoległym
Komputery i Systemy Równoległe Jędrzej Ułasiewicz 1 Analiza ilościowa w przetwarzaniu równoległym 10. Analiza ilościowa w przetwarzaniu równoległym...2 10.1 Kryteria efektywności przetwarzania równoległego...2
Obliczenia polowe silnika przełączalnego reluktancyjnego (SRM) w celu jego optymalizacji
Akademia Górniczo Hutnicza im. Stanisława Staszica w Krakowie Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki Studenckie Koło Naukowe Maszyn Elektrycznych Magnesik Obliczenia polowe silnika
Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań
Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań Mirosław Firlej Opiekun: dr hab. inż. Marek Idzik Faculty of Physics and Applied Computer Science AGH University of
Architektura systemów komputerowych. Poziom układów logicznych. Układy mnoŝące i dzielące
Architektura systemów komputerowych Poziom układów logicznych. Układy mnoŝące i dzielące Cezary Bolek Katedra Informatyki Plan wykładu Układy mnoŝące liczby całkowite MnoŜenie liczb bez znaku MnoŜarka
Automatyzacja procesu tworzenia sprzętowego narzędzia służącego do rozwiązywania zagadnienia logarytmu dyskretnego na krzywych eliptycznych
Automatyzacja procesu tworzenia sprzętowego narzędzia służącego do rozwiązywania zagadnienia logarytmu dyskretnego na krzywych eliptycznych Autor: Piotr Majkowski Pod opieką: prof. Zbigniew Kotulski Politechnika
Programowanie sterowników przemysłowych / Jerzy Kasprzyk. wyd. 2 1 dodr. (PWN). Warszawa, Spis treści
Programowanie sterowników przemysłowych / Jerzy Kasprzyk. wyd. 2 1 dodr. (PWN). Warszawa, 2017 Spis treści Przedmowa 11 ROZDZIAŁ 1 Wstęp 13 1.1. Rys historyczny 14 1.2. Norma IEC 61131 19 1.2.1. Cele i
1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro
1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik
Politechnika Gdańska WYDZIAŁ ELEKTRONIKI TELEKOMUNIKACJI I INFORMATYKI. Katedra Metrologii i Optoelektroniki. Metrologia. Ilustracje do wykładu
Politechnika Gdańska WYDZIAŁ ELEKTRONIKI TELEKOMUNIKACJI I INFORMATYKI Katedra Metrologii i Optoelektroniki Metrologia Studia I stopnia, kier Elektronika i Telekomunikacja, sem. 2 Ilustracje do wykładu
Implementacja algorytmu szyfrującego
Warszawa 25.01.2008 Piotr Bratkowski 4T2 Przemysław Tytro 4T2 Dokumentacja projektu Układy Cyfrowe Implementacja algorytmu szyfrującego serpent w układzie FPGA 1. Cele projektu Celem projektu jest implementacja
Metoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym
Bi u l e t y n WAT Vo l. LXI, Nr 3, 2012 Metoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym Bronisław Stec, Czesław Rećko Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Radioelektroniki,
Plan wykładu. Architektura systemów komputerowych. MnoŜenie realizacja sprzętowa (wersja 1) Układy mnoŝące liczby całkowite.
Plan wykładu rchitektura systemów komputerowych Poziom układów logicznych. Układy mnoŝące i dzielące Cezary Bolek Katedra Informatyki Układy mnoŝące liczby całkowite MnoŜenie liczb bez znaku MnoŜarka sekwencyjna
MODEL STANOWISKA DO BADANIA OPTYCZNEJ GŁOWICY ŚLEDZĄCEJ
Mgr inż. Kamil DZIĘGIELEWSKI Wojskowa Akademia Techniczna DOI: 10.17814/mechanik.2015.7.232 MODEL STANOWISKA DO BADANIA OPTYCZNEJ GŁOWICY ŚLEDZĄCEJ Streszczenie: W niniejszym referacie zaprezentowano stanowisko
APPLICATION OF ADUC MICROCONTROLLER MANUFACTURED BY ANALOG DEVICES FOR PRECISION TENSOMETER MEASUREMENT
Sławomir Marczak - IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński - opiekun naukowy APPLICATION OF ADUC MICROCONTROLLER MANUFACTURED BY ANALOG DEVICES FOR PRECISION TENSOMETER MEASUREMENT
Technika Mikroprocesorowa
Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa
Przykładowe pytania DSP 1
Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..
Zapis liczb binarnych ze znakiem
Zapis liczb binarnych ze znakiem W tej prezentacji: Zapis Znak-Moduł (ZM) Zapis uzupełnień do 1 (U1) Zapis uzupełnień do 2 (U2) Zapis Znak-Moduł (ZM) Koncepcyjnie zapis znak - moduł (w skrócie ZM - ang.
WYBÓR PUNKTÓW POMIAROWYCH
Scientific Bulletin of Che lm Section of Technical Sciences No. 1/2008 WYBÓR PUNKTÓW POMIAROWYCH WE WSPÓŁRZĘDNOŚCIOWEJ TECHNICE POMIAROWEJ MAREK MAGDZIAK Katedra Technik Wytwarzania i Automatyzacji, Politechnika
Politechnika Gdańska. Gdańsk, 2016
Politechnika Gdańska Wydział Elektroniki, Telekomunikacji i Informatyki Katedra Systemów Geoinformatycznych Aplikacje Systemów Wbudowanych Programowalne Sterowniki Logiczne (PLC) Krzysztof Bikonis Gdańsk,
Przemienniki częstotliwości seria S100
Przemienniki częstotliwości seria S100 Charakterystyka: Nowoczesność, uniwersalność, prostota i bardzo korzystny współczynnik jakości do ceny, to główne cechy wyróżniające nową serię, na tle modeli konkurencji.
Architektura komputerów
Architektura komputerów Tydzień 4 Tryby adresowania i formaty Tryby adresowania Natychmiastowy Bezpośredni Pośredni Rejestrowy Rejestrowy pośredni Z przesunięciem stosowy Argument natychmiastowy Op Rozkaz
Klasyfikacja metod przetwarzania analogowo cyfrowego (A/C, A/D)
Klasyfikacja metod przetwarzania analogowo cyfrowego (A/C, A/D) Metody pośrednie Metody bezpośrednie czasowa częstotliwościowa kompensacyjna bezpośredniego porównania prosta z podwójnym całkowaniem z potrójnym
Struktury specjalizowane wykorzystywane w mikrokontrolerach
Struktury specjalizowane wykorzystywane w mikrokontrolerach Przetworniki analogowo-cyfrowe i cyfrowoanalogowe Interfejsy komunikacyjne Zegary czasu rzeczywistego Układy nadzorujące Układy generacji sygnałów
Zastowowanie transformacji Fouriera w cyfrowym przetwarzaniu sygnałów
31.01.2008 Zastowowanie transformacji Fouriera w cyfrowym przetwarzaniu sygnałów Paweł Tkocz inf. sem. 5 gr 1 1. Dźwięk cyfrowy Fala akustyczna jest jednym ze zjawisk fizycznych mających charakter okresowy.
Szybkie prototypowanie w projektowaniu mechatronicznym
Szybkie prototypowanie w projektowaniu mechatronicznym Systemy wbudowane (Embedded Systems) Systemy wbudowane (ang. Embedded Systems) są to dedykowane architektury komputerowe, które są integralną częścią
Podstawowe funkcje przetwornika C/A
ELEKTRONIKA CYFROWA PRZETWORNIKI CYFROWO-ANALOGOWE I ANALOGOWO-CYFROWE Literatura: 1. Rudy van de Plassche: Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe, WKŁ 1997 2. Marian Łakomy, Jan Zabrodzki:
METODY ZINTEGROWANEGO PROJEKTOWANIA SPRZĘTU I OPROGRAMOWANIA Z WYKORZYSTANIEM NOWOCZESNYCH UKŁADÓW PROGRAMOWALNYCH
METODY ZINTEGROWANEGO PROJEKTOWANIA SPRZĘTU I OPROGRAMOWANIA Z WYKORZYSTANIEM NOWOCZESNYCH UKŁADÓW PROGRAMOWALNYCH Arkadiusz Bukowiec mgr inż. Agnieszka Węgrzyn Instytut Informatyki i Elektroniki, Uniwersytet
Arytmetyka stało i zmiennoprzecinkowa
Arytmetyka stało i zmiennoprzecinkowa Michał Rudowicz 171047 Łukasz Sidorkiewicz 170991 Piotr Lemański 171009 Wydział Elektroniki Politechnika Wrocławska 26 października 2011 Spis Treści 1 Reprezentacja
Altera MAX10: nowa generacja FPGA i jej nowe możliwości
Altera MAX10: nowa generacja FPGA i jej nowe możliwości Altera od początku swojego istnienia jest liderem na rynku układów programowalnych. W ostatnich latach oferta firmy ewoluowała w stronę zaawansowanych
FPGA IMPLEMENTATION OF FAST FOURIER TRANSFORM ALGORITHM IMPLEMENTACJA ALGORYTMU SZYBKIEJ TRANSFORMATY FOURIERA W UKŁADZIE PROGRAMOWALNYM FPGA
Inż. Arkadiusz Pantoł IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy FPGA IMPLEMENTATION OF FAST FOURIER TRANSFORM ALGORITHM IMPLEMENTACJA ALGORYTMU SZYBKIEJ TRANSFORMATY
Numeryczna algebra liniowa
Numeryczna algebra liniowa Numeryczna algebra liniowa obejmuje szereg algorytmów dotyczących wektorów i macierzy, takich jak podstawowe operacje na wektorach i macierzach, a także rozwiązywanie układów
Architektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip.
1 Mateusz Klimkowski IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy USB interface in 8-bit microcontrollers PIC18F family manufactured by Microchip. Interfejs USB w 8-bitowych
PRACA DYPLOMOWA Magisterska
POLITECHNIKA WARSZAWSKA Wydział Samochodów i Maszyn Roboczych PRACA DYPLOMOWA Magisterska Studia stacjonarne dzienne Semiaktywne tłumienie drgań w wymuszonych kinematycznie układach drgających z uwzględnieniem
Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:
Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi