Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:

Transkrypt

1 Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie: 1

2 Współpraca procesora z urządzeniami peryferyjnymi 2

3 Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami peryferyjnymi. 5. Przykładowy system mikroprocesorowy. 6. Architektura procesorów 32-bitowych na przykładzie układów Freescale 68k/ColdFire. 7. Architektura mikrokontrolerów 8-bitowych. 3

4 System mikroprocesorowy? (1) Magistrala adresowa Magistrala adresowa Magistrala danych Magistrala danych Pamięć programu Pamięć danych Urządzenia mapowane na przestrzeń pamięci? 4

5 System mikroprocesorowy? (2) Magistrala adresowa Magistrala danych Sygnały sterujące CS, OE ROM Pamięć programu FLASH, SRAM, DRAM RAM Mikroprocesor CS, OE WR Pamięć danych FLASH, SRAM, DRAM Urządzenia peryferyjne EIA RS232, RTC, ADC... 5

6 Współpraca procesora z urządzeniami peryferyjnymi. 6

7 Interfejsy (1) Interfejs (ang. Interface) w informatyce i elektronice urządzenie pozwalające na połączenie ze sobą dwóch innych urządzeń. 7

8 Interfejsy (2) 8

9 Interfejsy (3) Przykładowe interfejsy stosowane w systemach up: Interfejs równoległy, Interfejsy szeregowe: Interfejs zgodny ze standardem EIA RS232, Interfejs SPI (Serial Peripheral Interface), Interfejs I2C, Interfejs OneWire, Interfejs Jtag, Interfejs CAN (Controlled Area Network), Interfejs USB (Universal Serial Bus), Interfejs IEEE1394 (FireWire). Magistrala ISA, PCI, PCIx, PCIe, VME, itd. 9

10 Moduł portów I/O (1) 10

11 Rejestry sterujące PnPAR - rejestr kontrolujący przeznaczenie portu DDRn - Rejestr kontrolujący kierunek sygnałów portu I/O PORTn - rejestr kontrolujący stan wyprowadzeń wyjściowych PORTnP - rejestr odwzorowujący stan wyprowadzenia I/O SETn/CLRn - Rejestr służący do ustawiania/zerowania przerzutnika wyjściowego 11

12 Uproszczony schemat blokowy portu I/O procesora ColdFire Bit określający rodzaj portu wejście/wyjście Port I/O PORTn odczyt PORTn zapis D Q D Q SETn CLRn DDRn Clk Clk Clk Rejestry sterujące portem GPIO PORTnP odczyt stanu logicznego wyprowadzenia I/O 12

13 Interfejs równoległy komputera PC 13

14 Podłączenie przełącznika do portu procesora Konfiguracja procesora i odczyt sygnału wejściowego: 1. Konfiguracja portu I/O (ustawienie kierunku portu I/O port wejściowy, ustawienie funkcji portu - I/O), 2. Włączenie wewnętrznego rezystora podciągającego (do VCC lub GND), 3. Odczyt rejestru sterującego danym portem (np. 8 bit, move.b P0, D0), 4. Maskowanie odczytanej danej (and.b #$0x01, D0). 14

15 Moduł transceivera szeregowego UART (Universal Asynchronous Receiver/Transmitter module) 15

16 Interfejs szeregowy EIA RS232 16

17 Transceiver UART D0-D7 Rejestr przesuwny Nadajnik TxD Clk D0-D7 Odbiornik RxD Clk 17

18 Ramka danych transmitera UART Mark Space 18

19 Transmisja synchroniczna, czy asynchroniczna? 19

20 Specyfikacja elektryczna EIA RS232c 20

21 Kabel null-modem EIA

22 Poziomy napięć określone przez standard EIA 232 Wyjście procesora Standard EIA

23 Konwerter poziomów napięć MAX 232 (5 V) MAX 3232 (3,3 V) CD Carried Detect RI Ring Indicator 23

24 Standard EIA RS422 Transmisja różnicowa 24

25 Standard EIA RS485 25

26 Transmisja half-duplex 26

27 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe: Interfejs zgodny ze standardem EIA 232, Interfejs SPI, Interfejs I2C, Interfejs CAN, Interfejs USB, Magistrala PCI. 27

28 Serial Peripheral Interface 28

29 Serial Peripheral Interface Cechy interfejsu SPI: Szeregowa transmisja synchroniczna, Transfer full duplex, master-slave lub master-multi-slave, Duża szybkość transmisji (>12 Mbit/s), Zastosowanie: układy peryferyjne (ADC, DAC, RTC, EEPROM, termometry, itp), sterowanie pomocnicze (matryca CCD z szybkim interfejsem równoległym). 29

30 Serial Peripheral Interface Master Output Slave Input Master Input Slave Output CS Master Slave 30

31 Magistrala USB (Universal Serial Bus) 31

32 Magistrala USB 32

33 Cechy magistrali USB Asynchroniczna, szeregowa, różnicowa transmisja danych, Automatyczna detekcja dołączenia/odłączenia urządzenia oraz automatyczna konfiguracja, Pojedyncze, ustandaryzowane złącze, Możliwość dołączenia do 127 urządzeń do magistrali, Automatyczna detekcja i korekcja błędów, Szybkość transmisji danych: LOW 1.5 Mb/s, specyfikacja USB >1.1, FULL 12 Mb/s, specyfikacja USB >1.1, HIGH 480 Mb/s, specyfikacja USB

34 Warstwa fizyczna Transmisja różnicowa, typu half-duplex. Dwa dodatkowe przewody zasilające 5 V/500 ma Złącza typu mini USB Złącza USB typu A i B 34

35 Rodzaje transferów 35