Straty mocy w cyfrowych układach VLSI

Transkrypt

1 Projekowanie energoozczędnych yemów wbudowanych dr inż. Ireneuz rzozowki C-3, p. 5 WIET KTEDR ELEKTRONIKI Elekronika i Telekomunikacja, Syemy Wbudowane Projekowanie energoozczędnych yemów wbudowanych Sray mocy w cyfrowych układach VLSI Węp Rodzaje i przyczyny ra energii w układach CMOS Sray dynamiczne Sray ayczne Modelowanie ra energii kywność przełączeniowa Spoób erowania bramki Modelowanie ra quai-zwarciowych EiT 06/7

2 Rodzaje ra mocy w CMOS STRTY MOCY w cyfrowym układzie CMOS DYNMICZNE STTYCZNE pojemnościowe quai-zwarciowe bramkowe unelowanie iniekcja gorących nośników kanałowe prąd podprogowy przebicie krośne zubożonego kanału upływność dredowa indukowana przez bramkę złączowe upływność złącza polaryzowanego zaporowo EiT 06/7 PESW: Sray mocy w cyfrowych układach VLSI 3 Przyczyny ra mocy w CMOS DYNMICZNE STRTY MOCY w cyfrowym układzie CMOS C GSp P dyn = P d_cap + P d_q- V IN C GDp C Dp V OUT oupu inpu C Lin C Lex przeładowanie w bramce: wewnęrznych pojemności C Lin pojemności obciążenia C Lex P d_cap = (C Lin + C Lex ) f V, I C GSn C GDn V OUT C Dn V _q- V IN pojemności złączowe: C D i C S pojemności połączeń pojemności wejściowe (bramkowe C GS i C DS) quai zwarciowa ścieżka prądowa w bramce P d_q- ~ ( r, f ) aic CMOS inverer EiT 06/7 PESW: Sray mocy w cyfrowych układach VLSI 4

3 Przyczyny ra mocy w CMOS bramka CMOS we we wen DYNMICZNE STRTY MOCY w cyfrowym układzie CMOS Vdd PUN ieć PMOS E Q-S PDN ieć NMOS E=E C +E RP WY E RN =E C C L Zbocze naraające na wyjściu: energia pobrana z zailani: E C L energia zachowana w poj. C L : EC CLVdd energia racona w r. PMOS: ERP CLVdd energia quai-zwarcia: E Q-S ~ ( r, f ) Zbocze opadające na wyjściu: energia racona w r. NMOS: ERN CLVdd EiT 06/7 PESW: Sray mocy w cyfrowych układach VLSI 5 Przyczyny ra mocy w CMOS STTYCZNE STRTY MOCY a an pracy ranzyorów Kanał odcięy (r. wyłączony) revere-bia p-n juncion leakage I ubhrehold leakage I gae oxide unneling curren I 3 GIDL (gae induced drain leakage) I 5 channel punchhrough curren I 6 Kanał przewodzący (r. włączony) źródło: K. Roy e al. Leakage Curren Mechanim and Leakage Reducion Technique in Deep-Submicromeer CMOS Circui, Proc. of IEEE, vol. 9, no., 003, pp gae oxide unneling curren I 3 revere-bia p-n juncion leakage I Tranzyor je przełączany gae curren due o ho-carrier injecion I 4 WNIOSEK: ayczne ray mocy zależą od anu pracy ranzyorów, czyli od anu logicznego bramki EiT 06/7 PESW: Sray mocy w cyfrowych układach VLSI 6 3

4 ray pojemnościowe P d_cap Model radycyjny wejście wyjście C IN C L średni pobór mocy dynamicznej poj.: P d _ cap C V L dd f 7 akywność przełączeniowa Model radycyjny bramek wielowejściowych P d _ cap C V L dd f C kywność przełączeniowa węzła (ang. wiching aciviy) określa, jak częo zmienia ię an logiczny w danym węźle układu. (u na wyjściu bramki) 8 4

5 akywność przełączeniowa kywność przełączeniowa o: Prawdopodobieńwo określające możliwość zmiany anu na wyjściu bramki w czaie jednego okreu zegara Prawdopodobieńwo przełączenia p - warość oczekiwana liczby przełączeń węzła w okreie zegara Średnia liczba przełączeń węzła w czaie jednego okreu zegara 9 akywność przełączeniowa Średni pobór mocy dynamicznej bramek wielowejściowych: P d _ cap C L V dd f p ( 0) (0 ) p - prawdopodobieńwo przełączenia węzła p ( x) p ( x) p ( x) p ( x)( p ( x)) p - prawdopodobieńwo ygnału (ang. ignal probabiliy), kóre je definiowane jako prawdopodobieńwo ego, że ygnał logiczny przyjmuje warość jeden 0 5

6 prawdopodobieńwo ygnału Prawdopodobieńwo ygnału dla bramek: bramka bramka bramka NOT : ND : OR : p ( o) p p ( o) i W EJ p ( o) ( i) p ( i) i W EJ ( p ( i)) gdzie: p (i) prawdopodobieńwo ygnału (jedynki) na wejściu bramki p (o) prawdopodobieńwo ygnału (jedynki) na wyjściu bramki Jak policzyć p (o) dla bramki NND? akywność przełączeniowa Iloczyn wpółczynnika akywności przełączeniowej i pojemności węzła nazywany je: pojemnością efekywną C Leff wedy ray dynamiczne można opiać przez: P d _ cap C Leff V dd f 6

7 poób erowania bramki Nowy model moywacja 0 0 I ( ) I ( ) 0 0 () 0 0 () () () C In_ C In_ I ( ) = I ( ) C In_ = C In_ układ calony w echnologii MIS CMOS 0.7 m C07-MD pomiary w KE GH 3 poób erowania bramki Nowy model moywacja C Pw C GSp C Pw C GSp wej. wej. C Dp C Dp C GDp C GDp wyjście wej. C meal C GDn C Dn C meal C P C GSn C Sn wej. C P C meal C GDn C GSn C Dn W rakcie zmian ygnałów wejściowych naępuje przełączenie ranzyorów i rekonfiguracja ieci pojemności wewnęrznych bramek. 4 7

8 poób erowania bramki Nowy model definicja we_c we_ we_ C C Lin wyj. C InC C In C In pojemność ekwiwalenna C equ _ X V dd T i X T ( ) d X końcówka bramki, przez kórą przepływa prąd i X, T okre pomiędzy kolejnymi zmianami wekorów wejściowych 5 poób erowania bramki Nowy model poób erowania bramki Liczba poobów erowania n-wejściowej bramki: N dw n n 6 8

9 poób erowania bramki Nowy model poób erowania bramki Prawdopodobieńwo poobu erowania o prawdopodobieńwo wyąpienia określonego poobu erowania bramką w odnieieniu do wejść układu. ędzie obliczane jako liczba wyąpień danego poobu erowania dzielona przez umę wzykich zmian wekorów wejściowych układu logicznego. 7 poób erowania bramki Model energeyczny aycznej bramki CMOS C g) c ( dw ) p( dw ) T _ equ _ X ( equ _ X dw g g g c equ_x (dw g ) cząkowa, ekwiwalenna pojemność bramki g związana z końcówką X dla poobu erowania dw 8 9

10 Wejścia do układu poób erowania bramki Model energeyczny ieci logicznej 3 g C Lin_o (g) j C g C In_o (g) j+ C CON (j) g3 j+ m C In_o (g3) 9 ocena paramerów energeycznych bramek Wyznaczanie pojemności ekwiwalennej dla nowego modelu wymaga: pomiar prądu średniego, wzykie możliwe zmiany wekorów wejściowych, ylko ray pojemnościowe bez aycznych i quai-zwarciowych. 0 0

11 ocena paramerów energeycznych bramek ramki CMOS echnologia: uriamicrosyem 0,35μm CMOS C353C0 yp NND NOR NOT ranzyora -wejścia 3-wejścia 4-wejścia -wejścia 3-wejścia 4-wejścia P,5/0,35 0,85/0,35 0,65/0,35 0,55/0,35 3,/0,35 4,95/0,35 6,8/0,35 N 0,4/0,35 0,4/0,35 0,4/0,35 0,4/0,35 0,4/0,35 0,4/0,35 0,4/0,35 wymiary ranzyorów W/L [μm] ocena paramerów energeycznych bramek Wyniki (MS 0,35μm CMOS C353C0) Spoób erowania NOT dd nr [we] wyj. C Lin C In _av średni prąd 0,054 4,860 przepływający przez 5,08 0 końcówkę x bramki Spoób erowania -wej NND -wej. NOR nr [we, we] wyj. C Lin C In_ C In_ wyj. C Lin C In_ C In_ 0 -,36 0 3,00 0, ,63 0, , ,3 3,5 0,48 6, , , ,083 0,83 4, ,05-0,67 3,57 6 4,930-0,83 0 0,06 0, ,07 3,87 0, ,6 5,644-0,34 8 5, , ,80 0 0,99 9 0,80 3, ,495 6, , ,56 0 3, ,666 -,847 3,65 3,99 -,30 5,743 6,94 7, , pojemność ekwiwalenna [ff] dd_ av C Lx I f V

12 ocena paramerów energeycznych bramek Komenarz ujemne warości pojemności ekwiwalennej _NND ład. C GSp _NOT rozład. + C GDp + PMOS C Dp PMOS na wej. zbocze: opadające naraające na wej. an 0 wej. ład. NMOS C GDn + C Dn + rozład. C GSn + NMOS Rozpływ prądów w bramce NND w przypadku erowania (=, =0) i (=, =0) ujemna wewnęrzna pojemność obciążenia 3 ray quai-zwarciowe P d_q- Podcza przełączania bramki możliwy je przepływ prądu quai-zwarciowego z zailania do may, jeśli napięcie wejściowe je wolnozmienne V IN, V out _MX V OUT V IN V TP 4

13 ray quai-zwarciowe P d_q- Modelowanie P d_q- - V TP P d _ q asw ( ) dd_ MX 5 I V dd f clock ray quai-zwarciowe P d_q- V in low inpu ramp linear - V TP in ou V ou, - V TP V ou off C L 6 3

14 ray quai-zwarciowe P d_q- V in low inpu ramp linear - V TP in I Q-S ou V ou, - V TP V ou C L auraion 7 ray quai-zwarciowe P d_q- V in low inpu ramp auraion linear - V TP 3 in I Q-S ou C L auraion V ou, - V TP V ou 3 8 4

15 ray quai-zwarciowe P d_q- V in low inpu ramp auraion - V TP 3 4 in I Q-S ou C L linear V ou, - V TP V ou 4 9 ray quai-zwarciowe P d_q- V in low inpu ramp linear off - V TP in linear off ou C L V ou, - V TP V ou

16 ray quai-zwarciowe P d_q- V in - V TP fa inpu ramp in C coupling linear off ou V ou, - V TP V ou C L linear off 3 ray quai-zwarciowe P d_q- fa inpu ramp V in - V TP in C coupling overhoo ou C L V ou, - V TP V ou NO Quai-Shor Curren 3 6

17 ray quai-zwarciowe P d_q- V in - V TP fa inpu ramp 3 in C coupling linear off ou C L V ou, - V TP V ou linear off 3 NO Quai-Shor Curren 33 ray quai-zwarciowe P d_q- Sray quai-zwarciowe w buforze H J M Veendrick Shor-Circui Diipaion of Saic CMOS Circuiry and I Impac on he Deign of uffer Circui, IEEE Journal of Solid-Sae Circui, Vol. S.C.-9, No 4, 984 EiT 06/7 34 7

18 wpływ kzału napięcia wejściowego na ray quai-zwarciowe Czy quai-zwarciowe ray w inwererze CMOS będą akie ame w obu przypadkach? "Q-S" IN I Q-S OUT "C" IN I Q-S OUT r r P Q-S = f(v IN_Q-S ) P Q-S = f(v IN_C ) 35 wpływ kzału napięcia wejściowego na ray quai-zwarciowe ygnały wejściowe: V IN 5.0V.5V pojemnościowy "C" "Q-S" quai-zwariowy 588p 588p 0V 50u V() 00u 50u 0 SEL>> -50u 05.0n 06.0n 07.0n 08.0n 08.8n I(VzaN) Time 36 8

19 Falling Riing Falling Riing wpływ kzału napięcia wejściowego na ray quai-zwarciowe Wyniki NOT upply curren for andard meauremen of ime from 0% o 90% of upply volage Inpu QUSI-SHORT CPCITIVE LINER comparion Edge _C [ ] f, r [p] [ ] _QS [ ] [ ] _QS [ ] [ ] _QS [ ] Q-S C LIN % 8% 5% % 6% 53% % 30% 54% % 37% 56% % 40% 58% % 37% 43% % 35% 09% % 3% 89% % 3% 86% % 3% 7% NOT upply curren for ime meaured from V hn (0.75V) o V hp (4.05V) Inpu QUSI-SHORT CPCITIVE LINER comparion Edge _C [ ] f, r [p] [ ] _QS [ ] [ ] _QS [ ] [ ] _QS [ ] Q-S C LIN % 00% 4% % 0% 5% % 03% 5% % 06% 5% % 07% 5% % 43% 55% % 8% 4% % 3% 36% % 6% 36% % 5% 35% 37 wpływ kzału napięcia wejściowego na ray quai-zwarciowe Dykuja 5.0V V IN.5V.6V 50u V IN V OUT 0V lope 0 [V/n] 5 V() _Q-S 00u 0 d(v())*n 50u 00u.6V SEL>> -50u 04.8n 05.6n 06.4n 07.n 08.0n I(VzaN) ime Time 0 0V.0V.0V 3.0V 4.0V 5.0V I(Vdd) V Vin IN _Q-S = f(v IN ) 38 9

20 wpływ kzału napięcia wejściowego na ray quai-zwarciowe Wnioek Projekując układ, ak, że napięcie o kzałcie quai-zwarciowym wyąpi w węźle układu możliwa je redukcja ra quai-zwarciowych EiT 06/7 39 wpływ kzału napięcia wejściowego na ray quai-zwarciowe Wnioki końcowe Zamiana kzału pojemnościowego na quaizwarciowy o akim amym czaie rwania może powodować redukcję ra quai-zwarciowych o 40%. Wyąpienie quai-zwarcia w niekórych bramkach erujących może być korzyne ze względu na całkowie ray w układzie. Informacja o kzałcie napięcia wejściowego bramek je iona i powinna być uwzględniana podcza projekowania układów CMOS. 40 0

21 Projekowanie energoozczędnych yemów wbudowanych Eymacja ra energii w układach cyfrowych CMOS Cel eymacji ra mocy Meody eymacji ymulacyjne probabiliyczne Ograniczenia Przykład EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 4 Cel eymacji ra mocy Weryfikacja projeku ZŁOŻENI WSTĘPNE SCHEMT ESTYMCJ POORU MOCY Ocena paramerów układu dla dalzych eapów projekowania źródło zailania ścieżki zailające, ip. chłodzenie inne CZY WYNIK ZDOWLJĄCY? DOKŁDNOŚĆ SZYKOŚĆ EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 4

22 Meody eymacji ra energii w cyfrowych układach CMOS Symulacyjne bazują na ymulacjach logicznych dobrze modelują zależności przerzenne i czaowe między ygnałami wejściowymi i wewnąrz układu, bardzo dokładny wynik eymacji, wymagają ciągu wekorów eowych, kóry właściwie odzwierciedla warunki pracy układu ą czaochłonne Probabiliyczne bazują na miarach probabiliycznych określających akywność ygnałów w układzie rzeba określić cechy ygnału wejściowego używając pojęć probabiliycznych jeden cykl obliczeń układu wrażliwe na czaowe i przerzenne korelacje ygnałów EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 43 Meody eymacji ra energii w cyfrowych układach CMOS lernaywne drogi eymacji mocy ymulacyjna ZIÓR WEJ. WEKTORÓW TESTUJĄCYCH SYMULTOR LOGICZNY UKŁDU ZIÓR STNÓW LOGICZNYCH W UKŁDZIE UŚREDNINIE POÓR MOCY WIELOKROTNE obliczenia probabiliyczna UŚREDNINIE WRTOŚCI PRWDOPODO- IEŃSTW SYGN ŁÓW NRZĘDZIE NLIZY UKŁDU POÓR MOCY JEDNORZOWE obliczenia EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 44

23 ŚREDNI MOC PRĄD ZSILNI WEKTORY WEJ Meody ymulacyjne problemy Właściwy ciąg wekorów eowych Kryerium zakończenia ymulacji EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 45 Meody probabiliyczne problemy Przerzenne korelacje ygnałów (re-convergen pah) układ eowy C7 ga ga 3ga 6ga 7ga 0ga ga 6ga 9ga ga 3ga ścieżki zbieżne ścieżki rozbieżne ścieżki powórnie zbieżne EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 46 3

24 Meody probabiliyczne problemy Przerzenne korelacje ygnałów (re-convergen pah) przykład a b a y a a y p (y)= ( p (a))p (b) p (y)= ( p (a))p (a) bramka NOT : p ( o) p ( i) bramka ND : p ( o) p ( i) i W EJ p (y) < w rzeczywiości: y a a a a p (y) = EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 47 Meody probabiliyczne problemy Przerzenne korelacje ygnałów (re-convergen pah) poprawka Trzeba zaoować wierdzenie o prawdopodobieńwie warunkowym: p( ) p( ) / p( ) i p( ) 0 a a y wedy: p ( y) p ( a) p ( a a) EiT 06/7 48 4

25 Meody probabiliyczne problemy Czaowe korelacje ygnałów warość akualnego wekora wejściowego zależy od warości poprzednich wekorów w układach ekwencyjnych ciąg próbek cyfrowych ygnału analogowego (np. dźwięku) inne układ ekwencyjny układ kombinacyjny przerzuniki EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 49 Meody probabiliyczne problemy Hazardy i zpilki niepożądane przełączenia w układzie powodują dodakowe ray energii ą rudne do eymacji mogą zakłócić pracę układu Skąd ię biorą? Z opóźnień. Na wejściach bramki ygnały nie zmieniają ię w ym amym momencie: różne drogi ygnałów różne czay propagacji i naraania/opadania bramek EiT 06/7 PESW: Eymacja ra mocy w cyfrowych układach VLSI 50 5

26 Przykład układ eowy C7 ga ga 3ga 6ga 7ga 0ga ga 6ga 9ga ga 3ga Loowy rozkład prawdopodobieńwa zmian wejściowych wekorów 5-biowych Ekwiwalenna pojemność węzłowa C Ln_eqv [ff] dla wzykich węzłów w układzie C7 rozkład wej. ga ga 3ga 6ga 7ga 0ga ga 6ga 9ga ga 3ga uma równomierny 0,887 0,955,807 0,90 0,944,737,406,995,7,348,37 7,498 loowy 0,896 0,965,839 0,949 0,966,698,339,994,68,39,35 7,557 Dla f=00mhz model moc śr. [ W] radycyjny,745 nowy 3,05 ym. SPICE 4,37 EiT 06/7 5 Eymacja ra energii w układach kombinacyjnych Układy eowe nazwa średnia moc[ W] błąd [%] liczba: układu SPICE radyc. nowy radyc. nowy nowy a rad. we wy poz. bra. lion_alg 5,79 43,04 45,7-6,90 -,7 5, lion_rug 4,4 36,87 38,3-3,08-9,67 3, ra04_rug 47,6 38,75 4,05-8,6-3,78 4, bw_alg 5,0 363,94 335,7-34,03-3,75, bw_rug 643,6 384,7 390,05-4,73-39,36, dk7_alg,65 00,5 03,80-8,6-5,37, dk7_rug 9,40 6,76 36,67-34, -8,97 5, rd53_alg 59,3 36,57 6,4 -,76-0,66, rd53_rug 3,34 95,9 0,89-6,4 -,5 3, quar5_alg 75,08 55,0 43,59 -,07-7,99 3, quar5_rug,47 49, 55,43-3,93-30,3, con_alg 53,08 47,8 48,07-0,93-9,44, con_rug 69,39 55, 59,79-0,44-3,83 6, EiT 06/7 5 6