Krótka historia ILP cz.1. DSP Digital Signal Processing

HTML
DOWNLOAD

Wielkość: px

Rozpocząć pokaz od strony:

Download "Krótka historia ILP cz.1. DSP Digital Signal Processing"

Dagmara Pluta
6 lat temu
Przeglądów:

1 1. Wstęp /4 Krótka historia ILP cz.1 DSP Digital Sigal Processig

1. Wstęp 1 3 4 5 /4 Pomysł prawie owy Most traditioal processors were developed i the 1970's ad 1980's, before the advet of MP3 players, digital video, GPS, voice recogitio or, most importatly, small

2 1. Wstęp /4 Pomysł prawie owy Most traditioal processors were developed i the 1970's ad 1980's, before the advet of MP3 players, digital video, GPS, voice recogitio or, most importatly, small footprit, batterypowered, had-held products. The oly way for 0th cetury processors to meet 1st cetury performace requiremets is to tur up the clock rate. Ufortuately, turig up the processor clock also icreases power cosumptio ad heat dissipatio. Atmel has created the first processor architected specifically for 1st cetury applicatios. The AVR3 3-bit RISC processor core is desiged to do more processig per clock cycle so the same throughput ca be achieved at a lower clock frequecy.

1. Wstęp 1 3 4 5 3/4 AVR3 Sigle-Istructio

3 1. Wstęp /4 AVR3 Sigle-Istructio Multiple Data (SIMD) Out of Order Executio

4 1. Wstęp /4 VLIW MIKROKOD Uiwersytet w Yale, prof. J. Fisher Multiflow Pamięc programu CPU IFU Jedostka pobierająca istrukcje IDU Jedostka dekodująca istrukcje FU-1 FU- FU-3 FU-4 FU-5 RF blok rejestrów Pamięć daych 1988 Multiflow TRACE 1990 UPADEK Multiflow Molekuł Istrukcji Atom Istrukcji Operacja dla FU-1 Atom Istrukcji Operacja dla FU-... Atom Istrukcji Operacja dla FU-N

5 . DSP /4 Digital Sigal Processig Sygał Przestrzeie sygałów: Przestrzeń fukcyja sygałów o ograiczoej eergii Przestrzeń fukcyja sygałów o ograiczoej mocy śr.. Metrycze przestrzeie sygałów : Przestrzeń Hilberta Iloczy skalary: ( xy, ) = xy i= 1 i i Korelacja: Defiicja 1: Dwa sygały x 1 i x mają te sam kształt, jeżeli istieją takie liczby rzeczywiste a,b,c i d, że dla każdego t spełioa jest rówość: t b x() t = a x1 + d c a skalowaie wartości b przesuięcie w czasie c skalowaie w czasie d przesuięcie wartości

6 . DSP /4 Digital Sigal Processig Korelacja: t b x() t = a x1 + d c Współczyik korelacyjy α ( x1, x) ( x, x ) ( x, x ) x () i x () i = = i= 1 a skalowaie wartości b przesuięcie w czasie c skalowaie w czasie d przesuięcie wartości ( xy, ) = xy i= 1 i i Uogólioa trasformata Fouriera: Baza sygałów ortogoalych + zupeła Fukcje harmoicze rzeczywiste (trygotometryczy szereg Fouriera) 1 π π, cos t, si t,... = 1,,... T T T T T Fukcje harmoicze zespoloe (zespoloy szereg Fouriera) 1 T e π j t T : = 0, ± 1,... Wielomiay Lagedre a d! dt ( t ) 1 : = 1,,... Wielomiay Czebyszewa d 1! ( 1) 1 t 1 t : = 1,,... ( )! dt Fukcje Haara + falki Fukcje Walsha + rozpraszaie widma

7 . DSP /4 Digital Sigal Processig ( x, y) = i= 1 x y i i Suma ważoa (iloczy i suma wykoywae jedocześie) Korelacja: Splot: Filtracja liiowa FIR: Filtracja liiowa IIR: Filtry adaptacyje: ( ) = ( ) ( + ) y a k x k k = ( ) = ( ) ( ) y x k h k k = M 1 ( ) = ( ) y b x k k k = 0 N M 1 y = ak y k + bk x k k= 1 k= 1 ( ) ( ) ( ) ( ) ( 1) µ ( ) ( ) T = + e( ) = d( ) H ( 1) U( ) h h e U DCT: N 1 k = 0 ( + 1) kπ X ( ) = e( k) x( ) cos, k = 0,1,..., N 1 N

. DSP 1 3 4 5 8/4 Digital Sigal Processig Ie operacje Algorytm Viterbiego: MPEG-: ( ) ( ) ( ) xj + 1 = mi xi aij +, i, j = 1,,.

8 . DSP /4 Digital Sigal Processig Ie operacje Algorytm Viterbiego: MPEG-: ( ) ( ) ( ) xj + 1 = mi xi aij +, i, j = 1,,..., N i DWT: X Wejście Filtr doloprzepustowy Filtr góroprzepustowy Filtr doloprzepustowy Filtr góroprzepustowy Wyjście J... Wyjście J-1 Filtr doloprzepustowy Filtr góroprzepustowy Wyjście 0 Wyjście 1

9 . DSP /4 Digital Sigal Processig P. Lapsley, J. Bier, A. Shoham, DSP Processor Fudametals, Architectures ad Features, IEEE Press 1997

10 . DSP /4 Data Flow Graph

11 . DSP /4 Iteratio Boud ograiczeie DSP Prawo Amdahla: Pipelie ( 1 α) T = αt + T S 1 1 T1 N 1 = = = T 1+ N 1 α α ( ) Iteratio Boud: T t max l = l L wl

12 3. Dataflow Processor /4 Dataflow Processor DFG 1975 Deis, Dataflow Computig 1980 MIT Static Dataflow Machie 1981 Arvid I-structure do/od CN SU RU UU PE Jedostka uaktualiaia IQ Kolejka istrukcji AS Pamięć aktywych operacji PE Jedostka przetwarzająca... lokala komuikacja OUs Jedostki przetwarzające IFU Jedostka pobierająca istrukcje PE CN sieć komuikacyja 1981 Machester Dataflow Machie (MDM) 1990 MIT Mosoo Motto: Istrukcja jest aktywa gdy wszystkie argumety do jej wykoaia są dostępe

13 3. Dataflow Processor /4 Static Dataflow Processor do/od CN SU RU PE PE Jedostka przetwarzająca... lokala komuikacja OUs Jedostki przetwarzające PE CN sieć komuikacyja UU Jedostka uaktualiaia IQ Kolejka istrukcji AS Pamięć aktywych operacji IFU Jedostka pobierająca istrukcje Motto: Istrukcja jest aktywa gdy wszystkie argumety do jej wykoaia są dostępe Cecha specyficza: tylko jede toke a krawędzi grafu

14 3. Dataflow Processor /4 E.A. Lee, J. Bier, Architectures for Statically Scheduled Dataflow

15 4. Zmiay lat 90 tych /4 P. Lapsley, J. Bier, A. Shoham, DSP Processor Fudametals, Architectures ad Features, IEEE Press 1997

Podobne dokumenty

Ą Ą Ą Ń Ę Ę ń ń ń Ń Ń Ń ń Ą Ą ń ń ćż Ą Ę ń ń ń Ó ń Ż Ą ń ŚĆ Ń Ś Ń Ś Ą Ś ć ń ć ź ń Ń ń ć ź Ń Ś Ó Ż ń ź ź ń ĄŚ Ą Ś Ń ń ń ń Ę Ę ń Ż Ż Ż ń ć ń Ń ć ń Ń ŚĆ Ć ń Ń Ń ŚÓ Ą ć ć Ą Ń ź Ę ć ć ć ź ć ć ź ć ź ć ź Ę ć