Tematy prac dyplomowych inżynierskich w Katedrze Systemów Mikroelektronicznych

Transkrypt

1 Gdańsk, Tematy prac dyplomowych inżynierskich dla studentów kierunku Elektronika i Telekomunikacja do realizacji w r. ak. 2016/2017 w Katedrze Systemów Mikroelektronicznych 1. Implementacja algorytmu Deep Learning do zastosowań medycznych z wykorzystaniem układów FPGA oraz płytki TYSOM firmy Aldec z układem xc7z Implementacja algorytmu CNN z wykorzystaniem układów FPGA oraz płytki TYSOM firmy Aldec z układem xc7z Wzmacniacz o wysokiej impedancji wejściowej do pomiarów składowych zmiennych napięć dla częstotliwości do 100 MHz. 4. Stanowisko laboratoryjne z oprogramowaniem do stałoprądowej charakteryzacji diod i tranzystorów z wykorzystaniem przyrządu KEITHLEY 2604B. 5. Sprzętowa realizacja wybranych modułów realizujących transmisję "Audio over Ethernet". 6. Stanowisko laboratoryjne wykorzystujące interfejs 1-wire. 7. Sprzętowo-programowe przetwarzanie dźwięku. 8. Programowalny dzielnik częstotliwości do pętli PLL. 9. Stabilizator o małym spadku napięcia w technologii CMOS. 10. Przestrajany generator do pętli PLL. 11. Mikroprocesorowy sterownik pompy cyrkulacyjnej. 12. Projekt przetwornika analogowo cyfrowego o rozdzielczości 10 bitów w technologii CMOS 180nm. 13. Projekt wzmacniacza transkonduktancyjnego o małych wartościach Gm przeznaczonego do realizacji w technologii CMOS. 14. Projekt niskoenergetycznego przetwornika analogowo-cyfrowego typu slope w technologii CMOS. 15. Projekt niskoenergetycznego przetwornika analogowo-cyfrowego z sukcesywną aproksymacją w technologii CMOS. 16. Projekt różnicowego wzmacniacza transkonduktancyjnego CMOS VHF ze stabilizacją składowej wspólnej napięcia wyjściowego. 17. Cyfrowy oscyloskop i generator sygnałowy zrealizowany w oparciu o płytę prototypową Virtex2Pro FPGA. 18. Energooszczędny stabilizator zasilania bateryjnego dla urządzeń o małym poborze mocy zapewniający możliwość pełnego rozładowania baterii. 19. Sprzętowy akcelerator do przetwarzania wyrażeń regularnych zrealizowany w oparciu o płytę prototypową Virtex2Pro FPGA. 20. Rozszerzeniowa płytka prototypowa do zastosowania z zestawami uruchomieniowymi FPGA, PSoC i XMEGA. 21. Zestaw projektów testujących działanie płytki rozszerzeniowej wykorzystywanej z układami FPGA, PSoC i XMEGA. 22. Projekt prostego oscyloskopu z wykorzystaniem układu FPGA.

2 Implementacja algorytmu Deep Learning do zastosowań medycznych z wykorzystaniem układów FPGA oraz płytki TYSOM firmy Aldec z układem xc7z030. Implementation algorithm of deep learning for medical solution, using FPGA logic, based on TYSOM Aldec board and chip Zynq xc7z030. prof. dr hab. inż. Stanisław Szczepański mgr inż. Wojciech Żebrowski (Alatek) Celem pracy jest przygotowanie algorytmu uczącego sztuczną sieć do zastosowań medycznych. Opracowany algorytm powinien zostać zaimplementowany w urządzeniu z procesorem Cortex A9 i umożliwiać wykorzystanie algorytmu w systemie operacyjnym Linux (Petalinux lub ubuntu). 1. Opracowanie algorytmu deep learning z użyciem warstw i funkcji dostępnych w oprogramowaniu Caffe Model. 2. Zaprojektowanie systemu z użyciem bazy zdjęć. 3. Wykonanie modelu fizycznego w postaci programu implementowalnego do FPGA jako IPcore, część warstwy fizycznej przetwarzana przez procesor Cortex A9). 4. Opracowanie sterowników dla systemu operacyjnego Linux. 5. Przyśpieszenie aplikacji z użyciem środowiska Xilinx SDSOC, SDAccel. 6. Wizualizacja wyników działania algorytmu aplikacja Android. 1. Louise H.Crockett Ross A. Elliot Martin A. Enderwitz Robert W. Stewart Department of Electronic and Electrical Engineering University of Strathclyde Glasgow, Scotland, UK Embedded Processing with the ARM Cortex -A9 on the Xilinx Zynq All Programmable SoC.edition 1 year Bruce Eckel - Thinking In C Edycja Polska Peter Flake System Verilog for Design rok Roman Wantoch-Rekowski Android w praktyce : projektowanie aplikacji rok Projekt dotyczy algorytmu uczącego w sytuacji kiedy założenia nie są sztywno zdefiniowane, wykrywanie zmian na zdjęciach medycznych typu RTG z użyciem logiki FPGA i procesora Cortex A9.

3 Implementacja algorytmu CNN z wykorzystaniem układów FPGA oraz płytki TYSOM firmy Aldec z układem xc7z030. Implementation algorithm of convolutional neural network using FPGA logic, based on TYSOM Aldec board and chip Zynq xc7z030. prof. dr hab. inż. Stanisław Szczepański mgr inż. Wojciech Żebrowski (Alatek) Celem pracy jest przygotowanie algorytmu uczącego sztuczną sieć na przykład do rozpoznawania obiektów. Opracowany algorytm powinien zostać zaimplementowany w urządzeniu z procesorem Cortex A9 i umożliwiać wykorzystanie algorytmu w systemie operacyjnym Linux (Petalinux lub ubuntu). 1. Opracowanie algorytmu CNN z użyciem warstw i funkcji dostępnych w oprogramowaniu Caffe Model. 2. Zaprojektowanie systemu z użyciem kamerki USB. 3. Wykonanie modelu fizycznego w postaci programu implementowalnego do FPGA jako IPcore, część warstwy fizycznej przetwarzana przez procesor Cortex A9). 4. Opracowanie sterowników dla systemu operacyjnego Linux. 5. Przyśpieszenie aplikacji z użyciem środowiska Xilinx SDSOC, SDAccel. 6. Wizualizacja wyników działania algorytmu aplikacja Android. 5. Louise H.Crockett Ross A. Elliot Martin A. Enderwitz Robert W. Stewart Department of Electronic and Electrical Engineering University of Strathclyde Glasgow, Scotland, UK Embedded Processing with the ARM Cortex -A9 on the Xilinx Zynq All Programmable SoC.edition 1 year Bruce Eckel - Thinking In C Edycja Polska Peter Flake System Verilog for Design rok Roman Wantoch-Rekowski Android w praktyce : projektowanie aplikacji rok Projekt dotyczy algorytmu rozpoznawania obiektów (z użyciem logiki FPGA i procesora Cortex A9) w sytuacji kiedy założenia nie są sztywno zdefiniowane: znaki drogowe, pasy drogowe, piesi.

4 Wzmacniacz o wysokiej impedancji wejściowej do pomiarów składowych zmiennych napięć dla częstotliwości do 100 MHz. High input impedance amplifier for measurement of AC components of voltages for frequencies up to 100 MHz. dr hab. inż. Piotr Płotka dr hab. inż. Piotr Płotka Układ wzmacniacza włączanego między badany element a oscyloskop, służący do pomiaru amplitud i faz składowych zmiennych napięć o wartości kilku miliwoltów w zakresie częstotliwości 10 khz 100 MHz. Wzmacniacz będzie izolować badany element od wpływu impedancji wejściowej linii współosiowej z dołączonym oscyloskopem. 1. Zapoznanie się z właściwościami szerokopasmowych wzmacniaczy scalonych i tranzystorów MOS w zależności od częstotliwości sygnału. 2. Wybór elementów, projekt i uruchomienie układu wzmacniacza. 3. Zastosowanie czterech takich wzmacniaczy dla wyznaczania zależności modułów i faz prądów i napięć wejściowych i wyjściowych od częstotliwości sygnału w przykładowym stopniu wzmacniającym z tranzystorem bipolarnym. 1. Karty katalogowe wybranych układów scalonych i elementów j. angielski. 2. P. Staric, E. Margan, Wideband Amplifiers, Springer D. Leblebici, Y. Leblebici, Fundamentals of High-Frequency CMOS Analog Integrated Circuits, Cambridge Univ. Press, E. Stolarski, Miernictwo Tranzystorowe, WNT, Warszawa Ch.C. Hu, Modern Semiconductor Devices for Integrated Circuits, Pearson, W. Marciniak, Przyrządy półprzewodnikowe i układy scalone, WNT, 1979

5 Stanowisko laboratoryjne z oprogramowaniem do stałoprądowej charakteryzacji diod i tranzystorów z wykorzystaniem przyrządu KEITHLEY 2604B. Laboratory setup including software for DC characterization of diodes and transistors using a KEITHLEY 2604B instrument. dr hab. inż. Piotr Płotka dr hab. inż. Piotr Płotka Program na komputer osobisty do pomiaru i wizualizacji statycznych charakterystyk diod i tranzystorów MOS i bipolarnych w laboratorium studenckim w szerokim zakresie prądów i napięć z automatycznym doborem zakresu pomiarowego. Program powinien umożliwiać określenie podstawowych parametrów stałoprądowych modeli przyrządów. 1. Zapoznanie się z działaniem trzykanałowego źródła napięcia lub prądu z miernikiem prądu lub napięcia KEITHLEY 2604B i pomiary z firmowym oprogramowaniem. 2. Opracowanie algorytmów pomiarów charakterystyk wejściowych, wyjściowych i przejściowych z automatycznym doborem zakresów pomiarowych. 3. Napisanie procedury realizującej ten algorytm. 4. Opracowanie procedury wizualizacji wyników. 5. Opracowanie algorytmów wyznaczania podstawowych parametrów stałoprądowych modeli diod, tranzystorów MOS i tranzystorów bipolarnych na podstawie wyników pomiarowych. 6. Napisanie procedury realizującej ten algorytm. 7. Opracowanie procedury jednoczesnej wizualizacji charakterystyk pomierzonych i modelowanych. 1. KEITHLEY instrukcje obsługi i programowania działania trzykanałowego źródła napięcia lub prądu z miernikiem prądu lub napięcia KEITHLEY 2604B j. angielski 2. Karty katalogowe wybranych tranzystorów i układów scalonych j. angielski 3. E. Stolarski, Miernictwo Tranzystorowe, WNT, Warszawa D. K. Schroder, "Semiconductor Material and Device Characterization", 3. wyd., Wiley, M.Polowczyk, E.Klugmann, Przyrządy Półprzewodnikowe", Wyd.PG, Ch.C. Hu, Modern Semiconductor Devices for Integrated Circuits, Pearson, 2009

6 Temat projektu/pracy dyplomowej inżynierskiej (jęz. pol.) Temat projektu/pracy dyplomowej inżynierskiej (jęz. ang.) do wykonania Sprzętowa realizacja wybranych modułów realizujących transmisję "Audio over Ethernet". Hardware implementation of the selected modules for "Audio over Ethernet" transmission. dr hab. inż. Marek Wójcikowski dr hab. inż. Marek Wójcikowski Celem pracy jest opracowanie prototypowych modułów sprzętowych realizujących transmisję dźwięku przez sieć Ethernet (Audio over Ethernet) z wykorzystaniem układów FPGA, buforowaniem i synchronizacją czasową. 1) Zapoznanie się z systemem EDK firmy Xilinx i uruchomienie bazowego systemu mikroelektronicznego. 2) Zapoznanie się ze sposobem podłączania urządzeń do magistrali PLB. 3) Zapoznanie się z istniejącymi standardami dotyczącymi transmisji dźwięku w sieci Ethernet. 5) Wykonanie modułów sprzętowych realizujących wybrane funkcjonalności transmisji "Audio over Ethernet" z uwzględnieniem buforowania i synchronizacji czasowej, z wykorzystaniem układu FPGA i platformy ML ) Testowanie i pomiary wykonanych prototypów. 1. Dokumentacja systemu EDK 2. Dokumentacja platformy ML505 z układem FPGA Virtex "Best Practices in Network Audio" (PDF). Audio Engineering Society (online ) Wymagana znajomość języków HDL(VHDL lub Verilog) i C/C++. Temat projektu/pracy dyplomowej inżynierskiej (jęz. pol.) Temat projektu/pracy dyplomowej inżynierskiej (jęz. ang.) do wykonania Stanowisko laboratoryjne wykorzystujące interfejs 1-wire. Laboratory exercise using 1-wire interface. dr hab. inż. Marek Wójcikowski dr hab. inż. Marek Wójcikowski Celem pracy jest opracowanie stanowiska laboratoryjnego do laboratorium układów programowalnych wykorzystujące ciekawą aplikację wybranego układu z interfejsem 1-wire (np. czujnik temperatury DS18B20). 1) Zapoznanie się z systemem EDK firmy Xilinx i uruchomienie bazowego systemu mikroelektronicznego. 2) Zapoznanie się ze sposobem podłączania urządzeń do magistrali PLB. 3) Opracowanie koncepcji stanowiska laboratoryjnego. 3) Wykonanie modułów sprzętowych realizujących wybrane funkcjonalności interfejsu 1-wire na płytce Spartan-3 Board. 6) Testowanie i pomiary oraz przygotowanie dokumentacji. 1. Dokumentacja systemu EDK 2. Dokumentacja platformy Spartan 3 Board. Wymagana znajomość języków HDL(VHDL lub Verilog) i C/C++.

7 Sprzętowo-programowe przetwarzanie dźwięku. Hardware-software audio processing. dr hab. inż. Marek Wójcikowski dr hab. inż. Marek Wójcikowski Celem pracy jest opracowanie, realizacja i przetestowanie sprzętowoprogramowych modułów wchodzących w skład toru przetwarzania dźwięku na platformie wbudowanej, z wykorzystaniem układu FPGA, płytki prototypowej ML-505 oraz wbudowanego systemu procesorowego. 1) Zapoznanie się z systemem EDK firmy Xilinx i uruchomienie bazowego systemu mikroelektronicznego. 2) Zapoznanie się ze sposobem podłączania urządzeń do magistrali PLB. 3) Wybór metody kodowania dźwięku w postaci cyfrowej. 4) Opracowanie i realizacja modułu wyjścia audio. 5) Opracowanie i realizacja modułu wejścia audio. 6) Opracowanie i realizacja modułu cyfrowego przetwarzania dźwięku. 7) Testowanie i pomiary opracowanych modułów 1. Dokumentacja systemu EDK 2. Dokumentacja platformy ML505 z układem FPGA Virtex Owen Mark, Przetwarzanie sygnałów w praktyce, Wydawnictwa Komunikacji i Łączności. Wymagana znajomość języków HDL(VHDL lub Verilog) i C/C++. Temat w języku polskim Programowalny dzielnik częstotliwości do pętli PLL. Programmable frequency divider for PLL. dr hab. inż. Grzegorz Blakiewicz Należy zaprojektować programowalny dzielnik częstotliwości oraz współpracujący z nim wzmacniacz w technologii CMOS 180 nm. Funkcją wzmacniacza jest zwiększenie amplitudy sygnału wejściowego do poziomu pozwalającego na prawidłowa pracę dzielnika. Podział częstotliwości powinien być programowany w zakresie od 2 4 do 2 15 z krokiem 1, maksymalna częstotliwość sygnału wejściowego 400 MHz, a amplituda w zakresie od 30 mv do 900 mv, napięcie zasilania układu 1,8 V. Dzielnik może być zaprojektowany w dowolnej technice układów cyfrowych, np. statycznych, dynamicznych, synchronicznych lub asynchronicznych. 1. Zapoznanie się z budową, parametrami elektrycznymi oraz metodami projektowania wzmacniaczy szerokopasmowych i dzielników częstotliwości. 2. Opracowanie schematu elektrycznego wzmacniacza oraz dzielnika częstotliwości. 3. Opracowanie topografii masek wzmacniacza oraz dzielnika w technologii CMOS 180 nm. 4. Wykonanie symulacji weryfikujących poprawność działania zaprojektowanego układu. 5. Przygotowanie dokumentacji technicznej wykonanego projektu. 1. N. Weste, D. Harris CMOS VLSI Design, Pearson Education Inc M. Barski, W. Jędruch Układy cyfrowe. Podstawy projektowania i opisy w języku VHDL, Wydawnictwo Politechniki Gdańskiej, P. Gajewski, J. Turczyński Cyfrowe układy scalone CMS, WKŁ 1990.

8 Stabilizator o małym spadku napięcia w technologii CMOS. Low drop regulator for CMOS technology. dr hab. inż. Grzegorz Blakiewicz Należy zaprojektować stabilizator napięcia 1,8 V w technologii CMOS 180 nm, o parametrach: napięcie wejściowe od 2 V do 3,3 V, prąd wyjściowy od 10 µa do 10 ma, pojemność obciążająca wyjście od 10 pf do 100 pf. Układ powinien być stabilny w całym zakresie zmian warunków pracy. 1. Zapoznanie się z budową, parametrami elektrycznymi oraz metodami projektowania stabilizatorów napięcia. 2. Opracowanie schematu elektrycznego stabilizatora. 3. Opracowanie topografii masek stabilizatora do technologii CMOS 180 nm. 4. Wykonanie symulacji weryfikujących poprawność działania zaprojektowanego stabilizatora. 5. Przygotowanie dokumentacji technicznej wykonanego projektu. 1. U. Tietze, Ch. Schenk Układy półprzewodnikowe, WNT 2009; 2. G. Blakiewicz Metody redukcji zakłóceń w układach mikroelektronicznych, Wydawnictwo Politechniki Gdańskiej, 2013; Temat w języku polskim Przestrajany generator do pętli PLL. Tunable oscillator for PLL loop. dr hab. inż. Grzegorz Blakiewicz Należy zaprojektować przestrajany generator do pętli PLL. Projektowany układ ma wykorzystywać zintegrowaną cewkę spiralną oraz programowalną lub przestrajaną pojemność. Generator powinien wytwarzać falę sinusoidalną o częstotliwości 650 MHz, przestrajaną w granicach co najmniej +/- 2%. Projekt powinien zawierać schemat oraz topografię masek układu scalonego w technologii 180 nm. 1. Zapoznanie się z zasadą działania i metodami projektowania generatorów LC; 2. Opracowanie schematu generatora i wykonanie serii symulacji komputerowych weryfikujących działanie układu; 3.; Opracowanie topografii masek układu scalonego w technologii 180 nm i wykonanie symulacji po ekstrakcji parametrów układu; 4. Przygotowanie dokumentacji technicznej generatora. 1. B. Razavi, Design of analog CMOS integrated circuits, Mc-Graw-Hill, 2001; 2. M. Jeżewski, W. Szkudliński, Generatory synchronizowane i ich zastosowania, WNT 1981;

9 Mikroprocesorowy sterownik pompy cyrkulacyjnej Microprocessor controller of the circulation pump dr inż. Jacek Jakusz Celem projektu jest opracowanie programowalnego sterownika pompy cyrkulacyjnej ciepłej wody użytkowej. Sterownik ma włączać pompę w określonych godzinach programowanych w cyklu tygodniowym. Pompa może być włączana również w razie wykrycia poboru wody za pomocą czujnika temperatury. W czasie pracy pompy sterownik utrzymuje ciepłą wodę w instalacji w zadanym przedziale temperatur (np. od 32 C do 38 C). Sterownik posiada wejście umożliwiające podłączenie centrali alarmowej. 1. Analiza istniejących rozwiązań. 2. Opracowanie schematu urządzenia. 3. Opracowanie płytki montażowej i zmontowanie układu prototypowego. 4. Uruchomienie układu prototypowego i przetestowanie jego działania. 1. Specyfikacja urządzenia sporządzona przez opiekuna pracy. 2. Noty katalogowe Atmel, Analog Devices, Linear Technology. Temat w języku polskim Projekt przetwornika analogowo cyfrowego o rozdzielczości 10 bitów w technologii CMOS 180nm. Design 10 bit analog-to-digital converter in 180 nm CMOS technology. dr inż. Jacek Jakusz Celem pracy jest zaprojektowanie schematu elektrycznego i topografii scalonego przetwornika analogowo-cyfrowego w technologii CMOS 180 nm o rozdzielczości 10 bitów i częstotliwości przetwarzania nie mniejszej niż 10ks/s. Przetwornik ma być zasilany napięciem od 1,8 V Do projektu należy wykorzystać oprogramowanie Cadence. 1. Opracowanie schematu elektrycznego przetwornika A/C. 2. Przeprowadzenie symulacji komputerowych i optymalizacja parametrów przetwornika A/C. 3. Zaprojektowanie topografii przetwornika A/C. 4. Przeprowadzenie szczegółowych symulacji układu po ekstrakcji elementów pasożytniczych z topografii. 5. Opracowanie uzyskanych wyników. 1. Specyfikacja wzmacniacza sporządzona przez opiekuna pracy. 2. Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design. 3. D. Johns, K. Martin, Analog Integrated Circuit Design.

10 Projekt wzmacniacza transkonduktancyjnego o małych wartościach Gm przeznaczonego do realizacji w technologii CMOS. Design of low-gm transconductance amplifier in CMOS technology. Temat w języku polskim dr inż. Jacek Jakusz Celem pracy jest zaprojektowanie schematu elektrycznego i topografii scalonego liniowego wzmacniacza typu OTA o wartościach transkonduktancji Gm rzędu ns, do budowy w pełni scalonych filtrów analogowych pracujących w zakresie bardzo małych częstotliwości. Projekt należy wykonać dla technologii 0,35 µm lub 0,18 µm AMS CMOS wykorzystując oprogramowanie Cadence. 1. Opracowanie schematu elektrycznego wzmacniacza transkonduktancyjnego. 2. Przeprowadzenie symulacji komputerowych i optymalizacja parametrów wzmacniacza. 3. Zaprojektowanie topografii wzmacniacza OTA. 4. Przeprowadzenie szczegółowych symulacji układu po ekstrakcji elementów pasożytniczych z topografii. 5. Opracowanie uzyskanych wyników. 1. Specyfikacja wzmacniacza sporządzona przez opiekuna pracy. 2. Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design. 3. D. Johns, K. Martin, Analog Integrated Circuit Design. 4. A. Veeravalli, E. Sánchez-Sinencio and J. Silva-Martínez, Transconductance Amplifier Structures With Very Small Transconductances: A Comparative Design Approach, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 37, NO. 6, JUNE Projekt niskoenergetycznego przetwornika analogowocyfrowego typu slope w technologii CMOS. Design of a low-energy slope analogue-to-digital converter in CMOS. technology dr inż. Waldemar Jendernalik Celem pracy jest zaprojektowanie przetwornika analogowo-cyfrowego typu slope o niskim poborze energii (20-30 pj) na jedną konwersję. Przetwornik ma mieć rozdzielczość przynajmniej 9 bitów i ma być zasilany napięciem o wartości do 1,8 V. Projekt ma być wykonany w oprogramowaniu Cadence Virtuoso zgodnie z technologią CMOS 0,18 µm austriamicrosystems. 1. Zapoznanie się z przetwornikami typu slope; 2. Rozpoznanie zagadnienia poboru energii przetworników; 3. Zapoznanie się z komparatorami analogowymi dla przetworników. 4. Projekt elektryczny przetwornika i wykonanie symulacji. 5. Projekt topografii i weryfikacja post-layout. 1. P.E. Allen, D.R. Holberg, CMOS Analog Circuits Design (Oxford University Press, USA 2002); 2. Publikacje z bazy IEEE; 3. Dokumentacja technologii AMS (austriamicrosystems), 4. B. Pankiewicz, W. Jendernalik, Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso (skrypt Politechniki Gdańskiej, 2016).

11 Projekt niskoenergetycznego przetwornika analogowocyfrowego z sukcesywną aproksymacją w technologii CMOS. Design of a low-energy successive approximation analogue-to-digital converter in CMOS technology. dr inż. Waldemar Jendernalik Celem pracy jest zaprojektowanie przetwornika analogowo-cyfrowego z sukcesywną aproksymacją o niskim poborze energii (20-30 pj) na jedną konwersję. Przetwornik ma mieć rozdzielczość przynajmniej 9 bitów i ma być zasilany napięciem o wartości do 1,8 V. Projekt ma być wykonany w oprogramowaniu Cadence Virtuoso zgodnie z technologią CMOS 0,18 µm austriamicrosystems. 1. Zapoznanie się z przetwornikami z sukcesywną aproksymacją; 2. Rozpoznanie zagadnienia poboru energii przetworników; 3. Zapoznanie się z przetwornikami C/A i komparatorami analogowymi dla przetworników A/C z sukcesywną aproksymacją. 4. Projekt elektryczny przetwornika i wykonanie symulacji. 5. Projekt topografii i weryfikacja post-layout. 1. P.E. Allen, D.R. Holberg, CMOS Analog Circuits Design (Oxford University Press, USA 2002); 2. Publikacje z bazy IEEE; 3. Dokumentacja technologii AMS (austriamicrosystems), 4. B. Pankiewicz, W. Jendernalik, Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso (skrypt Politechniki Gdańskiej, 2016). Temat w języku polskim Projekt różnicowego wzmacniacza transkonduktancyjnego CMOS VHF ze stabilizacją składowej wspólnej napięcia wyjściowego. Design of a CMOS VHF differential transconductance amplifier with stabilization of output common-mode voltage. dr inż. Waldemar Jendernalik Celem pracy jest zaprojektowanie różnicowego wzmacniacza transkonduktancyjnego na zakres VHF (ang. very high frequency) z odpowiednim układem stabilizacji napięcia wspólnego (ang. common-mode) na wyjściu. Układ ma pracować w zakresie MHz i ma być zasilany napięciem o wartości do 1,8 V. Projekt ma być wykonany w oprogramowaniu Cadence Virtuoso zgodnie z technologią CMOS 0,18 µm austriamicrosystems. 1. Zapoznanie się z różnicowymi wzmacniaczami transkonduktancyjnymi na zakres VHF; 2. Zapoznanie się z układami stabilizacji common-mode; 3. Projekt elektryczny wzmacniacza i różnych układów stabilizacji commonmode. Wykonanie symulacji; 4. Wybór optymalnego układu stabilizacji common-mode. 5. Projekt topografii ostatecznej wersji wzmacniacza i weryfikacja post-layout. 1. Publikacje z bazy IEEE; 2. Dokumentacja technologii AMS (austriamicrosystems). 3. B. Pankiewicz, W. Jendernalik, Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso (skrypt Politechniki Gdańskiej, 2016).

12 Cyfrowy oscyloskop i generator sygnałowy zrealizowany w oparciu o płytę prototypową Virtex2Pro FPGA. Digital oscilloscope and signal generator based on a prototype board Virtex2Pro FPGA. dr inż. Miron Kłosowski Projekt i realizacja systemu wbudowanego realizującego funkcje prostego oscyloskopu i generatora sygnałowego w oparciu o płytę prototypową Virtex2Pro FPGA. 1. Projekt i realizacja układu interfejsu łączącego płytkę przetworników A/C i C/A (Memec P160 analog module) z płytką FPGA Virtex2Pro (Xilinx). 2. Konfiguracja, synteza i implementacja systemu mikroprocesorowego z procesorem PowerPC wbudowanym w układ FPGA Virtex2Pro możliwością obsługi klawiatury PS2 i monitora VGA (dostępne gotowe moduły). 3. Opracowanie w języku VHDL modułu sprzętowego interfejsu przetworników A/C i C/A dla systemu mikroprocesorowego PowerPC. 4. Implementacja w języku C aplikacji na procesor PowerPC realizujący funkcje prostego oscyloskopu i generatora sygnałowego demonstrującego możliwości przetworników A/C i C/A. 1. Dokumentacja układów Virtex2Pro: 2. Dokumentacja płytki XUP Virtex-II Pro Development System. 3. Dokumentacja płytki Memec P160 analog module.

13 Energooszczędny stabilizator zasilania bateryjnego dla urządzeń o małym poborze mocy zapewniający możliwość pełnego rozładowania baterii. Energy-saving voltage regulator for low-power battery powered devices with the functionality for fully discharge the battery. dr inż. Miron Kłosowski Projekt i realizacja układu stabilizatora podnoszącego napięcie zasilania. Celem stabilizatora jest podniesienie napięcia pojedynczego ogniwa (bateria alkaliczna lub akumulator NiMH) do wartości wymaganej przez zasilane urządzenie. Układ stabilizatora jest dedykowany do urządzeń o niskim i bardzo niskim poborze mocy stąd konieczność zapewnienia wysokiej sprawności w tym trybie pracy. Stabilizator powinien pozwalać na pełne i bezpieczne zużycie pojedynczego ogniwa oraz po jego wyczerpaniu odciąć zasilanie stabilizowanego urządzenia. 1. Przegląd i analiza literatury oraz katalogów dostępnych układów scalonych stabilizatorów małej mocy i wysokiej sprawności. 2. Wybór sposobu implementacji stabilizatora. 3. Projekt i wykonanie prototypu układu stabilizatora z napięciem wyjściowym 3 V (o ile to możliwe zminiaturyzowanego tak, aby stabilizator zmieścił się w przedziale bateryjnym stabilizowanego urządzenia zamiast drugiego ogniwa). 4. Projekt i wykonanie prototypu układu stabilizatora z napięciem wyjściowym 1,5 V. 5. Pomiary stabilizatorów ze szczególnym uwzględnieniem ich sprawności. 1. B. Arbetter, R. Erickson, and D. Maksimovic, DC-DC Converter Design for Battery-Operated Systems, IEEE Power Electronics Specialists Conference, 1995 Record, June Erickson, Robert, and Dragan Maksimovic. "High efficiency DC-DC converters for battery-operated systems with energy management." Worldwide Wireless Communications, Annual Reviews on Telecommunications (1995): 1-10.

14 Sprzętowy akcelerator do przetwarzania wyrażeń regularnych zrealizowany w oparciu o płytę prototypową Virtex2Pro FPGA. Hardware accelerator for regular expressions processing based on a prototype board Virtex2Pro FPGA. dr inż. Miron Kłosowski Projekt i realizacja w układzie FPGA sprzętowego akceleratora przetwarzającego wybrane elementy wyrażeń regularnych oraz implementacja sterownika dla tego akceleratora pozwalającego na jego pracę w systemie operacyjnym Linux. 1. Zapoznanie się z wyrażeniami regularnymi, ćwiczenia z komendą grep, specyfikacja szczegółowych założeń akceleratora. 2. Opracowanie w języku VHDL projektu akceleratora przetwarzającego wybrane elementy wyrażeń regularnych. 3. Opracowanie sterownika dla zaprojektowanego akceleratora (działającego w systemie operacyjnym Linux). 4. Opracowanie oprogramowania testującego i porównującego wydajność akceleratora z wydajnością systemowej komendy grep uruchomionej na tej samej platformie sprzętowej. 5. Wnioski z testów oraz pomiarów wydajności i podsumowanie. 1. Strona laboratorium ISP: 2. Dokumentacja układów Virtex2Pro: 3. Gogte, Vaibhav, et al. "HARE: Hardware accelerator for regular expressions." Microarchitecture (MICRO), th Annual IEEE/ACM International Symposium on. IEEE, Temat w języku polskim Rozszerzeniowa płytka prototypowa do zastosowania z zestawami uruchomieniowymi FPGA, PSoC i XMEGA. Extension board for the use with FPGA, PSoC and Xmega evaluation boards. dr inż. Bogdan Pankiewicz Celem pracy jest zaprojektowanie schematu elektrycznego, mozaiki PCB oraz montaż i wstępne uruchomienie pytki rozszerzeniowej, która ma zawierać szereg dodatkowych elementów peryferyjnych możliwych do obsłużenia poprzez dołączony zestaw uruchomieniowy. Przewiduje się m.in. następujące elementy do umieszczenia na płytce rozszerzeniowej: układ FT232 ze złączem mini USB, wyświetlacz LCD 2 x 16 znaków, klawiatura matrycowa, mostek H, złącze karty micro SD, czujniki ciśnienia i temperatury, akcelerometr, żyroskop oraz transceiver 2,4 GHz. 1. Zapoznanie się z problemem. 2. Wykonanie projektu schematu elektrycznego. 3. Wykonanie projektu płytki drukowanej. 4. Montaż urządzenia oraz jego uruchomienie. 5. wykonanie prostych testów urządzenia 1. Tomasz Francuz AVR praktyczne projekty, Wydawnictwo HELION, Gliwice Kevin Skahill Język VHDL. Projektowanie programowalnych układów logicznych, Wydawnictwo WNT, Strona 4. Strona 5. Strona

15 Temat w języku polskim Zestaw projektów testujących działanie płytki rozszerzeniowej wykorzystywanej z układami FPGA, PSoC i XMEGA. Designs made for utilization of extension board used with FPGA, PSoC, and XMEGA prototype boards. dr inż. Bogdan Pankiewicz Celem pracy jest wykonanie szeregu prostych projektów testujących działanie płytki rozszerzeniowej. Projekty powinny być wykonane z użyciem układu FPGA, układu PSoC 5LP oraz mikrokontrolera XMEGA. Jako rezultat pracy powinny powstać biblioteki do układów XMEGA/PSoC oraz bloki IPCORE dla układów FPGA wraz z dokumentacją umożliwiającą w przyszłości szybkie wykorzystanie przez kolejnych użytkowników. 1. Zapoznanie się z problemem. 2. Wykonanie projektów na mikrokontrolery XMEGA. 3. Wykonanie projektów na układy FPGA. 4. Wykonanie projektów na układy PSoC. 5. Wykonanie dokumentacji projektów. 1. Tomasz Francuz AVR praktyczne projekty, Wydawnictwo HELION, Gliwice Kevin Skahill Język VHDL. Projektowanie programowalnych układów logicznych, Wydawnictwo WNT, Strona 4. Strona 5. Strona Praca zależna od pracy poprzedniej gdyż do przetestowania projektów niezbędne jest wykonanie i wstępnie przetestowanie docelowej płytki rozszerzeniowej. Projekt prostego oscyloskopu z wykorzystaniem układu FPGA. Design of simple oscilloscope with the use of FPGA dr inż. Bogdan Pankiewicz Celem pracy jest zaprojektowanie schematu elektrycznego, mozaiki PCB oraz wykonanie sprzętowej realizacji oscyloskopu przy użyciu FPGA. Przewiduje się m.in. następujące elementy do umieszczenia na płytce rozszerzeniowej: przetwornik ADC, gniazda sondy oscyloskopowej oraz złącze PMOD do komunikacji pomiędzy PCB a FPGA. Wyniki pomiarów oscyloskopu będą prezentowane na monitorze za pomocą interfejsu VGA. 1. Zapoznanie się z problemem. 2. Wykonanie projektu schematu elektrycznego 3. Wykonanie projektu płytki drukowanej. 4. Montaż urządzenia oraz jego uruchomienie. 5. Sprzętowa realizacja oscyloskopu przy użyciu FPGA. 1. Kevin Skahill Język VHDL. Projektowanie programowalnych układów logicznych, Wydawnictwo WNT, Strona producenta płytki BASYS Strona producenta FPGA Xilinx