Synteza częstotliwości z pętlą PLL

Transkrypt

1 Synteza częstotliwości z pętlą PLL. Cel ćwiczenia. Celem ćwiczenia jest zapoznanie się z zasadą działania pętli synchronizacji fazowej (PLL Phase Locked Loop). Ćwiczenie polega na zaprojektowaniu, uruchomieniu oraz pomiarach parametrów układu syntezera częstotliwości wykorzystującego układ scalony CMOC 0 współpracujący z dzielnikami 0 i.. Budowa układu. Schemat blokowy układu PLL (Phase Locked-Loop) pokazano na ys.. Zasada działania układu sprowadza się do układu regulacyjnego, który utrzymuje taką częstotliwość wyjściową, aby na obu wejściach detektora fazy częstotliwości były jednakowe. Wyrównane zostają nie tylko częstotliwość, ale i faza obu przebiegów, tak, że różnica faz obu przebiegów pozostaje stała. Schemat ideowy układu przedstawia ys.. Tranzystor Q służy do dostosowania parametrów sygnału generatora użytego w ćwiczeniu do standardu CMOS. Sygnał z tranzystora jest podawany na dzielnik K (ys.) złożony z połówki układu 0 i połówki układu. Łączny podział K może wynosić od do 0. Wybór podziału jest możliwy za pomocą zwor z i z. Sygnał o częstotliwości fwe/k podłączony jest do wejścia detektora fazy (wyprowadzenie układu U). Wyjście generatora VCO układu 0 jest podawane na analogiczny dzielnik częstotliwości N złożony z pozostałych połówek układów 0 i i podłączony do drugiego wejścia (wyprowadzenie ) detektora fazy. Stopień podziału N ustalany jest zworami z i z. Wyjście detektorów fazy (w układzie są dwa różne detektory) są połączone zworą J do filtru dolnoprzepustowego i dalej do wejścia sterujące generator VCO. Za pomocą zwory J można przełączyć typ stosowanego detektora fazy. ezystory i oraz kondensator C ustalają zakres przestrajania generatora VCO. ezystory, i kondensator C stanowią filtr dolnoprzepustowy. Dobór wartości elementów opisany jest w danych katalogowych układu 0. f we Układ f we /K Filtr 0 :K dolnoprzepustowy Generator sterowany Detektor fazy napięciem f wy,,c VCO f wy /N :N f f we wy = f f K N = wy we N K,,C ys.. Zasada działania syntezera częstotliwości z układem PLL.. Przygotowanie do zajęć... Zapoznanie się z następującymi materiałami:. W. Tietze, Ch. Schenk, Układy półprzewodnikowe, WNT, ozdz.. - s.-. P. Gajewski, J. Turczyński, Cyfrowe układy scalone CMOS, WKŁ 0, ozdz.., s.-0 oraz rozdz.., s.-

2 . Instrukcje układów scalonych CMOS typu 0, i 0 ( w zakresie zasady działania i projektowania): a. HCC_HCF0B.pdf b. MC0B-D.pdf c. HCC_HCF0_.pdf.. Pytania kontrolne:. Zasada działania pętli PLL,. Częstotliwość chwytania i trzymania.. Zasada działania detektorów fazy w układzie 0. Inne detektory fazy. Generatory przestrajane napięciem przykłady i zasada działania. ola filtru dolnoprzepustowego. Zastosowanie układu PLL (synteza częstotliwości, detekcja AM, FM i PM).. Przedstawienie rozwiązania zadania projektowego:. W układzie dobrać rezystory, oraz kondensator C tak, aby uzyskać częstotliwość środkową generatora równą f0=..khz i zakres przestrajania f=±...khz, przy napięciu zasilania Ucc= V,. dobrać stałą czasu filtru dolnoprzepustowego, aby uzyskać zakres chwytania f c =± khz, (dla detektora fazy typu I),. Wartości elementów zapisać na schemacie montażowym (ys.). Przebieg ćwiczenia.. Montaż układu Zmontować układ, podłączyć zasilanie, generator wejściowy i częstościomierz na wyjście układu. Sprawdzić działanie tranzystora wejściowego w szerokim zakresie częstotliwości obserwując przebieg na kolektorze tranzystora; amplituda sygnału wejściowego powinna wynosić kilka woltów można użyć wyjścia TTL generatora,.. Przebieg pomiarów. Zaobserwować przebiegi na kolejnych stopniach dzielnika N i K,. Zmierzyć zakres przestrajania generatora VCO poprzez chwilowe przyłączenie środkowego pinu zwory J kolejno do masy i do zasilania,. Zmierzyć zakres trzymania i chwytania dla N/K=,.,, oraz dla obu detektorów fazy (zmiana położenia zwory J) wyniki mieścić w tabeli. Efekt synchronizacji można stwierdzić poprzez obserwuję przebiegów w punktach kontrolnych P i P; są to przebiegi na wejściach detektora fazy (podzielone przez N i K), o synchronizacji świadczyć będzie zatrzymanie przebiegów na oscyloskopie,. Zaobserwować synchronizację generatora na częstotliwości harmonicznej (dla obu detektorów fazy),. Jeśli generator na stanowisku pomiarowym posiada modulację częstotliwości to włączają modulację zaobserwować detekcję częstotliwości. Wnioski Sporządzić sprawozdanie zawierające: a. Obliczenia zadania projektowego (obligatoryjnie) oraz przeprowadzone symulacje komputerowe (opcjonalnie) b. Wypełniona tabele pomiarową, c. Przykładowy wydruk oscylogramów z obserwacji sygnałów, d. Wnioski odpowiadające wszystkim punktom rozdziału..

3 Tabela wyników: Zakres przestrajania VCO f min =.. khz f max =. khz Det. Fazy I Det. Fazy II N K N/K f Tdolna f Cdolna f Cgorna f Tgorna f Tdolna f Cdolna f Cgorna f Tgorna

4 0 Q Q Q UB Q Q Q UA 0 Q Q Q UB 0 Q Q Q UA 0 AIN BIN VCIN INH CA CB PCP PC PC VCOUT SF 0 Z GND U 0 C C Cap J JUMPE/ P P z PIN z PIN Q BC k k C 00n D n L LISTWA L LISTWA L LISTWA C 00n E u z PIN z PIN P P C 00n C 00n C 00n ys.. Schemat ideowy syntezera częstotliwości z układem PLL

5 PLL K A 0 Generator wejściowy Zasilanie (+) (-) Dzielnik sprzężenia N Dzielnik wejściowy K : : :0 :0 : : : : 0 0 :0 :0 : : : : : : C= 0 Detektor fazy I Detektor fazy II = = C= = Wyjście = ys.. Schemat montażowy syntezera częstotliwości z układem PLL