Tematy prac dyplomowych inżynierskich w Katedrze Systemów Mikroelektronicznych

Transkrypt

1 Gdańsk, Tematy prac dyplomowych inżynierskich dla studentów kierunku Elektronika i Telekomunikacja do realizacji na sem. 7 r. ak. 2016/2017 w Katedrze Systemów Mikroelektronicznych 1. Implementacja modelu systemu IoT z wykorzystaniem technologii FPGA oraz płytki upc firmy Aldec z układem xc7z Układ bufora o dużej impedancji do pomiarów składowych zmiennych napięć w zakresie częstotliwości 10 khz 100 MHz. 3. Zestaw laboratoryjny z oprogramowaniem do badania prądów i napięć tranzystorów w funkcji częstotliwości w zakresie 10 khz 100 MHz. 4. Stanowisko laboratoryjne z oprogramowaniem do stałoprądowej charakteryzacji diod i tranzystorów z wykorzystaniem przyrządu KEITHLEY 2604B. 5. Pompa ładunkowa do pętli PLL. 6. Przestrajany generator do pętli PLL. 7. Detektor fazy do pętli PLL. 8. Projekt przetwornika analogowo cyfrowego z podwójnym całkowaniem w technologii CMOS. 9. Projekt 6-bitowego przetwornika analogowo-cyfrowego typu flash w technologii CMOS. 10. Projekt analogowego filtru rank-order w technologii CMOS. 11. Projekt przetwornika cyfrowo-analogowego CMOS pracującego w trybie prądowym. 12. Układ pomiarowy charakteryzujący powierzchnie bramki tranzystora ISFET metodą spektroskopii impedancyjnej. 13. System do prezentacji zdjęć w formacie JPEG z pamięci CompactFlash w oparciu o płytę prototypową Virtex2Pro FPGA. 14. Prototyp 3-bitowego absolutnego enkodera obrotowego z pojedynczym czujnikiem barwy światła. 15. Interfejs obsługujący myszkę typu PS/2 dla systemu operacyjnego Linux pracującego na płycie prototypowej Virtex2Pro FPGA. 16. Projekt schematu i topografii wzmacniacza transkonduktancyjnego w technologii CMOS AMS 0,18 μm. 17. Sterownik ładowania i obciążenia akumulatora żelowego. 18. Uniwersalny zasilacz sterowany przy użyciu płytki rozwojowej STM32F4-DISCO. 19. Stanowisko laboratoryjne wykorzystujące moduły PMOD. 20. Sprzętowe moduły do transmisji dźwięku przez sieć Ethernet. 21. Sprzętowe moduły do sterowania pojazdem elektrycznym.

2 Implementacja modelu systemu IoT z wykorzystaniem technologii FPGA oraz płytki upc firmy Aldec z układem xc7z030. Implementation model of the IoT system using FPGA logic, based on upc Aldec board and chip Zynq xc7z030. prof. dr hab. inż. Stanisław Szczepański mgr inż. Wojciech Żebrowski (Alatek) Celem pracy jest opracowanie systemu inteligentnego domu realizującego koncepcję "Internet of Things". Model urządzenia powinien współpracować z procesorem Cortex A9 i umożliwiać wykorzystanie koncepcji w systemie operacyjnym Linux (Petalinux lub Android). 1. Zaprojektowanie systemu w opraciu o wybrane czujniki. 2. Wykonanie koncepcji inteligentnego domu w postaci Ipcora,(warstwa fizyczna w FPGA, warstwa programowa Cortex A9). 3. Opracowanie sterowników dla systemu operacyjnego Linux. 4. Wykonanie aplikacji w środowisku Xilinx SDK. 5. Napisanie aplikacji dla smartfona z systemem Android. [1.] Louise H.Crockett Ross A. Elliot Martin A. Enderwitz Robert W. Stewart Department of Electronic and Electrical Engineering University of Strathclyde Glasgow, Scotland, UK Embedded Processing with the ARM Cortex -A9 on the Xilinx Zynq All Programmable SoC.edition 1 year [2.] Kevin Ashton, "That 'Internet of Things' Thing", RFID Journal, 22 June [3.] Kevin Ashton Internet of Things year [4.] Bruce Eckel - Thinking In C Edycja Polska [5.] Peter Flake System Verilog for Design rok [6.] Roman Wantoch-Rekowski Android w praktyce : projektowanie aplikacji rok Projekt dotyczy systemu do sterowania "inteligentnym domem" z użyciem możliwości technologii "Internet of Things". Układ bufora o dużej impedancji do pomiarów składowych zmiennych napięć w zakresie częstotliwości 10 khz 100 MHz. High impedance buffer circuit for measurement of AC components of voltages for the frequency range of 10 khz 100 MHz. dr hab. inż. Piotr Płotka dr hab. inż. Piotr Płotka Układ bufora włączanego między badany tranzystor i oscyloskop, służący do pomiaru amplitud i faz składowych zmiennych napięć i prądów tranzystorów małej mocy w zakresie 10 khz 100 MHz. Zaprojektowany bufor powinien mieć moduł impedancji znacznie większy od modułów imedancji wejściowych i wyjściowych badanych tranzystorów. 1. Zapoznanie się z małosygnałowymi właściwościami tranzystorów bipolarnych i MOS w zależności od częstotliwości sygnału. 2. Wybór elementów, projekt i uruchomienie układu bufora. 3. Projekt i uruchomienie prostego wzmacniacza WE (WS) z czterema buforami, umożliwiającego określanie zależności modułów i faz prądów i napięć wejściowych i wyjściowych od częstotliwości sygnału. [1.] Karty katalogowe wybranych układów scalonych i elementów j. angielski. [2.] R. Paul, Technika Pomiarów Tranzystorów, WKiŁ, Warszawa [3.] E. Stolarski, Miernictwo Tranzystorowe, WNT, Warszawa [4.] D. K. Schroder, "Semiconductor Material and Device Characterization", 3. wyd., Wiley, 2006 [5.] M.Polowczyk, E.Klugmann, Przyrządy Półprzewodnikowe", Wyd.PG, [6.] W. Marciniak, Przyrządy półprzewodnikowe i układy scalone, WNT, 1979.

3 Zestaw laboratoryjny z oprogramowaniem do badania prądów i napięć tranzystorów w funkcji częstotliwości w zakresie 10 khz 100 MHz. Laboratory setup and software for testing of current and voltage frequency dependencies of transistors in the range of 10 khz 100 MHz. dr hab. inż. Piotr Płotka dr hab. inż. Piotr Płotka Układ i program na komputer osobisty do badania i wizualizacji częstotliwościowych zależności składowych zmiennych napięć i prądów wybranych tranzystorów bipolarnych małej mocy w zakresie 10 khz 100 MHz. Układ będzie wykorzystywał generator i oscyloskop firmy RIGOL lub firmy Keysight. Wyniki będą przedstawiane w postaci wykresów amplitud i faz mierzonych przebiegów od częstotliwości. 1. Zapoznanie się z małosygnałowymi właściwościami tranzystorów bipolarnych i MOS w zależności od częstotliwości sygnału. 2. Zapoznanie się z parametrami i ze zdalnym sterowaniem wybranego generatora i oscyloskopu. 3. Określenie warunków pomiarowych dla wybranych tranzystorów. 3. Projekt i wykonanie układu do pomiarów. 5. Opracowanie programu sterującego pomiarami i prezentującego wyniki w postaci wykresów amplitud i faz mierzonych przebiegów od częstotliwości sygnału. [1.] RIGOL i Keysight dokumentacja wybranych generatorów i oscyloskopów j. angielski. [2.] R. Paul, Technika Pomiarów Tranzystorów, WKiŁ, Warszawa [3.] E. Stolarski, Miernictwo Tranzystorowe, WNT, Warszawa [4.] D. K. Schroder, "Semiconductor Material and Device Characterization", 3. wyd., Wiley, [5.] M.Polowczyk, E.Klugmann, Przyrządy Półprzewodnikowe", Wyd.PG, [6.] W. Marciniak, Przyrządy półprzewodnikowe i układy scalone, WNT, 1979

4 Stanowisko laboratoryjne z oprogramowaniem do stałoprądowej charakteryzacji diod i tranzystorów z wykorzystaniem przyrządu KEITHLEY 2604B. Laboratory setup including software for DC characterization of diodes and transistors using a KEITHLEY 2604B instrument. dr hab. inż. Piotr Płotka dr hab. inż. Piotr Płotka Program na komputer osobisty do pomiaru i wizualizacji statycznych charakterystyk diod i tranzystorów MOS i bipolarnych w laboratorium studenckim w szerokim zakresie prądów i napięć z automatycznym doborem zakresu pomiarowego. Program powinien umożliwiać określenie podstawowych parametrów stałoprądowych modeli przyrządów. 1. Zapoznanie się z działaniem trzykanałowego źródła napięcia lub prądu z miernikiem prądu lub napięcia KEITHLEY 2604B i pomiary z firmowym oprogramowaniem. 2. Opracowanie algorytmów pomiarów charakterystyk wejściowych, wyjściowych i przejściowych z automatycznym doborem zakresów pomiarowych. 3. Napisanie procedury realizującej ten algorytm. 4. Opracowanie procedury wizualizacji wyników. 5. Opracowanie algorytmów wyznaczania podstawowych parametrów stałoprądowych modeli diod, tranzystorów MOS i tranzystorów bipolarnych na podstawie wyników pomiarowych. 6. Napisanie procedury realizującej ten algorytm. 7. Opracowanie procedury jednoczesnej wizualizacji charakterystyk pomierzonych i modelowanych. [1.] KEITHLEY instrukcje obsługi i programowania działania trzykanałowego źródła napięcia lub prądu z miernikiem prądu lub napięcia KEITHLEY 2604B j. Angielski. [2.] Karty katalogowe wybranych tranzystorów i układów scalonych j. Angielski. [3.] E. Stolarski, Miernictwo Tranzystorowe, WNT, Warszawa [4.] D. K. Schroder, "Semiconductor Material and Device Characterization", 3. wyd., Wiley, [5.] M.Polowczyk, E.Klugmann, Przyrządy Półprzewodnikowe", Wyd.PG, [6.] W. Marciniak, Przyrządy półprzewodnikowe i układy scalone, WNT, 1979.

5 Pompa ładunkowa do pętli PLL. Charge pump for PLL loop dr hab. inż. Grzegorz Blakiewicz Celem pracy jest zaprojektowanie pompy ładunkowej do pętli PLL. Projektowany układ ma wytwarzać sygnał wyjściowy proporcjonalny do różnicy fazy reprezentowanej przez dwa sygnały prostokątne, o zmiennym współczynniku wypełnienia, wytwarzane przez detektor fazy/częstotliwości. Częstotliwość sygnałów nie przekracza 10MHz. Pompa ładunkowa ma być zaprojektowana w technologii CMOS 180 nm. Projekt powinien zawierać schemat oraz topografię masek układu scalonego. 1. Zapoznanie się z zasadą pompy ładunkowej; 2. Opracowanie schematu pompy i wykonanie serii symulacji komputerowych weryfikujących działanie układu; 3. Opracowanie topografii masek układu scalonego w technologii 180 nm i wykonanie symulacji po ekstrakcji parametrów układu; 4. Przygotowanie dokumentacji technicznej detektora. [1.] B. Razavi, Design of analog CMOS integrated circuits, Mc-Graw- Hill, 2001; [2.] M. Jeżewski, W. Szkudliński, Generatory synchronizowane i ich zastosowania, WNT 1981; Przestrajany generator do pętli PLL. Tunable oscillator for PLL loop dr hab. inż. Grzegorz Blakiewicz Celem pracy jest zaprojektowanie przestrajanego generatora do pętli PLL. Projektowany układ ma strukturę generatora pierścieniowego składającego się z zestawu negatorów (bramek cyfrowych typu inwerter), których opóźnienie transmisyjne jest przestrajane za pomącą sygnału kontrolującego. Generator powinien wytwarzać falę prostokątną o częstotliwości 100 MHz, przestrajaną w granicach co najmniej +/- 2%. Projekt powinien zawierać schemat oraz topografię masek układu scalonego w technologii 180 nm. 1. Zapoznanie się z zasadą działania i metodami przestrajania generatorów pierścieniowych; 2. Opracowanie schematu generatora i wykonanie serii symulacji komputerowych weryfikujących działanie układu; 3.; Opracowanie topografii masek układu scalonego w technologii 180 nm i wykonanie symulacji po ekstrakcji parametrów układu; 4. Przygotowanie dokumentacji technicznej generatora. [1.] B. Razavi, Design of analog CMOS integrated circuits, Mc-Graw-Hill, [2.] M. Jeżewski, W. Szkudliński, Generatory synchronizowane i ich zastosowania, WNT 1981.

6 Detektor fazy do pętli PLL. Phase detector for PLL loop dr hab. inż. Grzegorz Blakiewicz Celem pracy jest zaprojektowanie detektora fazy do pętli PLL. Projektowany układ ma wytwarzać sygnał wyjściowy proporcjonalny do różnicy faz dwóch cyfrowych sygnałów wejściowych o częstotliwości nie przekraczającej 10MHz. Detektor fazy może być wykonany jako układ cyfrowy lub analogowy w technologii CMOS. Projekt powinien zawierać schemat oraz topografię masek układu scalonego w technologii CMOS 180 nm. 1. Zapoznanie się z zasadą działania detektorów fazy; 2. Opracowanie schematu detektora i wykonanie serii symulacji komputerowych weryfikujących działanie układu; 3. Opracowanie topografii masek układu scalonego w technologii 180 nm i wykonanie symulacji po ekstrakcji parametrów układu; 4. Przygotowanie dokumentacji technicznej detektora. [1.] B. Razavi, Design of analog CMOS integrated circuits, Mc-Graw-Hill, [2.] M. Jeżewski, W. Szkudliński, Generatory synchronizowane i ich zastosowania, WNT Projekt przetwornika analogowo cyfrowego z podwójnym całkowaniem w technologii CMOS. Design analog-to-digital dual slope converter in CMOS technology. dr inż. Jacek Jakusz Celem pracy jest zaprojektowanie w oparciu o literaturę schematu elektrycznego i topografii scalonego przetwornika analogowo-cyfrowego z podwójnym całkowaniem w technologii CMOS 180 nm lub350 nm. W zależności od wybranej technologii przetwornik ma być zasilany napięciem od 1.8V do 3.3V. Rozdzielczość przetwornika musi osiągnąć przynajmniej 10 bitów. Do projektu można wykorzystać narzędzia MAGIC, PSpice, LTSpice lub Cadence. 1. Opracowanie schematu elektrycznego przetwornika A/C. 2. Przeprowadzenie symulacji komputerowych i optymalizacja parametrów przetwornika A/C. 3. Zaprojektowanie topografii przetwornika A/C. 4. Przeprowadzenie szczegółowych symulacji układu po ekstrakcji elementów pasożytniczych z topografii 5. Opracowanie uzyskanych wyników. [1.] Specyfikacja wzmacniacza sporządzona przez opiekuna pracy [2.] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design [3.] D. Johns, K. Martin, Analog Integrated Circuit Design

7 Projekt 6-bitowego przetwornika analogowo-cyfrowego typu flash w technologii CMOS. Design of 6-bit flash analog-to-digital converter in CMOS technology. dr inż. Jacek Jakusz Celem pracy jest zaprojektowanie w oparciu o literaturę schematu elektrycznego i topografii scalonego przetwornika analogowo-cyfrowego typu flash w wybranej technologii CMOS. W zależności od wybranej technologii wzmacniacz ma być zasilany napięciem od 1.8V do 3.3V. Typowy przetwornik A/C równoległy typu flash zbudowany jest z komparatorów (wzmacniaczy operacyjnych), dzielnika rezystorowego i cyfrowego konwertera kodu termometrycznego na kod binarny. Do projektu można wykorzystać narzędzia MAGIC, PSpice, LTSpice lub Cadence. 1. Opracowanie schematu elektrycznego przetwornika A/C. 2. Przeprowadzenie symulacji komputerowych i optymalizacja parametrów przetwornika A/C. 3. Zaprojektowanie topografii przetwornika A/C. 4. Przeprowadzenie szczegółowych symulacji układu po ekstrakcji elementów pasożytniczych z topografii 5. Opracowanie uzyskanych wyników. [1.] Specyfikacja wzmacniacza sporządzona przez opiekuna pracy. [2.] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design. [3.] D. Johns, K. Martin, Analog Integrated Circuit Design. Projekt analogowego filtru rank-order w technologii CMOS. Design of an analogue rank-order filter in CMOS technology dr inż. Waldemar Jendernalik Celem pracy jest zaprojektowanie analogowego filtru sortującego (ang. rankorder filter) w technologii CMOS 0,35 µm lub 0,18 µm. Wymagane parametry filtru: minimalna liczba wejść 9, maksymalne napięcie zasilania 3,3 V, maksymalny czas przetwarzania 1 ms. Projekt należy wykonać w środowisku Cadence Virtuoso. Dopuszcza się możliwość opracowania kompletnego układu scalonego z zabezpieczeniem przed ESD. 1. Rozpoznanie literaturowe dotyczące filtrów typu rank-order; 2. Opracowanie schematu elektrycznego filtru i wykonanie symulacji komputerowych; 3. Projekt topografii układu w technologii CMOS; 4. Symulacje komputerowe typu post-layout; [1.] Artykuły z bazy IEEE. [2.] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design. [3.] D. Johns, K. Martin, Analog Integrated Circuit Design. [4.] Dokumentacja oprogramowania Cadence Virtuoso.

8 Projekt przetwornika cyfrowo-analogowego CMOS pracującego w trybie prądowym. Design of a CMOS current-mode digital-to-analogue converter dr inż. Waldemar Jendernalik Celem pracy jest zaprojektowanie przetwornika cyfrowo-analogowego (C/A), który pracuje w trybie prądowym realizacja przetwornika np. na ważonych lustrach prądowych. Przetwornik należ zaprojektować w technologii CMOS 0,35 µm lub 0,18 µm przy użyciu narzędzi z pakietu Cadence Virtuoso. Wymagane parametry przetwornika C/A: rozdzielczość 10 bitów, maksymalne napięcie zasilania 3,3 V, częstotliwość przynajmniej 1 MHz. Dopuszcza się możliwość opracowania kompletnego układu scalonego z zabezpieczeniem przed ESD. 1. Rozpoznanie literaturowe dotyczące prądowych przetworników C/A; 2. Opracowanie schematu elektrycznego przetwornika i wykonanie symulacji komputerowych; 3. Projekt topografii układu w technologii CMOS; 4. Symulacje komputerowe typu post-layout; [1.] Artykuły z bazy IEEE. [2.] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design. [3.] D. Johns, K. Martin, Analog Integrated Circuit Design. [4.] Dokumentacja oprogramowania Cadence Virtuoso. Układ pomiarowy charakteryzujący powierzchnie bramki tranzystora ISFET metodą spektroskopii impedancyjnej. The measuring system for ISFET gate characterization by impedance spectroscopy dr inż. Maciej Kokot dr inż. Maciej Kokot Układ powinien zapewniać wybrany stałoprądowy punk pracy tranzystora za pomocą przetworników ADC i DAC oraz wymuszać uskok jednostkowy napięcia bramki i mierzyć zmiany prądu drenu w czasie. Widmo impedancji otrzymuje się poprzez transformatę Fouriera odpowiedzi czasowej. Częstotliwość maksymalna 1-10 khz. Komunikacja z komputerem sterującym powinna odbywać się poprzez złącze RS232 lub USB. 1. Wybór odpowiedniej literatury. 2. Opracowanie koncepcji układu pomiarowego. 3. Określenie zakresów napięć i prądów. 4. Dobór odpowiednich przetworników ADC i DAC. 5. Wybór mikrokontrolera sterującego. 6. Ustalenie sposobu komunikacji z komputerem sterującym 7. Oprogramowanie mikrokontrolera. 8. Projekt i wykonanie obwodów drukowanych. 9. Konstrukcja, uruchomienie i testowanie urządzenia. [1.] Analog Devices, karty katalogowe i noty aplikacyjne. [2.] Microchip, karty katalogowe i noty aplikacyjne.

9 System do prezentacji zdjęć w formacie JPEG z pamięci CompactFlash w oparciu o płytę prototypową Virtex2Pro FPGA. A system for presentation of JPEG pictures from CompactFlash memory using the Virtex2Pro FPGA prototype board. dr inż. Miron Kłosowski Projekt i realizacja prostego systemu wbudowanego umożliwiającego wyświetlanie na monitorze VGA zdjęć w formacie JPEG z pamięci CompactFlash w oparciu o płytę prototypową Virtex2Pro. 1. Wybór i adaptacja oprogramowania open-source dekodującego format JPEG. 2. Projekt, synteza i implementacja systemu mikroprocesorowego z procesorem PowerPC wbudowanym w układ FPGA Virtex2Pro. 3. Opracowanie w języku VHDL modułu sprzętowego generatora obrazu VGA dla systemu mikroprocesorowego PowerPC. 4. Implementacja odczytu plików JPG z pamięci CompactFlash przez podsystem ACE. 5. Realizacja oprogramowania demonstrującego działanie systemu prezentacji. [1.] Oficjalna strona JPEG: [2.] Dokumentacja układów Virtex2Pro oraz ACE: Prototyp 3-bitowego absolutnego enkodera obrotowego z pojedynczym czujnikiem barwy światła. Prototype of the 3-bit absolute rotary encoder with single color light sensor. dr inż. Miron Kłosowski Opracowanie systemu demonstracyjnego prezentującego działanie optycznego enkodera absolutnego działającego w oparciu o pojedynczy cyfrowy czujnik barwy światła oraz tarczę kodową wielokolorową. 1. Wybór technologii implementacji systemu (FPGA lub mikrokontroler). 2. Implementacja systemu z wykorzystaniem czujnika TCS3414CS. 3. Uruchomienie systemu, dobór barw oraz wykonanie tarczy. 4. Testowanie systemu i pomiary charakterystyk. [1.] [2.]

10 Interfejs obsługujący myszkę typu PS/2 dla systemu operacyjnego Linux pracującego na płycie prototypowej Virtex2Pro FPGA. PS/2 mouse supporting interface for the Linux OS implemented on the Virtex2Pro FPGA prototype board. dr inż. Miron Kłosowski Projekt i realizacja urządzenia obsługującego port PS/2 dla standardowej myszki komputerowej oraz implementacja sterownika dla tego urządzenia pracującego w systemie operacyjnym Linux, działającym w oparciu o płytę prototypową Virtex2Pro FPGA. 1. Opracowanie w języku VHDL urządzenia PS/2 do obsługi standardowej myszki komputerowej. 2. Opracowanie sterownika dla zaprojektowanego urządzenia (działającego w systemie operacyjnym Linux). 3. Opracowanie przykładowego oprogramowania wykorzystującego opracowany interfejs. [1.] Strona laboratorium ISP: [2.] Dokumentacja układów Virtex2Pro: Projekt schematu i topografii wzmacniacza transkonduktancyjnego w technologii CMOS AMS 0,18 μm. Schematic and layout design of transconductance amplifier in CMOS AMS 0.18um technology dr inż. Bogdan Pankiewicz Celem pracy jest wykonanie projektu wzmacniacza traskonduktancyjnego w technologii CMOS AMS 0,18um wraz z projektem topografii i symulacjami po ekstrakcji topografii. Zaprojektowany wzmacniacz jest przewidziany jako element aktywny do wykorzystania w budowie aktywnych filtrów scalonych czasu ciągłego. 1. Zapoznanie się z problemem. 2. Wykonanie projektu schematu elektrycznego. 3. Wykonanie projektu topografii. 4. Wykonanie ekstrakcji i symulacji po ekstrakcji. [1.] Matching properties of MOS transistors, M. Pelgrom, A. Duinmaijer, A. Welbres, IEEE Journal of Solid-State Circuits, vol.. 24, no. 5, October [2.] R. L. Geiger, P. E. Allen, N. R. Strader, VLSI design techniques for analog and digital circuits, McGraw-Hill [3.] Dokumentacja technologii CMOS AMS 0,18um dostępna w katedrze. [4.] Dokumentacja pakietu oprogramowania CADENCE dostępna w katedrze.

11 Sterownik ładowania i obciążenia akumulatora żelowego. Charge and load controller of sealed lead acid battery. dr inż. Bogdan Pankiewicz Celem pracy jest wykonanie projektu sterownika ładowania i kontrolowanego dołączania obciążenia szczelnego akumulatora kwasowo ołowiowego (żelowego). Źródłem energii ma być panel fotowoltaiczny. Jako sterownik należy użyć płytki rozwojowej STM32F4-DISCO. W ramach projektu inżynierskiego należy zaprojektować schemat układu dołączanego do ww. płytki rozwojowej zawierający m.in.: przetwornicę wejściową, stabilizator napięcia dla płytki rozwojowej, układy pomiaru prądów i napięć źródła energii, akumulatora i obciążenia. Następnie należy zaprojektować i zmontować płytkę drukowaną oraz napisać i uruchomić oprogramowanie sterownika. 1. Zapoznanie się z problemem. 2. Wykonanie projektu schematu elektrycznego. 3. Wykonanie projektu płytki drukowanej. 4. Wykonanie oprogramowania urządzenia. 5. Test działania. [1.] A. Czerwiński Akumulatory, baterie ogniwa WKiŁ [2.] Marek Dzwonnik, Nowoczesne akumulatory, Sposoby ładowania i obsługa, Elektronika Praktyczna, 4/2003, str , oraz 5/2003, str [3.] B. Pankiewicz, Układ wspomagania sterowania maksimum mocy modułów fotowoltaicznych, Przegląd elektrotechniczny, r. 85 nr , s do wykonania Uniwersalny zasilacz sterowany przy użyciu płytki rozwojowej STM32F4-DISCO. Universal power supply controlled by STM32F4-DISCO borad dr inż. Bogdan Pankiewicz Celem pracy jest wykonanie projektu zasilacza sterowanego dotykowo przy użyciu płytki rozwojowej STM32F4-DISCO. W ramach projektu należy zaprojektować układ zasilacza zawierającego m.in.: zestaw przetwornic wyjściowych, stabilizator napięcia płytki rozwojowej, układy pomiaru generowanych napięć i prądów wyjściowych i podawanych wejściowych oraz złącze do płytki rozwojowej. Po zmontowaniu zasilacza należy napisać oprogramowanie sterujące mikrokontrolera. Wymagania: - napięcie wejściowe: 10 20V, - napięcie wyjściowe: 3 9V, - krok regulacji: 0,1V, - prąd wyjściowy: 1A, - liczba kanałów wyjściowych: 4, - możliwość blokowania dowolnego z kanałów, - pamięć wartości ostatnio generowanych napięć i powrót do nich po wyłączeniu i włączeniu zasilania. 1. Zapoznanie się z problemem. 2. Wykonanie projektu schematu elektrycznego. 3. Wykonanie projektu płytki drukowanej. 4. Wykonanie oprogramowania urządzenia. 5. Test działania. [1.] Materiały do wykładu Konwertery mocy G. Blakiewicz. 2. Ö. Ferenczi, Zasilanie układów elektronicznych Zasilacze impulsowe [2.] Borkowski, Układy scalone w stabilizatorach napięcia stałego [3.] Strona internetowa producenta płytki ST32F4-DISCO

12 Stanowisko laboratoryjne wykorzystujące moduły PMOD. Student laboratory exercise with PMOD modules. dr inż. Marek Wójcikowski dr inż. Marek Wójcikowski Celem pracy jest opracowanie ćwiczenia do laboratorium układów programowalnych, wykorzystujące wybrane moduły PMOD. W ramach pracy powinna również powstać dokumentacja stanowiska laboratoryjnego. 1) Zapoznanie się z systemem EDK firmy Xilinx i uruchomienie bazowego systemu mikroelektronicznego. 2) Zapoznanie się ze sposobem podłączania urządzeń do magistrali PLB. 3) Uruchomienie wybranych bloków PMOD. 4) Opracowanie sterowników w języku C. 5) Wykonanie demonstracyjnego systemu wykorzystującego zaprojektowany blok IP. 6) Przygotowanie dokumentacji [4.] Dokumentacja systemu EDK [5.] Dokumentacja modułów PMOD Wymagana znajomość języków HDL(VHDL lub Verilog) i C Sprzętowe moduły do transmisji dźwięku przez sieć Ethernet. Hardware modules for sound transmission using Ethernet network dr inż. Marek Wójcikowski dr inż. Marek Wójcikowski Celem pracy jest opracowanie prototypowych modułów sprzętowych realizujących transmisję dzwięku przez sieć Ethernet (audio over Ethernet) z wykorzystaniem układów FPGA. 1) Zapoznanie się z systemem EDK firmy Xilinx i uruchomienie bazowego systemu mikroelektronicznego. 2) Zapoznanie się ze sposobem podłączania urządzeń do magistrali PLB. 3) Zapoznanie się z istniejącymi standardami dotyczącymi transmisji dźwięku w sieci Ethernet. 3) Wybór, przygotowanie i adaptacja protokołu transmisyjnego. 4) Opracowanie modułów sprzętowych w języku VHDL lub Verilog i sterowników w języku C. 5) Wykonanie demonstracyjnego systemu wykorzystującego zaprojektowane bloki i pomiar parametrów otrzymanego rozwiązania. 6) Przygotowanie dokumentacji. [1.] Dokumentacja systemu EDK [2.] Dokumentacja platformy ML505 z układem FPGA Virtex-5 [3.] "Best Practices in Network Audio" (PDF). Audio Engineering Society (online ) Wymagana znajomość języków HDL(VHDL lub Verilog) i C

13 Sprzętowe moduły do sterowania pojazdem elektrycznym. Hardware modules for control of electric car. dr inż. Marek Wójcikowski dr inż. Marek Wójcikowski Celem pracy jest opracowanie prototypowych modułów sprzętowych realizujących sterowanie pojazdem elektrycznym z wykorzystaniem układów FPGA. do wykonania 1) Zapoznanie się z systemem EDK firmy Xilinx i uruchomienie bazowego systemu mikroelektronicznego. 2) Zapoznanie się ze sposobem podłączania urządzeń do magistrali PLB. 3) Opracowanie modułów sprzętowych w języku VHDL lub Verilog i sterowników w języku C dla silników elektrycznych oraz joysticka. 4) Wykonanie demonstracyjnego systemu wykorzystującego zaprojektowane bloki oraz dwukołową platformę wyposażoną w silniki elektryczne. 5) Przygotowanie dokumentacji. [1.] Dokumentacja systemu EDK Wymagana znajomość języków HDL(VHDL lub Verilog) i C