Metody testowania Magistrala JTAG

Transkrypt

1 Metody testowania Magistrala JTAG Zygmunt Kubiak ZKubiak 1

2 Testowanie i diagnostyka Test próba podejmowana, aby uzyskać odpowiedź na postawione pytanie Diagnostyka poch. z j. greckiego od diagnosis, które oznacza rozpoznawanie, rozróżnianie, osądzanie ZKubiak 2

3 Typowa strategia testowania Strukturalne testy alternatywne Automatyczne testy optyczne (AOI Automated Optical Inspection) Najczęściej pierwszy etap testowania po montażu Szukanie elementów brakujących i źle ustawionych Testowanie wewnątrzobwodowe (ICT, In-Circuit Testing) Pomiar wartości elementów biernych itp. Wymagany fizyczny dostęp do punktów lutowniczych Automatyczne testy promieniami rentgenowskimi (AXI Automated X-ray Inspection) Wykrywanie problemów lutowniczych ZKubiak 3

4 Typowa strategia testowania Najczęściej spotykane błędy Przerwy połączeń 48% Zwarcia połączeń 23% Niezawodność połączeń 17% Brak elementu 4% Ustawienie elementu 3% Niewłaściwy element Uszkodzony element Stig Oresjo, A Billion Solder Joints and Counting, Circuits Assembly Magazine, Feb ZKubiak 4

5 Typowa strategia testowania W czasie tworzenia ścieżek sygnałowych, nakładania pasty lutowniczej, układania podzespołów oraz ich lutowania komponenty PCB mogą ulec uszkodzeniu lub s montowane nieprawidłowo ZKubiak 5

6 Typowa strategia testowania Przykład wykorzystania AOI do detekcji zwarcia między wyprowadzeniami (źródło: Retronix). Ponadto inspekcja tego typu pozwala na przykład zweryfikować polaryzację i położenie komponentów ZKubiak 6

7 Typowa strategia testowania Inspekcję AXI utrudni może zamontowanie komponentów po różnych stronach PCB w taki sposób, że na obrazie RTG będą one na siebie zachodzić ZKubiak 7

8 Typowa strategia testowania Przykład obrazu PCB w AXI. Inspekcja tego rodzaju jest szczególnie polecana do kontroli dokładności wykonania połączenia lutowanych oraz wykrywania zwarć ZKubiak 8

9 Typowa strategia testowania Przykład obrazu PCB w AXI. Inspekcja tego rodzaju jest szczególnie polecana do kontroli dokładności wykonania połączenia lutowanych oraz wykrywania zwarć ZKubiak 9

10 Typowa strategia testowania Projektując PCB pod kątem ICT, należy zapewni możliwość swobodnego przemieszczania s nad i pod płytką, a także odpowiednie odstępy na jej brzegach pozwalające na manipulowanie nią. Dotyczy to te projektowania z uwzględnieniem wymogów systemów AOI i AXI ZKubiak 10

11 Typowa strategia testowania HyperLynx Thermal oprogramowanie do analizy termicznej projektów ZKubiak 11

12 Typowa strategia testowania ZKubiak 12

15 Koncepcja testera łoże igłowe ZKubiak 15

16 Koncepcja testera łoże igłowe ZKubiak 16

17 Testowanie Rodzaje testów Testowanie funkcjonalne Testowanie wewnątrzobwodowe (łoże igłowe) ZKubiak 17

20 Testowanie ZKubiak 20

21 Testowanie ZKubiak 21

22 Testowanie Wzrost złożoności druku ZKubiak 22

23 Testowanie W 1985 roku powstaje organizacja pod nazwą Join Test Action Group stowarzyszająca około 200 producentów układów elektronicznych (JTAG) W 1990 roku rozwiązania wprowadzone do produkcji układów elektronicznych przez stowarzyszenie JTAG zostają uznane za międzynarodowy standard pod nazwą IEEE Std ZKubiak 23

24 Testowanie TCK Test Clock Input Zegar jest niezależny od zegara systemowego TDI Test Data In Wejściowa linia danych magistrali JTAG TDO Test Data Out Wyjściowa linia danych magistrali JTAG TMS Test Mode Select Linia wyboru trybu pracy magistrali JTAG TRST Test Reset Input (active low) Asynchroniczna inicjalizacja kontrolera TAP ZKubiak 24

25 Testowanie metoda ścieżki brzegowej Architektura układów ZKubiak 25

26 Zastosowanie ścieżki brzegowej do testowania pakietów ZKubiak 26

27 Skanowanie struktury wewnętrznej ZKubiak 27

28 Skanowanie struktury wewnętrznej Skanowanie połączeń wewnętrznych ZKubiak 28

29 Skanowanie struktury wewnętrznej Skanowanie połączeń zewnętrznych Skanowanie klasterów ZKubiak 29

30 Skanowanie struktury wewnętrznej Skanowanie połączeń zewnętrznych Skanowanie klasterów Skanowanie pamięci ZKubiak 30

31 Metoda ścieżki brzegowej Bez ograniczeń na gęstość druku Metoda testowania wewnątrzobwodowego (incircuit) Minimalna odległość punktów lutowniczych 50 mil ZKubiak 31

32 ZKubiak 32

33 Zintegrowane testy strukturalne: skanowanie brzegowe z testowaniem in-circuit Integracja z testami funkcjonalnymi Kombinacja z testami systemowymi ZKubiak 33

34 System testowania logicznego ZKubiak 34

35 Schemat komórki rejestru brzegowego Wejście Syganł TDO lub do następnej komórki Wyjście D D Sygnał TDI lub z poprzedniej komórki Zegar Uaktualnienie kopii Rodzaj pracy rejestru brzegowego Wpis przesuwania ZKubiak 35

36 Schemat komórki rejestru brzegowego ZKubiak 36

37 Graf stanów kontrolera TAP Komunikacja z rejestrem instrukcji Komunikacja z rejestrem danych ZKubiak 37

38 Instrukcja BYPASS Boundary Scan Register Włącza jednobitowy rejestr obejściowy zamiast rejestru brzegowego... CORE LOGIC TDI Device ID Bypass TDO TMS TCK TAP Instruction ZKubiak 38

39 Instrukcja BYPASS ZKubiak 39

40 Instrukcja SAMPLE Boundary Scan Register Próbkuje testowany układ na jego wyprowadzeniach. Stan sygnałów wejściowych i wyjściowych układu wpisuje do rejestru brzegowego. CORE LOGIC TDI Device ID Bypass TDO TMS TCK TAP Instruction ZKubiak 40

41 Instrukcja SAMPLE Próbkuje testowany układ na jego wyprowadzeniach. Stan sygnałów wejściowych i wyjściowych układu wpisuje do rejestru brzegowego ZKubiak 41

42 Instrukcja INTEST Boundary Scan Register Test samego elementu; element został wyizolowany z otoczenia; informacje wejściowe są zadawane z rejestru brzegowego a informacje wyjściowe są zapisywane do komórek rejestru brzegowego. TDI CORE LOGIC Device ID TDO Bypass TMS TCK TAP Instruction ZKubiak 42

43 Instrukcja INTEST Test samego elementu; element został wyizolowany z otoczenia; informacje wejściowe są zadawane z rejestru brzegowego a informacje wyjściowe są zapisywane do komórek rejestru brzegowego ZKubiak 43

44 Instrukcja EXTEST Boundary Scan Register Element jest wyizolowany z otoczenia, w tym jednak przypadku nie podlega testom; informacje wejściowe są wpisywane do rejestru brzegowego a z innych komórek rejestru brzegowego informacje wpisywane są na linie wyjściowe. TDI CORE LOGIC Device ID Bypass TDO TMS TCK TAP Instruction ZKubiak 44

45 Instrukcja EXTEST Element jest wyizolowany z otoczenia, w tym jednak przypadku nie podlega testom; informacje wejściowe są wpisywane do rejestru brzegowego a z innych komórek rejestru brzegowego informacje wpisywane są na linie wyjściowe ZKubiak 45

46 Instrukcja RUNBIST Powodującą wykonanie autotestu elementu; element jest wyizolowany z otoczenia. Boundary Scan Register CORE LOGIC TDI GO/NO GO Device ID Bypass TDO TMS TCK TAP Instruction ZKubiak 46

47 Instrukcja IDCODE Przesłanie unikatowego 32-bitowego kodu elementu. Rejestr identyfikacji jest opcjonalny. Jego brak można określić badając pierwszy bit danych wysunięty z danego układu scalonego. Jeżeli bit ten przyjmuje wartość 1, to następne 31 bitów będzie zawartością rejestru identyfikacji, w przeciwnym razie w danym układzie scalonym nie zaimplementowano rejestru identyfikacji i instrukcja wybrała rejestr obejściowy. TDI TMS TCK Boundary Scan Register TAP CORE LOGIC Device ID Bypass Instruction TDO ZKubiak 47

48 SN74BCT8244A Testowanie IEEE Rysunek przedstawia element (SN74BCT8244A), który w dalszej części poddawany jest testom. Jest to typowy układ 8-miu buforów serii 244, dodatkowo wyposażony w obwody magistrali JTAG ZKubiak 48

49 SN74BCT8244A Rysunek przedstawia element (SN74BCT8244A), który poddawany jest testom ZKubiak 49

50 SN74BCT8244A Testowanie IEEE Instrukcje IEEE Instrukcja MSB LSB Tryb EXTEST X Testowanie BYPASS X Praca normalna SAMPLE/PRELOAD X Praca normalna INTEST (opcjonalna) X Testowanie ZKubiak 50

51 Emulator JTAG. Program ten pozwala na testowanie wirtualnego elementu SN74BCT8244A. Na slajdzie pokazano ekran startowy układu. Został on podzielony na cztery części: pulpit sterowniczy, pole badanego układu, diagram stanów sterownika TAP oraz stan wybranych rejestrów. Wszystkie akcje użytkownika są animowane na ekranie ZKubiak 51

58 Na rysunku tym wszystkie przełączniki DIP ustawione są w pozycji 0, podobnie jak przełączniki TDI, TMS i TCK. Podświetlone pole stanu Test-Logic-Reset świadczy o tym, że symulacja przechodzenia przez poszczególne stany rozpocznie się właśnie od tego stanu ZKubiak 58

59 Zainicjujemy teraz przejście ze stanu Test-Logic-Reset do stanu Run-Test/Idle, a więc przycisk TMS pozostaje w stanie 0, co odczytać możemy z wartości określonej przy strzałce, natomiast przycisk TCK przełączamy w stan ZKubiak 59

60 Zauważymy, że pole stanu Test-Logic-Reset zmieniło kolor z białego na szary, następnie strzałka między tymi stanami zmieniła kolor na czerwony (co możemy zobaczyć w czasie działania programu), a po przejściu do stanu Run-Test/Idle kolor strzałki z powrotem zmienia się w zielony. Po przejściu do zadanego stanu kolor pola zmienia się z szarego na biały. W tym momencie stanem aktywnym jest stan Run-Test/Idle ZKubiak 60

61 Teraz przejście do następnego stanu rozpatrujemy względem stanu podświetlonego czyli obecnie jest to Run-Test/Idle. By teraz dokonać przejścia do stanu Select-DR-Scan należy postępować podobnie jak poprzednio z tą różnicą, że sygnał TMS musi być ZKubiak 61

62 Kolejny slajd pokazuje co dzieje się w elemencie SN74BCT8244A, gdy przejdziemy do stanu Shift-DR. Wejście TDI łączy się z wyjściem TDO przez rejestr obejściowy (BYPASS), a wskaźnik TDO zmienia swój pierwotny wizerunek. Takie ustawienie pozwala na pominięcie danego układu w łańcuchu układów powiązanych ścieżką brzegową ZKubiak 62

63 Kolejna zmiana stanu zegara przy TDI = 1 i TMS = 0 spowoduje przejście przez rejestr obejściowy wprowadzając do niego wartość określoną przez TDI, a wartość z tego rejestru zapisana jest do bufora rejestru BYPASS. Stan ten przedstawia slajd ZKubiak 63

64 Pole stanu Shift-DR pozostaje nadal aktywne (o kolorze białym), sygnał przy TMS = 0 kieruje się ponownie do tego stanu. Po przełączeniu w stan niski przełącznika TCK, wskaźnik TDO zmieni się symulując włączenie wskaźnika, a wartość umieszczona poniżej zmieni się na ZKubiak 64

65 Dotychczas omówiona była komunikacja z rejestrem danych. Obecnie będziemy dążyć do zrealizowania komunikacji z rejestru instrukcji. W tym celu należy przejść przez pozostałe stany w rejestrze danych. Należy zwrócić szczególną uwagę gdy dojdziemy do stanu Update-DR, w którym to zerowany jest rejestr obejściowy. W tym momencie kierujemy się do stanu Select-IR-Scan poprzez odpowiednie ustawianie przełącznika TMS ZKubiak 65

66 Gdy dojdziemy do stanu Select-IR-Scan ustawiamy TMS = 0, w ten sposób wybraliśmy komunikację z rejestrem instrukcji. Po dojściu do stanu Shift-IR uzyskamy połączenie podobne jak w stanie Shift-DR, tylko w tym przypadku połączenie zrealizowane będzie przez rejestr instrukcji, do której zostaje wpisana sekwencja Przypadek ten został przedstawione na slajdzie. Widzimy tez zmianę TDO, który wykrył 1-kę w rejestrze instrukcji ZKubiak 66

67 Następną czynnością jaką zrealizujemy będzie wpisanie do rejestru instrukcji samych 0, co umożliwi przejście sygnału z TDI do TDO przez rejestr brzegowy. Po wypełnieniu rejestru instrukcji zerami przechodzimy ponownie do komunikacji z rejestrem danych, a dokładnie do stanu Shift-DR. Należy też zwrócić uwagę na stan Update-IR, w którym stan rejestru instrukcji zostaje zapamiętany w kopii (zatrzasku) rejestru instrukcji ZKubiak 67

68 Slajd ilustruje działanie rejestru brzegowego, który zostaje połączony z wejściem TDI i wyjściem TDO. Włączenie tego rejestru jest możliwe w momencie gdy w kopii rejestru instrukcji znajdują się same zera. Do rejestru brzegowego wpisać można dane szeregowo poprzez TDI lub równoległe z przełącznika DIP ZKubiak 68

69 Sygnał TDI wprowadzany jest za każdym razem, gdy aktywny jest stan Shift-DR i włączone jest narastające zbocze TCK. Z przełącznika DIP dane wprowadzane są do rejestru brzegowego w momencie wyjścia ze stanu Capture-DR ZKubiak 69

70 W tym momencie przepisywane są też dane z kopii wejściowego rejestru brzegowego do wyjściowego rejestru brzegowego. Przechodząc natomiast do stanu Update-DR, dane z rejestru brzegowego przepisywane są do kopii (zatrzasku) rejestru brzegowego. Na slajdzie przedstawiono także działanie diod wejściowych i wyjściowych ZKubiak 70

71 Pokazują one zewnętrzne stany układu. Działanie diod wejściowych jest bardzo proste zapalają się, gdy włączymy odpowiadające im pozycje w przełączniku DIP. Diody wyjściowe działają w zależności od zawartości kopii rejestru instrukcji. Gdy kopia ta zawiera same 0 diody wyjściowe informują o stanie kopii wyjściowego rejestru brzegowego ZKubiak 71

72 DC CW ZK_JTAG_Lab.ppt, sl ZKubiak 72

73 Układy kontrolera TAP I TMS TDI TC K TDO TRST_N Chip TAP Core Controlle r O ZKubiak 73

74 Układy kontrolera TAP SI SO TDI TMS TCK TRST_N Bypass Reg. Instruction Register Finite State Machine Instruction Decode Various TAP Outputs: UpdateDR, CaptureDR, TriState, Etc. TDO ZKubiak 74

75 ZKubiak 75 Testowanie IEEE TAP Select-DR-Scan Capture-DR Shift-DR Exit1-DR Pause-DR Exit2-DR Update-DR Test-Logic-Reset Run-Test/Idle Select-IR-Scan Capture-IR Shift-IR Exit1-IR Pause-IR Exit2-IR Update-IR

76 Instrukcja BYPASS SI SO TDI Bypass Reg. Instruction Register TMS TCK TRST_N Finite State Machine Instruction Decode TDO ZKubiak 76