ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Poziomy abstrakcji cyfrowego systemu komputerowego. Procesor i pamięć. organizacja pamięci

Wielkość: px
Rozpocząć pokaz od strony:

Download "ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Poziomy abstrakcji cyfrowego systemu komputerowego. Procesor i pamięć. organizacja pamięci"

Transkrypt

1 Wstęp Wstęp ARCHITETURA SYSTEMÓW OMPUTEROWYCH organizacja pamięci c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach Rok akad. 23/24 Instytut Fizyki, Zakład Informatyki, 2 Zasada lokalności odwołań do pamięci Zasada zapisu w pamięci podręcznej 3 Ochrona pamięci Algorytmy wymiany stron Wielopoziomowe tabele stron 4 Literatura c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47 Wstęp Poziomy abstrakcji cyfrowego systemu komputerowego Procesor i pamięć Wstęp Application Software > hello world! interfejs pamięci (ang. memory interface) CL Operating Systems Architecture Processor MemWrite Write WE Read Microarchitecture Logic Digital Circuits Analog Circuits Devices Physics + + procesor wysyła adres na magistralę adresową (ang. address bus) operacja czytania z pamięci: sygnał MemWrite pamięć wystawia dane na magistralę danych Read operacja zapisu do pamięci: sygnał MemWrite procesor wystawia dane na magistralę danych Write pamięć jest razy wolniejsza od procesora. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47

2 Wstęp Wstęp Procesor i pamięć Hierarchia pamięci pamięć: dynamiczna, układy DRAM względne szybkości pamięci i procesora., hierarchia pamięci CL Processor Chip CPU Cache Main Hard Drive Performance, Processor Year charakterystyki pamięci Speed Cache Main memory memory Capacity Technology Price / GB SRAM $, Access Time (ns) DRAM $ 5 SSD $, HDD $.,, SSD (ang. solid state drive): pamięć na bazie flash HDD (ang. hard disk drive): dysk twardy. Bandwidth (GB/s) c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 5 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 6 / 47 Wstęp Wstęp Wydajność pamięci Prawo Amdahla ocena wydajności pamięci: współczynniki chybień i trafień Miss Rate of misses Rate of total memory accesses Rate of hits Miss Rate of total memory accesses ocena wydajności pamięci: średni czas dostępu AMAT (ang. average memory access time) wyznaczyć średni czas dostępu AMAT t cache + MR cache ðt MM + MR MM t VM Þ Level Access Time (Cycles) Miss Rate Cache % Main % c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 7 / 47 Gene Amdahl, 922. Most famous for Amdahl s Law,an observation he made in 965. zwiększenie wydajności podsystemu jest zasadne, o ile podsystem w istotny sposób bierze udział w pracy całego systemu np. f : udział czasowy pracy podsystemu t ft ( f)t usprawniając podsystem s-krotnie, skracamy czas pracy całego systemu s -krotnie. t s t ft ( f )t ft s ( f )t f s ( f ) c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 8 / 47

3 Wstęp 2 Zasada lokalności odwołań do pamięci Zasada zapisu w pamięci podręcznej 3 Ochrona pamięci Algorytmy wymiany stron Wielopoziomowe tabele stron 4 Literatura CPU adres dane cache MEM kieszeń (fr. cache), pamięć podręczna warstwa hierarchii pamięci niewidoczna w użytkowym modelu programowym bufor dla pamięci operacyjnej (głównej) implementacje od 968 r. współcześnie: kilka poziomów, częściowo zintegrowana w procesorze. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 9 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 / 47 Zasada lokalności odwołań do pamięci zasada korzystania Lokalność odwołań do pamięci każde odwołanie procesora do pamięci powoduje wstępne sprawdzenie zawartości kieszeni (rola MMU) chybienie brak słowa spod wskazanego adresu (ang. cache miss) odczyt z pamięci operacyjnej (albo zapis) 2 zapis w kieszeni wraz z adresem słowa trafienie słowo jest w kieszeni (ang. cache hit) odczyt słowa z kieszeni (albo zapis) odwołanie do pamięci operacyjnej zbędne (gdy odczyt) czas dostępu do kieszeni krótki problemy: potrzeba aktualizacji pamięci operacyjnej (gdy zapis) potrzeba usuwania z kieszeni, gdy brak miejsca na zapis. częste odwołania pod ten sam adres: lokalność czasowa częste odwołania pod sąsiednie adresy: lokalność przestrzenna zbiór roboczy zbiór adresów występujących w odwołaniach do pamięci w czasie t względnie mały rozmiar zbioru roboczego obiekty (dane lub instrukcje) spod tych adresów warto przechowywać w pamięci podręcznej wystarczy bufor o względnie małym rozmiarze sąsiednie obszary pamięci warto pobrać na zapas. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47

4 : kategorie z odwzorowaniem bezpośrednim pojemność C (ang. capacity): B bloków, każdy blok o rozmiarze (ang. block size) b słów bloki tworzą zbiory (ang. set): pamięć składa się z S zbiorów kategorie pamięci cache: pamięć z odwzorowaniem bezpośrednim (ang. direct mapped cache): w każdym zbiorze jest tylko jeden blok (S B) pamięć zbiorowo-asocjacyjna wielodrożna (ang. N-way set asciative): w każdym zbiorze jest N bloków, liczba zbiorów: S B/N pamięć w pełni asocjacyjna (ang. fully associative): cała pamięć to jeden zbiór (S ) każdy adres pamięci głównej jest odwzorowany (ang. mapped) w dokładnie jeden zbiór jeśli zbiór zawiera więcej niż jeden blok, to dane mogą być w dowolnym bloku tego zbioru. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 przykład: cache o pojemności 8 słów 4-bajtowych: liczba zbiorów S B 8 każdy zbiór zawiera jeden blok o rozmiarze b słowo dwa najmłodsze bity adresu, bo blok na granicy słowa kolejne log bity to numer zbioru mem[xfffffffc] mem[xfffffff8] mem[xfffffff4] mem[xfffffff] mem[xffffffec] mem[xffffffe8] mem[xffffffe4] mem[xffffffe] mem[x24] mem[x2] mem[xc] mem[x8] mem[x4] mem[x] mem[xc] mem[x8] mem[x4] mem[x] 2 3 -Word Main 2 3 -Word Cache czyli, np. adresy x4, x24,..., xffffffe4 są odwzorowane w ten sam zbiór (o numerze ) zadanie: Do którego zbioru zostanie odwzorowany adres pamięci głównej x4? tóre inne adresy są odwzorowane do tego samego zbioru? c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47 Set 7 () Set 6 () Set 5 () Set 4 () Set 3 () Set 2 () () Set () z odwzorowaniem bezpośrednim z odwzorowaniem bezpośrednim pole Tag adresu wskazuje, który adres jest odwzorowany w zbiór, np. Offset Tag Set... FFFFFF E 4 pole Tag jest zapisywane w cache łącznie z danymi pole V (ang. valid): istotne dane, dane przypadkowe, nieznaczące Tag Set Offset wskazany w adresie zbiór jest odczytywany z cache: jeśli pola Tag są identyczne, i pole V, to trafienie (ang. hit) jeśli nie, to w przypadku instrukcji lw, dane () muszą być pobrane z pamięci głównej. Set 7 Set 6 Set 5 Set 4 Set 3 Set 2 Set 8-entry x (+27+32)-bit SRAM przykładowy program: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, xc($) lw $t3, x8($) addi $t, $t, j loop done: łącznie 5 odwołań do pamięci pierwsze wykonanie pętli: pobranie danych spod adresów x4, xc, x8 do zbiorów:, 3, 2 kolejne: trafienie w cache miss rate 3/5 2% Tag Set Offset Set 7 Set 6 Set 5 Set 4 Set 3 Set 2 Set 8-entry x (+27+32)-bit SRAM lw $t, x4($) ostatni raz Tag Set Offset... 3 V Tag... mem[x...4] mem[x...c] mem[x...8] Set 7 () Set 6 () Set 5 () Set 4 () Set 3 () Set 2 () () Set () c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 5 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 6 / 47

5 z odwzorowaniem bezpośrednim wielodrożna zbiorowo-asocjacyjna w każdym zbiorze N bloków przykład konfliktu: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, x24($) addi $t, $t, j loop done: jeśli cache jest początkowo pusta, to miss rate % Tag Set Offset Set 7 Set 6 Set 5 Set 4 Set 3 Set 2 Set 8-entry x (+27+32)-bit SRAM adres jest odwzorowany do zbioru, ale dane mogą być przechowywane z jednym z N bloków znacznik Tag identyfikuje blok, na który faktycznie wskazuje adres przykład: C 8 słów, N 2, S 4 Tag Set Offset Way Way Set 3 Set 2 Set 32 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 7 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 8 / 47 Pamięć wielodrożna zbiorowo-asocjacyjna w pełni asocjacyjna program, który powodował konflikty: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, x24($) addi $t, $t, j loop done: Tag Set Offset Way Way Set 3 Set 2 Set jeden zbiór złożony z B bloków alternatywna nazwa: pamięć B-drożna z jednym zbiorem znacznik Tag identyfikuje blok, na który faktycznie wskazuje adres przykład: C 8 słów, B N 8, S łącznie odwołań do pamięci pierwsze wykonanie pętli: pobranie danych spod adresów x4, x24 do zbioru: kolejne: trafienie w cache miss rate 2/ 2% 32 adresy x4, x24 wskazują zbiór Way Way... mem[x...24]... mem[x...4] Set 3 Set 2 Set Way 7 Way 6 Way 5 Way 4 Way 3 Way 2 Way Way pamięć kosztowna: duża liczba komparatorów. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 9 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47

6 Rozmiar bloku Pamięć z odwzorowaniem bezpośrednim aby skorzystać z lokalności przestrzennej zwiększamy rozmiar bloku blok przechowuje b kolejnych słów pamięci przykład: pamięć z odwzorowaniem bezpośrednim (S B) C 8 słów, b 4 słowa, S B C / b 2 Block Tag Set Offset Offset Set Block Tag Set Offset Offset 27 2 pola adresu, np. adres: x89c Tag... Set 32 Block Offset Offset 8 9 C Set przykładowy program: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, xc($) lw $t3, x8($) addi $t, $t, j loop done: łącznie 5 odwołań do pamięci: pierwsze: lw $t, x4($) blok 4 słów ładowany do cache kolejne: trafienie w cache miss rate /5 6.67% pierwsze i kolejne odwołania: lw $t2, xc($) Block Tag Set Offset Offset... V Tag... mem[x...c] mem[x...8] mem[x...4] mem[x...] Set c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 22 / 47 Algorytmy zastępowania bloków Pamięć wielodrożna zbiorowo-asocjacyjna przykład działania algorytmu LRU pamięć z adresowaniem bezpośrednim: adres jednoznacznie wskazuje na zbiór i blok gdy zbiór jest pełny, a trzeba załadować dane do cache, to wskazany blok jest zastępowany nowym pamięci zbiorowo-asocjacyjne i asocjacyjne: gdy zbiór pełny trzeba poświęcić jeden z bloków wskazywanego zbioru, blok-ofiarę zastąpić nowym zasada lokalności czasowej sugeruje: zastosować algorytm LRU (ang. least recently used) przykład: pamięć 2-drożna bit U ustawiany, by wskazać, który z dwóch bloków zbioru jest starszy, i ma być zastępowany nowym pamięć N-drożna: algorytm pseudo-lru. przykład: pamięć cache 2-drożna, 8 słów 4-bajtowych, 4 zbiory po 2 bloki 4-bajtowe fragment programu: lw $t, x4($) lw $t, x24($) lw $t2, x54($) pierwsze dwie instrukcje powodują załadowanie zbioru i zerowanie bitu U (blok wskazany do ewentualnego zastąpienia) zawartość cache po dwóch instrukcjach: V U Tag Way Way... mem[x...24]... mem[x...4] trzecia: zastąpienie bloku i ustawienie bitu U V U Tag Way Way... mem[x...24]... mem[x...54] Set 3 () Set 2 () () Set () Set 3 () Set 2 () () Set () c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 23 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 24 / 47

7 Organizacja cache: podsumowanie współczynnik trafień: przypomnienie Organization of Ways (N) of Sets (S) Direct Mapped B Set Associative < N < B B/N Fully Associative B charakterystyki: pojemność (C), rozmiar bloku (b), liczba bloków (B), liczba bloków w zbiorze (N, stopień asocjacyjności) zwiększenie asocjacyjności redukcja liczby chybień powodowanych przez konflikty zwiększenie rozmiaru bloku b redukcja liczby chybień (powód: efekt lokalności przestrzennej) przy stałym C powoduje jednak zmniejszenie liczby zbiorów, co zwykle zwiększa prawdopodobieństwo konfliktu. współczynnik trafień (ang. hit ratio) w badanym odcinku czasu h n cache n total gdzie n cache liczba trafień w cache n total całkowita liczba odwołań do pamięci zależy od pojemności kieszeni organizacji kieszeni algorytmu wymiany wykonywanego programu. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 25 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 26 / way % way Miss Rate per Type way 8-way Miss Rate 5% Capacity Compulsory % Block Size Cache Size (B) c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 27 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 28 / 47

8 Zasada zapisu w pamięci podręcznej średni czas dostępu średni czas dostępu do hierarchii pamięci: kieszeń + pamięć operacyjna t avg h t cache + ( h) t mem gdzie h współczynnik trafień t cache czas dostępu do kieszeni t mem czas dostępu do pamięci operacyjnej wymaganie: t cache < T procesora pamięć operacyjna b. powolna: t mem T procesora pojedyncza kieszeń skutecznie eliminuje różnicę prędkości rzędu stąd potrzeba kolejnych poziomów hierarchii cache L bardzo szybka (w procesorze) L2 wolniejsza 5. krotnie, ale pojemniejsza L3 wolniejsza od L2, ale pojemniejsza. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 29 / 47 Zasada zapisu w pamięci podręcznej zapis przeźroczysty (ang. write-through cache) zapis zawsze do pamięci operacyjnej w przypadku trafienia zapis także do cache zapis zwrotny (ang. write-back cache) dodatkowy bit D (ang. dirty bit) skojarzony z każdym blokiem gdy trafienie zapis do kieszeni i ustawienie bitu D gdy usuwanie bloku z cache zapis usuwanego bloku do pamięci głównej, tylko wtedy gdy bit D współczesne pamięci cache: write-back. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 kieszenie inkluzywne kieszenie wyłączne (ekskluzywne) stosowane do roku 2 hierarchia dostępu: procesor L L2 pamięć operacyjna każdy obiekt zawarty w warstwie wyższej jest również obecny w niższej pojemność L2 znacząco większa od L. stosowane od roku 2 kieszeń L2 zapełniana obiektami usuwanymi z L kieszeń ofiar (ang. victime cache) przepływ danych: pamięć L procesor L L2 pojemność L2 L asocjacyjność L2 L zastosowanie: AMD 7, 8, Intel Pentium 4, Core. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 32 / 47

9 Ewolucja pamięci podręcznej MIPS problemy Year CPU MHz L Cache L2 Cache 985 R2 6.7 none none 99 R B direct mapped none 99 R4 8 B direct mapped MB direct mapped 995 R B two-way 4 MB two-way 2 R B two-way 6 MB two-way 24 R6A 8 64 B two-way 6 MB two-way 2 MIPS B variable size każde odwołanie pod dany adres pamięci ma zwracać tę samą wartość problem spójności, gdy odrębne kieszenie L dla kodu i dla danych (architektura Harvard-Princeton) problem spójności w systemach wieloprocesorowych z odrębnymi kieszeniami L i wspólną dalszą częścią hierarchii procesor z kieszenią L oraz sterownik DMA nie korzystający z L. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 33 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 34 / 47 metody utrzymania spójności unieważnianie całego bloku przy wykryciu odwołania zewnętrznego selektywne unieważnianie bloków potencjalnie zawierających adres odwołania zewnętrznego (przestarzałe) programowe unieważnianie całej kieszeni dostępne dla S.O. powoduje spadek wydajności selektywna zmiana stanu bloku M - modified blok ważny, zawartość pamięci nieaktualna E - exclusive blok ważny, zawartość pamięci identyczna I - invalid blok nieważny S - shared blok ważny, jednakowa kopia u wszystkich, identyczna z pamięcią O - owned blok ważny, jednakowa kopia u wszystkich, u pozostałych stan S, jednak zawartość pamięci nieaktualna stosowane protokoły: MEI, MESI, MOESI. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 35 / 47 Wstęp 2 Zasada lokalności odwołań do pamięci Zasada zapisu w pamięci podręcznej 3 Ochrona pamięci Algorytmy wymiany stron Wielopoziomowe tabele stron 4 Literatura c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 36 / 47

10 pamięć wirtualna: adres 32-bit: przestrzeń 4 GB adres 64-bit: przestrzeń 2 64 B pamięć główna (fizyczna) pamięć dyskowa w programach: adresy wirtualne pamięć fizyczna (DRAM) przechowuje podzbiór pamięci wirtualnej (jak cache), np. 52 MB, 4 GB. pamięć dyskowa miliony razy wolniejsza od pamięci głównej pozycjonowanie głowicy: kilka milisekund duża pojemność, niska cena stronicowanie pamięci pamięć wirtualna: strony (ang. virtual pages), np. 4B pamięć fizyczna: ramki (ang. physical pages, frames) strona wirtualna: jest w pamięci fizycznej (w ramce) albo na dysku strona wirtualna może być w dowolnej ramce pamięć fizyczna działa jak pamięć cache w pełni asocjacyjna brak strony w ramce: błąd strony (ang. page fault). es Translation es Hard Drive analogie pojęć Cache Block Block size size Block offset offset Miss fault Tag page number c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 37 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 38 / 47 pamięć wirtualna: 2 GB pamięć fizyczna: 28 MB strona: 4 B (2 2 ) liczba stron: 2 9 liczba ramek: 2 5 w pamięci fizycznej /6 pamięci wirtualnej offset: adres względem początku strony/ramki translacja adresów: tabela stron (w pamięci głównej) bufor TLB (w cache). 7FFF 7FFE es x7fff - x7ffffff x7ffe - x7ffefff x - xfff x - xfff VPN es x7ffff - x7fffffff x7fffe - x7fffefff x7fffd - x7fffdfff x7fffc - x7fffcfff x7fffb - x7fffbfff x7fffa - x7fffafff x7fff9 - x7fff9fff x6 - x6fff x5 - x5fff x4 - x4fff x3 - x3fff x2 - x2fff x - xfff x - xfff Offset 9 Translation 2 5 PPN Offset FFFF 7FFFE 7FFFD 7FFFC 7FFFB 7FFFA 7FFF V x x7ffe x x7fff Table 7FFFF 7FFFE 7FFFD 7FFFC 7FFFB 7FFFA bit V, gdy strona jest w ramce. 7FFF 7FFE es x7fff - x7ffffff x7ffe - x7ffefff x - xfff x - xfff VPN es x7ffff - x7fffffff x7fffe - x7fffefff x7fffd - x7fffdfff x7fffc - x7fffcfff x7fffb - x7fffbfff x7fffa - x7fffafff x7fff9 - x7fff9fff x6 - x6fff x5 - x5fff x4 - x4fff x3 - x3fff x2 - x2fff x - xfff x - xfff Offset 9 Translation 2 5 PPN Offset FFFF 7FFFE 7FFFD 7FFFC 7FFFB 7FFFA 7FFF c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 39 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47

11 bufor TLB przykład: adres wirtualny: x247c adres fizyczny: z tabeli stron jeśli bit V, a jeśli nie, to błąd strony tabela stron: w pamięci głównej adres tabeli w rejestrze (page table register) każdy dostęp do pamięci wirtualnej: dwa dostępy do pamięci fizycznej. x2 9 Offset 47C 2 V x x7ffe Table x x7fff 5 2 x7fff 47C bufor TLB (translation lookaside buffer) cache w pełni asocjacyjna przechowuje ostatnio odwiedzane pozycje tabeli stron pojemność C: 6 52 bloków (entry) przykład: 2 bloki wpis: VPN, PPN Tag: VPN hit: zwracany jest PPN miss: PPN z tabeli stron hit-rate: 99% x2 9 Offset 47C 2 V V x7fffd x x2 x7fff TLB Entry x7fff Entry 2 47C c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 42 / 47 Ochrona pamięci Algorytmy wymiany stron Ochrona pamięci Algorytmy wymiany stron procesor wykonuje współbieżnie wiele programów: procesy pod kontrolą systemu operacyjnego instrukcje należące do SO są też wykonywane przez procesor SO przekazuje sterowanie do wybranego programu użytkowego, sterowanie wraca do SO dzięki przerwaniom i wyjątkom procesor pobiera instrukcje z pamięci fizycznej, więc kody programów wykonywanych współbieżnie powinny być w ramkach (jeśli nie są obecne, to błędy stron) każdy proces ma własną, wirtualną przestrzeń adresową przestrzeń przydzielona procesowi podlega ochronie każdy proces ma własną tabelę stron SO ustawia bity kontrolne w tabeli stron, informujące o ewentualnym udostępnieniu ramek innym procesom. system pamięci wirtualnej oparty na wymianie stron w ramkach zasada: zapis zwrotny (write-back) w tabeli stron, do każdej strony przypisany bit D (ang. dirty) wskazuje, że strona zawiera zmodyfikowane dane strona jest zapisywana na dysk, do pliku wymiany (ang. swap space) tylko wtedy, gdy jest usuwana z ramki i zawiera nowe dane (D ) algorytm wymiany: aproksymacja LRU w tabeli stron, do każdej strony przypisany bit U (ang. used): U, gdy realizowany jest dostęp do strony SO okresowo zeruje bity U wszystkich stron do zamiany wybierana jest strona z bitem U. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 43 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 44 / 47

12 Wielopoziomowe tabele stron tabele 2-poziomowe Wielopoziomowe tabele stron Wielopoziomowe tabele stron Tabele 2-poziomowe: przykład translacji adresu tabela stron. poziomu adresy tabel 2. poziomu zawsze w pamięci fizycznej tabele stron 2. poziomu zawierają PPN są w pamięci wirtualnej bit V w tabeli stron. poziomu: V : tabela 2. poziomu jest w pamięci fizycznej V : tabela 2. poziomu jest na dysku. Table 9 Table Offset V offset Table First-Level Table entries V Second-Level Tables 2 entries Table Table Offset Offset x 3FE FB 9 Table V x4 x2375 Valid 2 First-Level Table V x3 x23f x7ffe x73 x72fc xc Valid2 x23f Second-Level Tables 5 2 FB c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 45 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 46 / 47 Literatura Literatura A. S. Tanenbaum, Strukturalna organizacja systemów komputerowych, Helion, 26. J. Biernat, Architektura komputerów, OWPW, 25. D.M. Harris, S.L. Harris, Digital Design and Computer Architecture, Elsevier, 23. R. Hyde, Profesjonalne programowanie, Helion, 25. R. Hyde, Asembler. Sztuka programowania, Helion, 24. G. Mazur, Architektura systemów komputerowych, P.A. Carter, PC Assembly Language, c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 47 / 47

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 9: Pamięć podręczna procesora jako warstwa hierarchii pamięci Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Zasada

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22 ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH struktury procesorów ASK SP.06 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 Maszyny wirtualne 2 3 Literatura c Dr inż. Ignacy

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Schematy zarzadzania pamięcia

Schematy zarzadzania pamięcia Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana

Bardziej szczegółowo

architektura komputerów w. 8 Zarządzanie pamięcią

architektura komputerów w. 8 Zarządzanie pamięcią architektura komputerów w. 8 Zarządzanie pamięcią Zarządzanie pamięcią Jednostka centralna dysponuje zwykle duża mocą obliczeniową. Sprawne wykorzystanie możliwości jednostki przetwarzającej wymaga obecności

Bardziej szczegółowo

System pamięci. Pamięć podręczna

System pamięci. Pamięć podręczna System pamięci Pamięć podręczna Technologia Static RAM (SRAM) Ułamki nanosekund, $500-$1000 za GB (2012r) Dynamic RAM (DRAM) 50ns 70ns, $10 $20 za GB Pamięci Flash 5000-50000 ns, $0.75 - $1 Dyski magnetyczne

Bardziej szczegółowo

Zarządzanie zasobami pamięci

Zarządzanie zasobami pamięci Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli

Bardziej szczegółowo

System pamięci. Pamięć podręczna

System pamięci. Pamięć podręczna System pamięci Pamięć podręczna Technologia Static RAM (SRAM) Ułamki nanosekund, $500-$1000 za GB (2012r) Dynamic RAM (DRAM) 50ns 70ns, $10 $20 za GB Pamięci Flash 5000-50000 ns, $0.75 - $1 Dyski magnetyczne

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Plan wykładu. Architektura systemów komputerowych. Strategie zapisu. Cezary Bolek

Plan wykładu. Architektura systemów komputerowych. Strategie zapisu. Cezary Bolek Architektura systemów komputerowych Pamięć, c.d. Cezary Bolek Katedra Informatyki Plan wykładu Strategie zapisu Bufor zapisu Strategie wymiany bloków w pamięci Współczynniki trafień i chybień Wstrzymania

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 12 Wspomaganie systemu operacyjnego: pamięć wirtualna Partycjonowanie Pamięć jest dzielona, aby mogło korzystać z niej wiele procesów. Dla jednego procesu przydzielana jest

Bardziej szczegółowo

Współpraca procesora ColdFire z pamięcią

Współpraca procesora ColdFire z pamięcią Współpraca procesora ColdFire z pamięcią 1 Współpraca procesora z pamięcią zewnętrzną (1) ROM Magistrala adresowa Pamięć programu Magistrala danych Sygnały sterujące CS, OE Mikroprocesor FLASH, SRAM, DRAM

Bardziej szczegółowo

architektura komputerów w. 7 Cache

architektura komputerów w. 7 Cache architektura komputerów w. 7 Cache Pamięci cache - zasada lokalności Program używa danych i rozkazów, które były niedawno używane - temporal locality kody rozkazów pętle programowe struktury danych zmienne

Bardziej szczegółowo

Pamięć. Podstawowe własności komputerowych systemów pamięciowych:

Pamięć. Podstawowe własności komputerowych systemów pamięciowych: Pamięć Podstawowe własności komputerowych systemów pamięciowych: Położenie: procesor, wewnętrzna (główna), zewnętrzna (pomocnicza); Pojemność: rozmiar słowa, liczba słów; Jednostka transferu: słowo, blok

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

Systemy operacyjne III

Systemy operacyjne III Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Rodzaje sytuacji wyjątkowych. Przerwania definicja i przypadki. wyjątki, przerwania, I/O, struktury

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Rodzaje sytuacji wyjątkowych. Przerwania definicja i przypadki. wyjątki, przerwania, I/O, struktury ARCHITETURA SYSTEMÓW OMPUTEROWYCH wyjątki, przerwania, I/O, struktury c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach 1 Rok akad. 2015/2016 1 Instytut Fizyki, Zakład Informatyki, e-mail:

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 7 (24.01.2011) dr inż. Jarosław Forenc Rok akademicki

Bardziej szczegółowo

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wykład 8 Pamięć wirtualna Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wprowadzenie Podstawowa idea: System operacyjny pozwala na wykorzystanie pamięci o pojemności większej,

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 3: Architektura procesorów x86 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Pojęcia ogólne Budowa mikrokomputera Cykl

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2009/2010 Wykład nr 8 (29.01.2009) dr inż. Jarosław Forenc Rok akademicki

Bardziej szczegółowo

dr inŝ. Jarosław Forenc

dr inŝ. Jarosław Forenc Rok akademicki 2009/2010, Wykład nr 8 2/19 Plan wykładu nr 8 Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2009/2010

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną

Zarządzanie pamięcią operacyjną SOE Systemy Operacyjne Wykład 7 Zarządzanie pamięcią operacyjną dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW Hierarchia pamięci czas dostępu Rejestry Pamięć podręczna koszt

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz] Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową

Bardziej szczegółowo

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali Wstęp doinformatyki Architektura interfejsów Interfejsy, urządzenia we/wy i komunikacja Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 Slajd 1 Slajd 2 Magistrala Linie magistrali Sterowanie

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24 Wymagania proceduralnych języków wysokiego poziomu ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe procesorów ASK MP.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad.

Bardziej szczegółowo

System obliczeniowy laboratorium oraz. mnożenia macierzy

System obliczeniowy laboratorium oraz. mnożenia macierzy System obliczeniowy laboratorium.7. oraz przykładowe wyniki efektywności mnożenia macierzy opracował: Rafał Walkowiak Materiały dla studentów informatyki studia niestacjonarne październik 1 SYSTEMY DLA

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Sprzętowe wspomaganie pamięci wirtualnej

Sprzętowe wspomaganie pamięci wirtualnej Sprzętowe wspomaganie pamięci wirtualnej Stanisław Skonieczny 6 grudnia 2002 Spis treści 1 Intel 2 1.1 Tryby pracy procesora............................... 2 1.2 Adresowanie liniowe................................

Bardziej szczegółowo

Dr inż. hab. Siergiej Fialko, IF-PK,

Dr inż. hab. Siergiej Fialko, IF-PK, Dr inż. hab. Siergiej Fialko, IF-PK, http://torus.uck.pk.edu.pl/~fialko sfialko@riad.pk.edu.pl 1 Osobliwości przedmiotu W podanym kursie główna uwaga będzie przydzielona osobliwościom symulacji komputerowych

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną

Zarządzanie pamięcią operacyjną Dariusz Wawrzyniak Plan wykładu Pamięć jako zasób systemu komputerowego hierarchia pamięci przestrzeń owa Wsparcie dla zarządzania pamięcią na poziomie architektury komputera Podział i przydział pamięci

Bardziej szczegółowo

Architektura systemów informatycznych

Architektura systemów informatycznych Architektura systemów informatycznych Architektura i organizacja pamięci Literatura: Hyde R. 2005, Zrozumieć komputer, Profesjonalne programowanie Część 1, Helion, Gliwice Podstawowe elementy systemu komputerowego

Bardziej szczegółowo

Mapowanie bezpośrednie

Mapowanie bezpośrednie Mapowanie bezpośrednie Mapowanie bezpośrednie (ang. direct mapping) Każdy blok w pamięci głównej jest odwzorowywany na tylko jeden możliwy wiersz (ang. line) pamięci tzn. jeśli blok jest w cache u to tylko

Bardziej szczegółowo

Budowa Mikrokomputera

Budowa Mikrokomputera Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Architektura systemu komputerowego Klawiatura 1 2 Drukarka Mysz Monitor CPU Sterownik dysku Sterownik USB Sterownik PS/2 lub USB Sterownik portu szeregowego Sterownik wideo Pamięć operacyjna Działanie

Bardziej szczegółowo

Rys. 1. Podłączenie cache do procesora.

Rys. 1. Podłączenie cache do procesora. Cel stosowania pamięci cache w procesorach Aby określić cel stosowania pamięci podręcznej cache, należy w skrócie omówić zasadę działania mikroprocesora. Jest on układem cyfrowym taktowanym przez sygnał

Bardziej szczegółowo

Organizacja pamięci wewnętrznej komputerów

Organizacja pamięci wewnętrznej komputerów Organizacja pamięci wewnętrznej komputerów 1. Własności systemów pamięci 2. Hierarchia pamięci. 3. Półprzewodnikowa pamięć główna 4. Pamięć cache. 5. Pamięć wirtualna. Własności systemów pamięci Położenie

Bardziej szczegółowo

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania 43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,

Bardziej szczegółowo

UKŁADY PAMIĘCI. Tomasz Dziubich

UKŁADY PAMIĘCI. Tomasz Dziubich UKŁADY PAMIĘCI Tomasz Dziubich Tematyka wykładu Podstawy Zasady adresacji sygnałowej pamięci Budowa komórki pamięci Parametry układów pamięci Odświeżanie pamięci Klasyfikacja układów pamięci Hierarchiczność

Bardziej szczegółowo

Pamięć wirtualna w AS/400

Pamięć wirtualna w AS/400 Pamięć wirtualna w AS/400 Jan Posiadała 19 listopada 2002 1 Spis treści 1 Wpowadzenie - co to takiego AS/400 3 2 Organizacja pamięci 4 2.1 Koncepcja wymiany................................. 4 2.2 Koncepcja

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż.

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż. ARCHITETURA SYSTEMÓW OMPUTEROWYCH współczesne architektury c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach 1 Rok akad. 2014/2015 1 lasyczne procesory sekwencyjne i potokowe 1 Instytut

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI...

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI... METODY ELIMINACJI STUDENTÓW INFORMATYKI Czyli co student INF-EKA powinien wiedzieć o MESI... copyright Mahryanuss 2004 Data Cache Consistency Protocol Czyli po naszemu protokół zachowujący spójność danych

Bardziej szczegółowo

Architektury Komputerów. Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl

Architektury Komputerów. Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl Architektury Komputerów Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl Urządzenia przetwarzające zwane komputerami - kiedyś EDSAC, University of Cambridge, UK, 1949 i

Bardziej szczegółowo

Technologia informacyjna. Urządzenia techniki komputerowej

Technologia informacyjna. Urządzenia techniki komputerowej Technologia informacyjna Urządzenia techniki komputerowej System komputerowy = hardware (sprzęt) + software (oprogramowanie) Sprzęt komputerowy (ang. hardware) zasoby o specyficznej strukturze i organizacji

Bardziej szczegółowo

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura

Bardziej szczegółowo

Technologie informacyjne - wykład 2 -

Technologie informacyjne - wykład 2 - Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 2 - Prowadzący: dr inż. Łukasz

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP. c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Założenia konstrkcyjne Układ pobierania instrkcji Układ przygotowania

Bardziej szczegółowo

Wprowadzenie do architektury komputerów. Pamięci w systemach komputerowych Pamięć podręczna

Wprowadzenie do architektury komputerów. Pamięci w systemach komputerowych Pamięć podręczna Wprowadzenie do architektury komputerów Pamięci w systemach komputerowych Pamięć podręczna Typy pamięci półprzewodnikowych RAM 4 Pamięć półprzewodnikowa RAM Pamięć o dostępie swobodnym Odczyt/Zapis Utrata

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami

Bardziej szczegółowo

Magistrala systemowa (System Bus)

Magistrala systemowa (System Bus) Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki

Bardziej szczegółowo

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Wrocław 2007 SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Paweł Skrobanek C-3, pok. 323 e-mail: pawel.skrobanek@pwr.wroc.pl www.equus.wroc.pl/studia.html 1 PLAN: 2. Pamięć rzeczywista 3. Pamięć wirtualna

Bardziej szczegółowo

Zrównoleglenie i przetwarzanie potokowe

Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie wysoka wydajność pozostaje osiągnięta w efekcie jednoczesnego wykonania różnych części zagadnienia. Przetwarzanie potokowe proces jest rozdzielony

Bardziej szczegółowo

Zarządzanie pamięcią. Zarządzanie pamięcią. Podstawy. Podsystem zarządzania pamięcią. Zadania podsystemu: W systemie wielozadaniowym:

Zarządzanie pamięcią. Zarządzanie pamięcią. Podstawy. Podsystem zarządzania pamięcią. Zadania podsystemu: W systemie wielozadaniowym: W systemie wielozadaniowym: Wpamięci wiele procesów jednocześnie Każdy proces potrzebuje pamięci na: Instrukcje (kod lub tekst) Dane statyczne (w programie) Dane dynamiczne (sterta, stos). System operacyjny

Bardziej szczegółowo

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Mikroinformatyka. Tryb wirtualny

Mikroinformatyka. Tryb wirtualny Mikroinformatyka Tryb wirtualny Tryb wirtualny z ochroną Wprowadzony w 80286. Rozbudowany w 80386. - 4 GB pamięci fizycznej, - 64 TB przestrzeni wirtualnej, - pamięć podzielona na segmenty o rozmiarze

Bardziej szczegółowo

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386 Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

Działanie systemu operacyjnego

Działanie systemu operacyjnego Działanie systemu operacyjnego Budowa systemu komputerowego Jednostka centralna Sterownik dysku Sterownik drukarki Sterownik sieci Szyna systemowa (magistrala danych) Sterownik pamięci operacyjnej Pamięć

Bardziej szczegółowo

Budowa komputera Komputer computer computare

Budowa komputera Komputer computer computare 11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału

Bardziej szczegółowo

Działanie systemu operacyjnego

Działanie systemu operacyjnego Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej sieci Pamięć operacyjna Przerwania Przerwania Przerwanie

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

Wykład 2. Struktury systemów komputerowych. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB

Wykład 2. Struktury systemów komputerowych. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wykład 2 Struktury systemów komputerowych Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Uproszczony schemat architektury komputera Procesor, pamięć i urządzenia we-wy podłączone

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora)

obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) Pamięć operacyjna (main memory) obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) cykl rozkazowy: pobranie rozkazu z PAO do rejestru rozkazów dekodowanie realizacja

Bardziej szczegółowo

Architektura typu Single-Cycle

Architektura typu Single-Cycle Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć

Bardziej szczegółowo

2 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.02 Rok akad. 2011/ / 24

2 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.02 Rok akad. 2011/ / 24 ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe komputerów ASK MP.02 c Dr inż. Ignacy Pardyka 1 UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach 2 Literatura Rok akad. 2011/2012 c Dr inż. Ignacy Pardyka

Bardziej szczegółowo

Architektura harwardzka Architektura i organizacja systemu komputerowego Struktura i funkcjonowanie komputera procesor, rozkazy, przerwania

Architektura harwardzka Architektura i organizacja systemu komputerowego Struktura i funkcjonowanie komputera procesor, rozkazy, przerwania Rok akademicki 2010/2011, Wykład nr 7 2/46 Plan wykładu nr 7 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2010/2011

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ Wiązanie adresów adr.symbol -> adr. względne ->adresy pamięci kompilacja; kod bezwzględny (*.com) ładowanie; kod przemieszczalny wykonanie adr.względne -> adr. bezwzględne

Bardziej szczegółowo

Potrzeba instalacji w napędach SSD akumulatorów ograniczała jednak możliwości miniaturyzacji takich napędów.

Potrzeba instalacji w napędach SSD akumulatorów ograniczała jednak możliwości miniaturyzacji takich napędów. Pamięci masowe Dyski twarde SSD Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej część 2, K. Wojtuszkiewicz NEXT, 5/2009 http://pl.wikipedia.org/wiki/solid_state_drive SSD (ang.

Bardziej szczegółowo

Przykłady praktycznych rozwiązań architektur systemów obliczeniowych AMD, Intel, NUMA, SMP

Przykłady praktycznych rozwiązań architektur systemów obliczeniowych AMD, Intel, NUMA, SMP Przykłady praktycznych rozwiązań architektur systemów obliczeniowych AMD, Intel, NUMA, SMP Wykład przetwarzanie równoległe cz.3 NUMA versus SMP systemy wieloprocesorowe NUMA- każdy procesor jest bliżej

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Komputer. Komputer (computer) jest to urządzenie elektroniczne służące do zbierania, przechowywania, przetwarzania i wizualizacji informacji

Komputer. Komputer (computer) jest to urządzenie elektroniczne służące do zbierania, przechowywania, przetwarzania i wizualizacji informacji Komputer Komputer (computer) jest to urządzenie elektroniczne służące do zbierania, przechowywania, przetwarzania i wizualizacji informacji Budowa komputera Drukarka (printer) Monitor ekranowy skaner Jednostka

Bardziej szczegółowo

Architektura komputerów egzamin końcowy

Architektura komputerów egzamin końcowy Architektura komputerów egzamin końcowy Warszawa, dn. 25.02.11 r. I. Zaznacz prawidłową odpowiedź (tylko jedna jest prawidłowa): 1. Czteroetapowe przetwarzanie potoku architektury superskalarnej drugiego

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych

Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych Systemy operacyjne Struktura i zasady budowy Rozdział 1 Wprowadzenie do systemów komputerowych Zadaniem systemu operacyjnego jest pośredniczenie pomiędzy aplikacjami, programami narzędziowymi i użytkownikami

Bardziej szczegółowo

Rozproszona pamiêæ dzielona - 1

Rozproszona pamiêæ dzielona - 1 Rozproszona pamiêæ dzielona - 1 Wieloprocesor - wiele ma dostêp do wspólnej pamiêci g³ównej Wielokomputer - ka dy ma w³asn¹ pamiêæ g³ówn¹; nie ma wspó³dzielenia pamiêci Aspekt sprzêtowy: Skonstruowanie

Bardziej szczegółowo

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Systemy Operacyjne i Sieci Komputerowe

Systemy Operacyjne i Sieci Komputerowe Systemy Operacyjne i Sieci Komputerowe Sprzęt komputerowy Prowadzący: System Operacyjny + Programy Łatwe użytkowanie szmurlor@iem.pw.edu.pl GE 229 1 Komunikacja z urządzeniami. Komunikacja z urządzeniami

Bardziej szczegółowo

Komputery klasy PC. Dariusz Chaberski

Komputery klasy PC. Dariusz Chaberski Komputery klasy PC Dariusz Chaberski Start systemu adres 0xFFFF:0x0000 POST (ang. Power On Self Test) sprawdzenie zmiennej BIOSu 0x0040:0x0072-0x1234 - zimny start (RESET, włączenie zasilania), gorący

Bardziej szczegółowo

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2009/2010 Wykład nr 7 (15.05.2010) dr inż. Jarosław Forenc Rok akademicki

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 005 Plik wymiany Pamięć wirtualna 2 SO i SK/WIN Plik wymiany - rodzaj pamięci wirtualnej komputerów. Plik ten służy do tymczasowego przechowywania

Bardziej szczegółowo

Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku

Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku Systemy plików i zarządzanie pamięcią pomocniczą Koncepcja pliku Metody dostępu Organizacja systemu plików Metody alokacji Struktura dysku Zarządzanie dyskiem Struktura pliku Prosta sekwencja słów lub

Bardziej szczegółowo

Zarządzanie pamięcią. Od programu źródłowego do procesu. Dołączanie dynamiczne. Powiązanie programu z adresami w pamięci

Zarządzanie pamięcią. Od programu źródłowego do procesu. Dołączanie dynamiczne. Powiązanie programu z adresami w pamięci Zarządzanie pamięcią Przed wykonaniem program musi być pobrany z dysku i załadowany do pamięci. Tam działa jako proces. Podczas wykonywania, proces pobiera rozkazy i dane z pamięci. Większość systemów

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.02 Rok akad. 2011/ / 35

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.02 Rok akad. 2011/ / 35 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP.2 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Procesor IPS R3 Potokowe wykonywanie instrkcji Konflikty

Bardziej szczegółowo