ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Poziomy abstrakcji cyfrowego systemu komputerowego. Procesor i pamięć. organizacja pamięci

Wielkość: px
Rozpocząć pokaz od strony:

Download "ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Poziomy abstrakcji cyfrowego systemu komputerowego. Procesor i pamięć. organizacja pamięci"

Transkrypt

1 Wstęp Wstęp ARCHITETURA SYSTEMÓW OMPUTEROWYCH organizacja pamięci c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach Rok akad. 23/24 Instytut Fizyki, Zakład Informatyki, 2 Zasada lokalności odwołań do pamięci Zasada zapisu w pamięci podręcznej 3 Ochrona pamięci Algorytmy wymiany stron Wielopoziomowe tabele stron 4 Literatura c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47 Wstęp Poziomy abstrakcji cyfrowego systemu komputerowego Procesor i pamięć Wstęp Application Software > hello world! interfejs pamięci (ang. memory interface) CL Operating Systems Architecture Processor MemWrite Write WE Read Microarchitecture Logic Digital Circuits Analog Circuits Devices Physics + + procesor wysyła adres na magistralę adresową (ang. address bus) operacja czytania z pamięci: sygnał MemWrite pamięć wystawia dane na magistralę danych Read operacja zapisu do pamięci: sygnał MemWrite procesor wystawia dane na magistralę danych Write pamięć jest razy wolniejsza od procesora. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47

2 Wstęp Wstęp Procesor i pamięć Hierarchia pamięci pamięć: dynamiczna, układy DRAM względne szybkości pamięci i procesora., hierarchia pamięci CL Processor Chip CPU Cache Main Hard Drive Performance, Processor Year charakterystyki pamięci Speed Cache Main memory memory Capacity Technology Price / GB SRAM $, Access Time (ns) DRAM $ 5 SSD $, HDD $.,, SSD (ang. solid state drive): pamięć na bazie flash HDD (ang. hard disk drive): dysk twardy. Bandwidth (GB/s) c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 5 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 6 / 47 Wstęp Wstęp Wydajność pamięci Prawo Amdahla ocena wydajności pamięci: współczynniki chybień i trafień Miss Rate of misses Rate of total memory accesses Rate of hits Miss Rate of total memory accesses ocena wydajności pamięci: średni czas dostępu AMAT (ang. average memory access time) wyznaczyć średni czas dostępu AMAT t cache + MR cache ðt MM + MR MM t VM Þ Level Access Time (Cycles) Miss Rate Cache % Main % c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 7 / 47 Gene Amdahl, 922. Most famous for Amdahl s Law,an observation he made in 965. zwiększenie wydajności podsystemu jest zasadne, o ile podsystem w istotny sposób bierze udział w pracy całego systemu np. f : udział czasowy pracy podsystemu t ft ( f)t usprawniając podsystem s-krotnie, skracamy czas pracy całego systemu s -krotnie. t s t ft ( f )t ft s ( f )t f s ( f ) c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 8 / 47

3 Wstęp 2 Zasada lokalności odwołań do pamięci Zasada zapisu w pamięci podręcznej 3 Ochrona pamięci Algorytmy wymiany stron Wielopoziomowe tabele stron 4 Literatura CPU adres dane cache MEM kieszeń (fr. cache), pamięć podręczna warstwa hierarchii pamięci niewidoczna w użytkowym modelu programowym bufor dla pamięci operacyjnej (głównej) implementacje od 968 r. współcześnie: kilka poziomów, częściowo zintegrowana w procesorze. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 9 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 / 47 Zasada lokalności odwołań do pamięci zasada korzystania Lokalność odwołań do pamięci każde odwołanie procesora do pamięci powoduje wstępne sprawdzenie zawartości kieszeni (rola MMU) chybienie brak słowa spod wskazanego adresu (ang. cache miss) odczyt z pamięci operacyjnej (albo zapis) 2 zapis w kieszeni wraz z adresem słowa trafienie słowo jest w kieszeni (ang. cache hit) odczyt słowa z kieszeni (albo zapis) odwołanie do pamięci operacyjnej zbędne (gdy odczyt) czas dostępu do kieszeni krótki problemy: potrzeba aktualizacji pamięci operacyjnej (gdy zapis) potrzeba usuwania z kieszeni, gdy brak miejsca na zapis. częste odwołania pod ten sam adres: lokalność czasowa częste odwołania pod sąsiednie adresy: lokalność przestrzenna zbiór roboczy zbiór adresów występujących w odwołaniach do pamięci w czasie t względnie mały rozmiar zbioru roboczego obiekty (dane lub instrukcje) spod tych adresów warto przechowywać w pamięci podręcznej wystarczy bufor o względnie małym rozmiarze sąsiednie obszary pamięci warto pobrać na zapas. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47

4 : kategorie z odwzorowaniem bezpośrednim pojemność C (ang. capacity): B bloków, każdy blok o rozmiarze (ang. block size) b słów bloki tworzą zbiory (ang. set): pamięć składa się z S zbiorów kategorie pamięci cache: pamięć z odwzorowaniem bezpośrednim (ang. direct mapped cache): w każdym zbiorze jest tylko jeden blok (S B) pamięć zbiorowo-asocjacyjna wielodrożna (ang. N-way set asciative): w każdym zbiorze jest N bloków, liczba zbiorów: S B/N pamięć w pełni asocjacyjna (ang. fully associative): cała pamięć to jeden zbiór (S ) każdy adres pamięci głównej jest odwzorowany (ang. mapped) w dokładnie jeden zbiór jeśli zbiór zawiera więcej niż jeden blok, to dane mogą być w dowolnym bloku tego zbioru. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 przykład: cache o pojemności 8 słów 4-bajtowych: liczba zbiorów S B 8 każdy zbiór zawiera jeden blok o rozmiarze b słowo dwa najmłodsze bity adresu, bo blok na granicy słowa kolejne log bity to numer zbioru mem[xfffffffc] mem[xfffffff8] mem[xfffffff4] mem[xfffffff] mem[xffffffec] mem[xffffffe8] mem[xffffffe4] mem[xffffffe] mem[x24] mem[x2] mem[xc] mem[x8] mem[x4] mem[x] mem[xc] mem[x8] mem[x4] mem[x] 2 3 -Word Main 2 3 -Word Cache czyli, np. adresy x4, x24,..., xffffffe4 są odwzorowane w ten sam zbiór (o numerze ) zadanie: Do którego zbioru zostanie odwzorowany adres pamięci głównej x4? tóre inne adresy są odwzorowane do tego samego zbioru? c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47 Set 7 () Set 6 () Set 5 () Set 4 () Set 3 () Set 2 () () Set () z odwzorowaniem bezpośrednim z odwzorowaniem bezpośrednim pole Tag adresu wskazuje, który adres jest odwzorowany w zbiór, np. Offset Tag Set... FFFFFF E 4 pole Tag jest zapisywane w cache łącznie z danymi pole V (ang. valid): istotne dane, dane przypadkowe, nieznaczące Tag Set Offset wskazany w adresie zbiór jest odczytywany z cache: jeśli pola Tag są identyczne, i pole V, to trafienie (ang. hit) jeśli nie, to w przypadku instrukcji lw, dane () muszą być pobrane z pamięci głównej. Set 7 Set 6 Set 5 Set 4 Set 3 Set 2 Set 8-entry x (+27+32)-bit SRAM przykładowy program: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, xc($) lw $t3, x8($) addi $t, $t, j loop done: łącznie 5 odwołań do pamięci pierwsze wykonanie pętli: pobranie danych spod adresów x4, xc, x8 do zbiorów:, 3, 2 kolejne: trafienie w cache miss rate 3/5 2% Tag Set Offset Set 7 Set 6 Set 5 Set 4 Set 3 Set 2 Set 8-entry x (+27+32)-bit SRAM lw $t, x4($) ostatni raz Tag Set Offset... 3 V Tag... mem[x...4] mem[x...c] mem[x...8] Set 7 () Set 6 () Set 5 () Set 4 () Set 3 () Set 2 () () Set () c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 5 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 6 / 47

5 z odwzorowaniem bezpośrednim wielodrożna zbiorowo-asocjacyjna w każdym zbiorze N bloków przykład konfliktu: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, x24($) addi $t, $t, j loop done: jeśli cache jest początkowo pusta, to miss rate % Tag Set Offset Set 7 Set 6 Set 5 Set 4 Set 3 Set 2 Set 8-entry x (+27+32)-bit SRAM adres jest odwzorowany do zbioru, ale dane mogą być przechowywane z jednym z N bloków znacznik Tag identyfikuje blok, na który faktycznie wskazuje adres przykład: C 8 słów, N 2, S 4 Tag Set Offset Way Way Set 3 Set 2 Set 32 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 7 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 8 / 47 Pamięć wielodrożna zbiorowo-asocjacyjna w pełni asocjacyjna program, który powodował konflikty: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, x24($) addi $t, $t, j loop done: Tag Set Offset Way Way Set 3 Set 2 Set jeden zbiór złożony z B bloków alternatywna nazwa: pamięć B-drożna z jednym zbiorem znacznik Tag identyfikuje blok, na który faktycznie wskazuje adres przykład: C 8 słów, B N 8, S łącznie odwołań do pamięci pierwsze wykonanie pętli: pobranie danych spod adresów x4, x24 do zbioru: kolejne: trafienie w cache miss rate 2/ 2% 32 adresy x4, x24 wskazują zbiór Way Way... mem[x...24]... mem[x...4] Set 3 Set 2 Set Way 7 Way 6 Way 5 Way 4 Way 3 Way 2 Way Way pamięć kosztowna: duża liczba komparatorów. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 9 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47

6 Rozmiar bloku Pamięć z odwzorowaniem bezpośrednim aby skorzystać z lokalności przestrzennej zwiększamy rozmiar bloku blok przechowuje b kolejnych słów pamięci przykład: pamięć z odwzorowaniem bezpośrednim (S B) C 8 słów, b 4 słowa, S B C / b 2 Block Tag Set Offset Offset Set Block Tag Set Offset Offset 27 2 pola adresu, np. adres: x89c Tag... Set 32 Block Offset Offset 8 9 C Set przykładowy program: addi $t, $, 5 loop: beq $t, $, done lw $t, x4($) lw $t2, xc($) lw $t3, x8($) addi $t, $t, j loop done: łącznie 5 odwołań do pamięci: pierwsze: lw $t, x4($) blok 4 słów ładowany do cache kolejne: trafienie w cache miss rate /5 6.67% pierwsze i kolejne odwołania: lw $t2, xc($) Block Tag Set Offset Offset... V Tag... mem[x...c] mem[x...8] mem[x...4] mem[x...] Set c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 2 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 22 / 47 Algorytmy zastępowania bloków Pamięć wielodrożna zbiorowo-asocjacyjna przykład działania algorytmu LRU pamięć z adresowaniem bezpośrednim: adres jednoznacznie wskazuje na zbiór i blok gdy zbiór jest pełny, a trzeba załadować dane do cache, to wskazany blok jest zastępowany nowym pamięci zbiorowo-asocjacyjne i asocjacyjne: gdy zbiór pełny trzeba poświęcić jeden z bloków wskazywanego zbioru, blok-ofiarę zastąpić nowym zasada lokalności czasowej sugeruje: zastosować algorytm LRU (ang. least recently used) przykład: pamięć 2-drożna bit U ustawiany, by wskazać, który z dwóch bloków zbioru jest starszy, i ma być zastępowany nowym pamięć N-drożna: algorytm pseudo-lru. przykład: pamięć cache 2-drożna, 8 słów 4-bajtowych, 4 zbiory po 2 bloki 4-bajtowe fragment programu: lw $t, x4($) lw $t, x24($) lw $t2, x54($) pierwsze dwie instrukcje powodują załadowanie zbioru i zerowanie bitu U (blok wskazany do ewentualnego zastąpienia) zawartość cache po dwóch instrukcjach: V U Tag Way Way... mem[x...24]... mem[x...4] trzecia: zastąpienie bloku i ustawienie bitu U V U Tag Way Way... mem[x...24]... mem[x...54] Set 3 () Set 2 () () Set () Set 3 () Set 2 () () Set () c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 23 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 24 / 47

7 Organizacja cache: podsumowanie współczynnik trafień: przypomnienie Organization of Ways (N) of Sets (S) Direct Mapped B Set Associative < N < B B/N Fully Associative B charakterystyki: pojemność (C), rozmiar bloku (b), liczba bloków (B), liczba bloków w zbiorze (N, stopień asocjacyjności) zwiększenie asocjacyjności redukcja liczby chybień powodowanych przez konflikty zwiększenie rozmiaru bloku b redukcja liczby chybień (powód: efekt lokalności przestrzennej) przy stałym C powoduje jednak zmniejszenie liczby zbiorów, co zwykle zwiększa prawdopodobieństwo konfliktu. współczynnik trafień (ang. hit ratio) w badanym odcinku czasu h n cache n total gdzie n cache liczba trafień w cache n total całkowita liczba odwołań do pamięci zależy od pojemności kieszeni organizacji kieszeni algorytmu wymiany wykonywanego programu. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 25 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 26 / way % way Miss Rate per Type way 8-way Miss Rate 5% Capacity Compulsory % Block Size Cache Size (B) c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 27 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 28 / 47

8 Zasada zapisu w pamięci podręcznej średni czas dostępu średni czas dostępu do hierarchii pamięci: kieszeń + pamięć operacyjna t avg h t cache + ( h) t mem gdzie h współczynnik trafień t cache czas dostępu do kieszeni t mem czas dostępu do pamięci operacyjnej wymaganie: t cache < T procesora pamięć operacyjna b. powolna: t mem T procesora pojedyncza kieszeń skutecznie eliminuje różnicę prędkości rzędu stąd potrzeba kolejnych poziomów hierarchii cache L bardzo szybka (w procesorze) L2 wolniejsza 5. krotnie, ale pojemniejsza L3 wolniejsza od L2, ale pojemniejsza. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 29 / 47 Zasada zapisu w pamięci podręcznej zapis przeźroczysty (ang. write-through cache) zapis zawsze do pamięci operacyjnej w przypadku trafienia zapis także do cache zapis zwrotny (ang. write-back cache) dodatkowy bit D (ang. dirty bit) skojarzony z każdym blokiem gdy trafienie zapis do kieszeni i ustawienie bitu D gdy usuwanie bloku z cache zapis usuwanego bloku do pamięci głównej, tylko wtedy gdy bit D współczesne pamięci cache: write-back. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 kieszenie inkluzywne kieszenie wyłączne (ekskluzywne) stosowane do roku 2 hierarchia dostępu: procesor L L2 pamięć operacyjna każdy obiekt zawarty w warstwie wyższej jest również obecny w niższej pojemność L2 znacząco większa od L. stosowane od roku 2 kieszeń L2 zapełniana obiektami usuwanymi z L kieszeń ofiar (ang. victime cache) przepływ danych: pamięć L procesor L L2 pojemność L2 L asocjacyjność L2 L zastosowanie: AMD 7, 8, Intel Pentium 4, Core. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 3 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 32 / 47

9 Ewolucja pamięci podręcznej MIPS problemy Year CPU MHz L Cache L2 Cache 985 R2 6.7 none none 99 R B direct mapped none 99 R4 8 B direct mapped MB direct mapped 995 R B two-way 4 MB two-way 2 R B two-way 6 MB two-way 24 R6A 8 64 B two-way 6 MB two-way 2 MIPS B variable size każde odwołanie pod dany adres pamięci ma zwracać tę samą wartość problem spójności, gdy odrębne kieszenie L dla kodu i dla danych (architektura Harvard-Princeton) problem spójności w systemach wieloprocesorowych z odrębnymi kieszeniami L i wspólną dalszą częścią hierarchii procesor z kieszenią L oraz sterownik DMA nie korzystający z L. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 33 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 34 / 47 metody utrzymania spójności unieważnianie całego bloku przy wykryciu odwołania zewnętrznego selektywne unieważnianie bloków potencjalnie zawierających adres odwołania zewnętrznego (przestarzałe) programowe unieważnianie całej kieszeni dostępne dla S.O. powoduje spadek wydajności selektywna zmiana stanu bloku M - modified blok ważny, zawartość pamięci nieaktualna E - exclusive blok ważny, zawartość pamięci identyczna I - invalid blok nieważny S - shared blok ważny, jednakowa kopia u wszystkich, identyczna z pamięcią O - owned blok ważny, jednakowa kopia u wszystkich, u pozostałych stan S, jednak zawartość pamięci nieaktualna stosowane protokoły: MEI, MESI, MOESI. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 35 / 47 Wstęp 2 Zasada lokalności odwołań do pamięci Zasada zapisu w pamięci podręcznej 3 Ochrona pamięci Algorytmy wymiany stron Wielopoziomowe tabele stron 4 Literatura c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 36 / 47

10 pamięć wirtualna: adres 32-bit: przestrzeń 4 GB adres 64-bit: przestrzeń 2 64 B pamięć główna (fizyczna) pamięć dyskowa w programach: adresy wirtualne pamięć fizyczna (DRAM) przechowuje podzbiór pamięci wirtualnej (jak cache), np. 52 MB, 4 GB. pamięć dyskowa miliony razy wolniejsza od pamięci głównej pozycjonowanie głowicy: kilka milisekund duża pojemność, niska cena stronicowanie pamięci pamięć wirtualna: strony (ang. virtual pages), np. 4B pamięć fizyczna: ramki (ang. physical pages, frames) strona wirtualna: jest w pamięci fizycznej (w ramce) albo na dysku strona wirtualna może być w dowolnej ramce pamięć fizyczna działa jak pamięć cache w pełni asocjacyjna brak strony w ramce: błąd strony (ang. page fault). es Translation es Hard Drive analogie pojęć Cache Block Block size size Block offset offset Miss fault Tag page number c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 37 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 38 / 47 pamięć wirtualna: 2 GB pamięć fizyczna: 28 MB strona: 4 B (2 2 ) liczba stron: 2 9 liczba ramek: 2 5 w pamięci fizycznej /6 pamięci wirtualnej offset: adres względem początku strony/ramki translacja adresów: tabela stron (w pamięci głównej) bufor TLB (w cache). 7FFF 7FFE es x7fff - x7ffffff x7ffe - x7ffefff x - xfff x - xfff VPN es x7ffff - x7fffffff x7fffe - x7fffefff x7fffd - x7fffdfff x7fffc - x7fffcfff x7fffb - x7fffbfff x7fffa - x7fffafff x7fff9 - x7fff9fff x6 - x6fff x5 - x5fff x4 - x4fff x3 - x3fff x2 - x2fff x - xfff x - xfff Offset 9 Translation 2 5 PPN Offset FFFF 7FFFE 7FFFD 7FFFC 7FFFB 7FFFA 7FFF V x x7ffe x x7fff Table 7FFFF 7FFFE 7FFFD 7FFFC 7FFFB 7FFFA bit V, gdy strona jest w ramce. 7FFF 7FFE es x7fff - x7ffffff x7ffe - x7ffefff x - xfff x - xfff VPN es x7ffff - x7fffffff x7fffe - x7fffefff x7fffd - x7fffdfff x7fffc - x7fffcfff x7fffb - x7fffbfff x7fffa - x7fffafff x7fff9 - x7fff9fff x6 - x6fff x5 - x5fff x4 - x4fff x3 - x3fff x2 - x2fff x - xfff x - xfff Offset 9 Translation 2 5 PPN Offset FFFF 7FFFE 7FFFD 7FFFC 7FFFB 7FFFA 7FFF c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 39 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47

11 bufor TLB przykład: adres wirtualny: x247c adres fizyczny: z tabeli stron jeśli bit V, a jeśli nie, to błąd strony tabela stron: w pamięci głównej adres tabeli w rejestrze (page table register) każdy dostęp do pamięci wirtualnej: dwa dostępy do pamięci fizycznej. x2 9 Offset 47C 2 V x x7ffe Table x x7fff 5 2 x7fff 47C bufor TLB (translation lookaside buffer) cache w pełni asocjacyjna przechowuje ostatnio odwiedzane pozycje tabeli stron pojemność C: 6 52 bloków (entry) przykład: 2 bloki wpis: VPN, PPN Tag: VPN hit: zwracany jest PPN miss: PPN z tabeli stron hit-rate: 99% x2 9 Offset 47C 2 V V x7fffd x x2 x7fff TLB Entry x7fff Entry 2 47C c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 4 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 42 / 47 Ochrona pamięci Algorytmy wymiany stron Ochrona pamięci Algorytmy wymiany stron procesor wykonuje współbieżnie wiele programów: procesy pod kontrolą systemu operacyjnego instrukcje należące do SO są też wykonywane przez procesor SO przekazuje sterowanie do wybranego programu użytkowego, sterowanie wraca do SO dzięki przerwaniom i wyjątkom procesor pobiera instrukcje z pamięci fizycznej, więc kody programów wykonywanych współbieżnie powinny być w ramkach (jeśli nie są obecne, to błędy stron) każdy proces ma własną, wirtualną przestrzeń adresową przestrzeń przydzielona procesowi podlega ochronie każdy proces ma własną tabelę stron SO ustawia bity kontrolne w tabeli stron, informujące o ewentualnym udostępnieniu ramek innym procesom. system pamięci wirtualnej oparty na wymianie stron w ramkach zasada: zapis zwrotny (write-back) w tabeli stron, do każdej strony przypisany bit D (ang. dirty) wskazuje, że strona zawiera zmodyfikowane dane strona jest zapisywana na dysk, do pliku wymiany (ang. swap space) tylko wtedy, gdy jest usuwana z ramki i zawiera nowe dane (D ) algorytm wymiany: aproksymacja LRU w tabeli stron, do każdej strony przypisany bit U (ang. used): U, gdy realizowany jest dostęp do strony SO okresowo zeruje bity U wszystkich stron do zamiany wybierana jest strona z bitem U. c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 43 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 44 / 47

12 Wielopoziomowe tabele stron tabele 2-poziomowe Wielopoziomowe tabele stron Wielopoziomowe tabele stron Tabele 2-poziomowe: przykład translacji adresu tabela stron. poziomu adresy tabel 2. poziomu zawsze w pamięci fizycznej tabele stron 2. poziomu zawierają PPN są w pamięci wirtualnej bit V w tabeli stron. poziomu: V : tabela 2. poziomu jest w pamięci fizycznej V : tabela 2. poziomu jest na dysku. Table 9 Table Offset V offset Table First-Level Table entries V Second-Level Tables 2 entries Table Table Offset Offset x 3FE FB 9 Table V x4 x2375 Valid 2 First-Level Table V x3 x23f x7ffe x73 x72fc xc Valid2 x23f Second-Level Tables 5 2 FB c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 45 / 47 c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 46 / 47 Literatura Literatura A. S. Tanenbaum, Strukturalna organizacja systemów komputerowych, Helion, 26. J. Biernat, Architektura komputerów, OWPW, 25. D.M. Harris, S.L. Harris, Digital Design and Computer Architecture, Elsevier, 23. R. Hyde, Profesjonalne programowanie, Helion, 25. R. Hyde, Asembler. Sztuka programowania, Helion, 24. G. Mazur, Architektura systemów komputerowych, P.A. Carter, PC Assembly Language, c Dr inż. Ignacy Pardyka (Inf U J ) AS: organizacja pamięci Rok akad. 23/24 47 / 47

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22 ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH struktury procesorów ASK SP.06 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 Maszyny wirtualne 2 3 Literatura c Dr inż. Ignacy

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

Schematy zarzadzania pamięcia

Schematy zarzadzania pamięcia Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana

Bardziej szczegółowo

architektura komputerów w. 8 Zarządzanie pamięcią

architektura komputerów w. 8 Zarządzanie pamięcią architektura komputerów w. 8 Zarządzanie pamięcią Zarządzanie pamięcią Jednostka centralna dysponuje zwykle duża mocą obliczeniową. Sprawne wykorzystanie możliwości jednostki przetwarzającej wymaga obecności

Bardziej szczegółowo

Zarządzanie zasobami pamięci

Zarządzanie zasobami pamięci Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli

Bardziej szczegółowo

Systemy operacyjne III

Systemy operacyjne III Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego

Bardziej szczegółowo

architektura komputerów w. 7 Cache

architektura komputerów w. 7 Cache architektura komputerów w. 7 Cache Pamięci cache - zasada lokalności Program używa danych i rozkazów, które były niedawno używane - temporal locality kody rozkazów pętle programowe struktury danych zmienne

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

Pamięć. Podstawowe własności komputerowych systemów pamięciowych:

Pamięć. Podstawowe własności komputerowych systemów pamięciowych: Pamięć Podstawowe własności komputerowych systemów pamięciowych: Położenie: procesor, wewnętrzna (główna), zewnętrzna (pomocnicza); Pojemność: rozmiar słowa, liczba słów; Jednostka transferu: słowo, blok

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Rodzaje sytuacji wyjątkowych. Przerwania definicja i przypadki. wyjątki, przerwania, I/O, struktury

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Rodzaje sytuacji wyjątkowych. Przerwania definicja i przypadki. wyjątki, przerwania, I/O, struktury ARCHITETURA SYSTEMÓW OMPUTEROWYCH wyjątki, przerwania, I/O, struktury c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach 1 Rok akad. 2015/2016 1 Instytut Fizyki, Zakład Informatyki, e-mail:

Bardziej szczegółowo

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wykład 8 Pamięć wirtualna Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wprowadzenie Podstawowa idea: System operacyjny pozwala na wykorzystanie pamięci o pojemności większej,

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną

Zarządzanie pamięcią operacyjną SOE Systemy Operacyjne Wykład 7 Zarządzanie pamięcią operacyjną dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW Hierarchia pamięci czas dostępu Rejestry Pamięć podręczna koszt

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24 Wymagania proceduralnych języków wysokiego poziomu ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe procesorów ASK MP.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad.

Bardziej szczegółowo

Sprzętowe wspomaganie pamięci wirtualnej

Sprzętowe wspomaganie pamięci wirtualnej Sprzętowe wspomaganie pamięci wirtualnej Stanisław Skonieczny 6 grudnia 2002 Spis treści 1 Intel 2 1.1 Tryby pracy procesora............................... 2 1.2 Adresowanie liniowe................................

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

UKŁADY PAMIĘCI. Tomasz Dziubich

UKŁADY PAMIĘCI. Tomasz Dziubich UKŁADY PAMIĘCI Tomasz Dziubich Tematyka wykładu Podstawy Zasady adresacji sygnałowej pamięci Budowa komórki pamięci Parametry układów pamięci Odświeżanie pamięci Klasyfikacja układów pamięci Hierarchiczność

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż.

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż. ARCHITETURA SYSTEMÓW OMPUTEROWYCH współczesne architektury c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach 1 Rok akad. 2014/2015 1 lasyczne procesory sekwencyjne i potokowe 1 Instytut

Bardziej szczegółowo

Pamięć wirtualna w AS/400

Pamięć wirtualna w AS/400 Pamięć wirtualna w AS/400 Jan Posiadała 19 listopada 2002 1 Spis treści 1 Wpowadzenie - co to takiego AS/400 3 2 Organizacja pamięci 4 2.1 Koncepcja wymiany................................. 4 2.2 Koncepcja

Bardziej szczegółowo

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura

Bardziej szczegółowo

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania 43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Architektura systemu komputerowego Klawiatura 1 2 Drukarka Mysz Monitor CPU Sterownik dysku Sterownik USB Sterownik PS/2 lub USB Sterownik portu szeregowego Sterownik wideo Pamięć operacyjna Działanie

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami

Bardziej szczegółowo

Technologie informacyjne - wykład 2 -

Technologie informacyjne - wykład 2 - Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 2 - Prowadzący: dr inż. Łukasz

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP. c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Założenia konstrkcyjne Układ pobierania instrkcji Układ przygotowania

Bardziej szczegółowo

Organizacja pamięci wewnętrznej komputerów

Organizacja pamięci wewnętrznej komputerów Organizacja pamięci wewnętrznej komputerów 1. Własności systemów pamięci 2. Hierarchia pamięci. 3. Półprzewodnikowa pamięć główna 4. Pamięć cache. 5. Pamięć wirtualna. Własności systemów pamięci Położenie

Bardziej szczegółowo

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI...

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI... METODY ELIMINACJI STUDENTÓW INFORMATYKI Czyli co student INF-EKA powinien wiedzieć o MESI... copyright Mahryanuss 2004 Data Cache Consistency Protocol Czyli po naszemu protokół zachowujący spójność danych

Bardziej szczegółowo

Mikroinformatyka. Tryb wirtualny

Mikroinformatyka. Tryb wirtualny Mikroinformatyka Tryb wirtualny Tryb wirtualny z ochroną Wprowadzony w 80286. Rozbudowany w 80386. - 4 GB pamięci fizycznej, - 64 TB przestrzeni wirtualnej, - pamięć podzielona na segmenty o rozmiarze

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Wrocław 2007 SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Paweł Skrobanek C-3, pok. 323 e-mail: pawel.skrobanek@pwr.wroc.pl www.equus.wroc.pl/studia.html 1 PLAN: 2. Pamięć rzeczywista 3. Pamięć wirtualna

Bardziej szczegółowo

Architektury Komputerów. Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl

Architektury Komputerów. Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl Architektury Komputerów Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl Urządzenia przetwarzające zwane komputerami - kiedyś EDSAC, University of Cambridge, UK, 1949 i

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ Wiązanie adresów adr.symbol -> adr. względne ->adresy pamięci kompilacja; kod bezwzględny (*.com) ładowanie; kod przemieszczalny wykonanie adr.względne -> adr. bezwzględne

Bardziej szczegółowo

obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora)

obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) Pamięć operacyjna (main memory) obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) cykl rozkazowy: pobranie rozkazu z PAO do rejestru rozkazów dekodowanie realizacja

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

Rozproszona pamiêæ dzielona - 1

Rozproszona pamiêæ dzielona - 1 Rozproszona pamiêæ dzielona - 1 Wieloprocesor - wiele ma dostêp do wspólnej pamiêci g³ównej Wielokomputer - ka dy ma w³asn¹ pamiêæ g³ówn¹; nie ma wspó³dzielenia pamiêci Aspekt sprzêtowy: Skonstruowanie

Bardziej szczegółowo

Przykłady praktycznych rozwiązań architektur systemów obliczeniowych AMD, Intel, NUMA, SMP

Przykłady praktycznych rozwiązań architektur systemów obliczeniowych AMD, Intel, NUMA, SMP Przykłady praktycznych rozwiązań architektur systemów obliczeniowych AMD, Intel, NUMA, SMP Wykład przetwarzanie równoległe cz.3 NUMA versus SMP systemy wieloprocesorowe NUMA- każdy procesor jest bliżej

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Potrzeba instalacji w napędach SSD akumulatorów ograniczała jednak możliwości miniaturyzacji takich napędów.

Potrzeba instalacji w napędach SSD akumulatorów ograniczała jednak możliwości miniaturyzacji takich napędów. Pamięci masowe Dyski twarde SSD Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej część 2, K. Wojtuszkiewicz NEXT, 5/2009 http://pl.wikipedia.org/wiki/solid_state_drive SSD (ang.

Bardziej szczegółowo

Pamięci masowe. ATA (Advanced Technology Attachments)

Pamięci masowe. ATA (Advanced Technology Attachments) Pamięci masowe ATA (Advanced Technology Attachments) interfejs systemowy w komputerach klasy PC i Amiga przeznaczony do komunikacji z dyskami twardymi zaproponowany w 1983 przez firmę Compaq. Używa się

Bardziej szczegółowo

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną i pamięć wirtualna

Zarządzanie pamięcią operacyjną i pamięć wirtualna Zarządzanie pamięcią operacyjną i pamięć wirtualna Pamięć jako zasób systemu komputerowego. Wsparcie dla zarządzania pamięcią na poziomie architektury komputera. Podział i przydział pamięci. Obraz procesu

Bardziej szczegółowo

Administracja systemem Linux

Administracja systemem Linux Administracja systemem Linux mgr inż. Łukasz Kuczyński lkucz@icis.pcz.pl Instytut Informatyki Teoretycznej i Stosowanej Administracja systemem Linux p. 1 Urzadzenia Blokowe Administracja systemem Linux

Bardziej szczegółowo

Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie)

Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie) Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie) służy do przechowywania danych aktualnie przetwarzanych

Bardziej szczegółowo

Procesory. Schemat budowy procesora

Procesory. Schemat budowy procesora Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 005 Plik wymiany Pamięć wirtualna 2 SO i SK/WIN Plik wymiany - rodzaj pamięci wirtualnej komputerów. Plik ten służy do tymczasowego przechowywania

Bardziej szczegółowo

Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku

Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku Systemy plików i zarządzanie pamięcią pomocniczą Koncepcja pliku Metody dostępu Organizacja systemu plików Metody alokacji Struktura dysku Zarządzanie dyskiem Struktura pliku Prosta sekwencja słów lub

Bardziej szczegółowo

Dyski SSD a systemy plików

Dyski SSD a systemy plików Dyski SSD a systemy plików Paweł Wiejacha Seminarium z Systemów Rozproszonych 27 maja 2010 1 Paweł Wiejacha Dyski SSD a systemy plików Dyski SSD a systemy plików wstęp Plan prezentacji: Krótko o SSD czym

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 7: Potokowe jednostki wykonawcze Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Budowa potoku Problemy synchronizacji

Bardziej szczegółowo

Wykład 10 Zarządzanie pamięcią

Wykład 10 Zarządzanie pamięcią Wykład 10 Zarządzanie pamięcią część pierwsza: pamięć jądra Wojciech Kwedlo, Systemy Operacyjne II -1- Wydział Informatyki PB Sprzeczności przy projektowaniu systemu zarządzania pamięcią Implementuj możliwie

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 10 Pamięć zewnętrzna Dysk magnetyczny Podstawowe urządzenie pamięci zewnętrznej. Dane zapisywane i odczytywane przy użyciu głowicy magnetycznej (cewki). Dane zapisywane

Bardziej szczegółowo

Bibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel

Bibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel Bibliografia: pl.wikipedia.org www.intel.com Historia i rodzaje procesorów w firmy Intel Specyfikacja Lista mikroprocesorów produkowanych przez firmę Intel 4-bitowe 4004 4040 8-bitowe x86 IA-64 8008 8080

Bardziej szczegółowo

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy Systemy operacyjne Systemy operacyjne Dr inż. Ignacy Pardyka Literatura Siberschatz A. i inn. Podstawy systemów operacyjnych, WNT, Warszawa Skorupski A. Podstawy budowy i działania komputerów, WKiŁ, Warszawa

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 007 Tryb rzeczywisty i chroniony procesora 2 SO i SK/WIN Wszystkie 32-bitowe procesory (386 i nowsze) mogą pracować w kilku trybach. Tryby pracy

Bardziej szczegółowo

Podstawowe zadanie komputera to wykonywanie programu Program składa się z rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach:

Podstawowe zadanie komputera to wykonywanie programu Program składa się z rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach: Rok akademicki 2012/2013, Wykład nr 6 2/46 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2012/2013

Bardziej szczegółowo

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów przeznaczonych do wykonania w komputerze (ang. software).

Bardziej szczegółowo

Stronicowanie na ¹danie

Stronicowanie na ¹danie Pamiêæ wirtualna Umo liwia wykonywanie procesów, pomimo e nie s¹ one w ca³oœci przechowywane w pamiêci operacyjnej Logiczna przestrzeñ adresowa mo e byæ du o wiêksza od fizycznej przestrzeni adresowej

Bardziej szczegółowo

Systemy wieloprocesorowe. Sprzęt i oprogramowanie wspomagające perspektywa - Windows i Linux Wykład Przetwarzanie równoległe Listopad 2010

Systemy wieloprocesorowe. Sprzęt i oprogramowanie wspomagające perspektywa - Windows i Linux Wykład Przetwarzanie równoległe Listopad 2010 Systemy wieloprocesorowe Sprzęt i oprogramowanie wspomagające perspektywa - Windows i Linux Wykład Przetwarzanie równoległe Listopad 2010 Pożądane cechy aplikacji wielowątkowych Skalowalna wielowątkowość

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Organizacja pamięci w procesorach graficznych

Organizacja pamięci w procesorach graficznych Organizacja pamięci w procesorach graficznych Pamięć w GPU przechowuje dane dla procesora graficznego, służące do wyświetlaniu obrazu na ekran. Pamięć przechowuje m.in. dane wektorów, pikseli, tekstury

Bardziej szczegółowo

PRZYKŁADOWE PYTANIA NA PRÓBNY EGZAMIN POTWIERDZAJĄCY KWALIFIKACJE ZAWODOWE

PRZYKŁADOWE PYTANIA NA PRÓBNY EGZAMIN POTWIERDZAJĄCY KWALIFIKACJE ZAWODOWE PRZYKŁADOWE PYTANIA NA PRÓBNY EGZAMIN POTWIERDZAJĄCY KWALIFIKACJE ZAWODOWE Zawód: technik informatyk symbol cyfrowy: 312[01] opracował: mgr inż. Paweł Lalicki 1. Jaką kartę przedstawia poniższy rysunek?

Bardziej szczegółowo

Procesory rodziny x86. Dariusz Chaberski

Procesory rodziny x86. Dariusz Chaberski Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM

Bardziej szczegółowo

Q E M U. http://www.qemu.com/

Q E M U. http://www.qemu.com/ http://www.qemu.com/ Emulator procesora Autor: Fabrice Bellard Obsługiwane platformy: Windows, Solaris, Linux, FreeBSD, Mac OS X Aktualna wersja: 0.9.0 Większość programu oparta na licencji LGPL, a sama

Bardziej szczegółowo

Wykład 7 Podręczna pamięć buforowa (ang. buffer cache) w systemie Linuks. Wojciech Kwedlo, Systemy Operacyjne II -1- Wydział Informatyki PB

Wykład 7 Podręczna pamięć buforowa (ang. buffer cache) w systemie Linuks. Wojciech Kwedlo, Systemy Operacyjne II -1- Wydział Informatyki PB Wykład 7 Podręczna pamięć buforowa (ang. buffer cache) w systemie Linuks Wojciech Kwedlo, Systemy Operacyjne II -1- Wydział Informatyki PB Wstęp Przyczyną wprowadzenia pamięci buforowej są ogromne różnice

Bardziej szczegółowo

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ Jednostka centralna dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl Architektura i organizacja komputerów Architektura

Bardziej szczegółowo

PODSTAWY INFORMATYKI

PODSTAWY INFORMATYKI PODSTAWY INFORMATYKI dr inż. Krzysztof Małecki Magistrala Procesor Pamięć Układy I/O PAMIĘĆ 10011101 10000001......... ADRES 125 126 127 128 129 130 289 290 291 292 293 294 295 296 297 298 299 300 Pamięci

Bardziej szczegółowo

Architektury komputerów Architektury i wydajność. Tomasz Dziubich

Architektury komputerów Architektury i wydajność. Tomasz Dziubich Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych

Bardziej szczegółowo

Programowanie niskopoziomowe. dr inż. Paweł Pełczyński ppelczynski@swspiz.pl

Programowanie niskopoziomowe. dr inż. Paweł Pełczyński ppelczynski@swspiz.pl Programowanie niskopoziomowe dr inż. Paweł Pełczyński ppelczynski@swspiz.pl 1 Literatura Randall Hyde: Asembler. Sztuka programowania, Helion, 2004. Eugeniusz Wróbel: Praktyczny kurs asemblera, Helion,

Bardziej szczegółowo

przypisanie różnym strukturom programowym tych samych obszarów pamięci fizycznej

przypisanie różnym strukturom programowym tych samych obszarów pamięci fizycznej 1 Arytmetyka 1.1 Reprezentacja danych 1.1.1 Kod znak moduł Intuicyjną metodą reprezentacji liczb całkowitych jest osobne kodowanie znaku + albo - i wartości bezwzględnej liczby. Kod 0... reprezentuje liczbę

Bardziej szczegółowo

Architektura komputera PC cd. Cezary Bolek. cbolek@ki.uni.lodz.pl. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki

Architektura komputera PC cd. Cezary Bolek. cbolek@ki.uni.lodz.pl. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki Wstęp do informatyki Architektura komputera PC cd. Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki Chipset Zestaw układów scalonych zarządzających transferami

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

1. Budowa komputera schemat ogólny.

1. Budowa komputera schemat ogólny. komputer budowa 1. Budowa komputera schemat ogólny. Ogólny schemat budowy komputera - Klawiatura - Mysz - Skaner - Aparat i kamera cyfrowa - Modem - Karta sieciowa Urządzenia wejściowe Pamięć operacyjna

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Wykład 2 Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów

Bardziej szczegółowo

LEKCJA. TEMAT: Pamięć operacyjna.

LEKCJA. TEMAT: Pamięć operacyjna. TEMAT: Pamięć operacyjna. LEKCJA 1. Wymagania dla ucznia: zna pojęcia: pamięci półprzewodnikowej, pojemności, czas dostępu, transfer, ROM, RAM; zna podział pamięci RAM i ROM; zna parametry pamięci (oznaczone

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: 06.05.2004 04731399.

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: 06.05.2004 04731399. RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 188267 (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: 06.0.04 04731399.4 (1) Int. Cl. G06F12/ (06.01) (97) O

Bardziej szczegółowo

Macierze All Flash. Czy to jest alternatywa dla macierzy klasy Enterprise? Krzysztof Jamiołkowski HP EG Storage Solutions Architect

Macierze All Flash. Czy to jest alternatywa dla macierzy klasy Enterprise? Krzysztof Jamiołkowski HP EG Storage Solutions Architect Innowacje w przetwarzaniu danych Macierze All Flash Czy to jest alternatywa dla macierzy klasy Enterprise? Krzysztof Jamiołkowski HP EG Storage Solutions Architect Definicja macierzy Enterprise Cechy charakterystyczne

Bardziej szczegółowo

Test dysku Intel SSD DC S3500 480GB. Wpisany przez Mateusz Ponikowski Wtorek, 22 Październik 2013 16:22

Test dysku Intel SSD DC S3500 480GB. Wpisany przez Mateusz Ponikowski Wtorek, 22 Październik 2013 16:22 W połowie bieżącego roku na rynku pojawiły się profesjonalne nośniki Intel z serii DC S3500. Producent deklaruje, że sprzęt przeznaczony jest do bardziej wymagających zastosowań takich jak centra danych

Bardziej szczegółowo

instrukcja użytkownika terminala ARGOX PA-20 SYSTEMY AUTOMATYCZNEJ IDENTYFIKACJI

instrukcja użytkownika terminala ARGOX PA-20 SYSTEMY AUTOMATYCZNEJ IDENTYFIKACJI instrukcja użytkownika terminala ARGOX PA-20 SYSTEMY AUTOMATYCZNEJ IDENTYFIKACJI SPIS TREŚCI 04 Opis opcji terminala 05 SKANOWANIE 06 Skanowanie kod 07 Skanowanie kod ilość 08 Skanowanie kod ilość cena

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 13 Jan Kazimirski 1 KOMPUTERY RÓWNOLEGŁE 2 Klasyfikacja systemów komputerowych SISD Single Instruction, Single Data stream SIMD Single Instruction, Multiple Data stream MISD

Bardziej szczegółowo

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ Wiązanie adresów adr.symbol -> adr. względne ->adresy pamięci kompilacja; kod bezwzględny (*.com) ładowanie; kod przemieszczalny wykonanie adr.względne -> adr. bezwzględne

Bardziej szczegółowo

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Witold Komorowski: RISC. Witold Komorowski, dr inż. Witold Komorowski, dr inż. Koncepcja RISC i przetwarzanie potokowe RISC koncepcja architektury i organizacji komputera Aspekty opisu komputera Architektura Jak się zachowuje? Organizacja Jak działa? Realizacja

Bardziej szczegółowo

Badanie szybkości kopiowania bloków pamięci operacyjnej

Badanie szybkości kopiowania bloków pamięci operacyjnej BIULETYN INSTYTUTU AUTOMATYKI I ROBOTYKI NR 17, 2002 Badanie szybkości kopiowania bloków pamięci operacyjnej Artur Miktus Zakład Systemów Komputerowych, Instytut Automatyki i Robotyki WAT ul. Kaliskiego

Bardziej szczegółowo

Komunikacja między sterownikami przez protokół ADS

Komunikacja między sterownikami przez protokół ADS Komunikacja między sterownikami przez protokół ADS Poziom trudności: łatwy Wersja dokumentacji: 1.0 Aktualizacja: 20.03.2015 Beckhoff Automation Sp. z o. o. Spis treści 1. Komunikacja ADS... 3 2. Konfiguracja

Bardziej szczegółowo

Modułowy programowalny przekaźnik czasowy firmy Aniro.

Modułowy programowalny przekaźnik czasowy firmy Aniro. Modułowy programowalny przekaźnik czasowy firmy Aniro. Rynek sterowników programowalnych Sterowniki programowalne PLC od wielu lat są podstawowymi systemami stosowanymi w praktyce przemysłowej i stały

Bardziej szczegółowo

Chipset i magistrala Chipset Mostek północny (ang. Northbridge) Mostek południowy (ang. Southbridge) -

Chipset i magistrala Chipset Mostek północny (ang. Northbridge) Mostek południowy (ang. Southbridge) - Chipset i magistrala Chipset - Układ ten organizuje przepływ informacji pomiędzy poszczególnymi podzespołami jednostki centralnej. Idea chipsetu narodziła się jako potrzeba zintegrowania w jednym układzie

Bardziej szczegółowo

SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX)

SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) W informatyce występują ściśle obok siebie dwa pojęcia: sprzęt (ang. hardware) i oprogramowanie

Bardziej szczegółowo

1. Pamięć wirtualna. 2. Optymalizacja pliku pamięci wirtualnej

1. Pamięć wirtualna. 2. Optymalizacja pliku pamięci wirtualnej 1. Pamięć wirtualna Jeśli na komputerze brakuje pamięci RAM wymaganej do uruchomienia programu lub wykonania operacji, system Windows korzysta z pamięci wirtualnej, aby zrekompensować ten brak. Aby sprawdzić,

Bardziej szczegółowo