Organizacja pamięci wewnętrznej komputerów

Wielkość: px
Rozpocząć pokaz od strony:

Download "Organizacja pamięci wewnętrznej komputerów"

Transkrypt

1 Organizacja pamięci wewnętrznej komputerów 1. Własności systemów pamięci 2. Hierarchia pamięci. 3. Półprzewodnikowa pamięć główna 4. Pamięć cache. 5. Pamięć wirtualna.

2 Własności systemów pamięci Położenie procesor wewnętrzna (główna) zewnętrzna (pomocnicza) Pojemność rozmiar słowa liczba słów Jednostka transferu słowo blok Sposób dostępu sekwencyjny bezpośredni swobodny skojarzeniowy Wydajność czas dostępu czas cyklu szybkość transferu Rodzaj fizyczny półprzewodnikowa magnetyczna Własności fizyczne ulotna/ nieulotna wymazywalna/ niewymazywalna Organizacja

3 Hierarchia pamięci: Procesor Pamięć podręczna Pamięć główna Interfejs we-wy Pamięć dodatkowa Hierarchia pamięci składa się z kilku poziomów przechowywania. Każdy poziom charakteryzuje się inną szybkością działania i pojemnością. Do wytworzenia elementów pamięci wykorzystuje się różne technologie: - umożliwiającą szybki dostęp do danych (technologia półprzewodnikowa), - technologie wykorzystywane do wytworzenia powierzchni magnetycznych i optycznych dla elementów zewnętrznych, oddalonych od procesora. Jeśli rozpatrujemy dostępne technologie, to możemy zauważyć następujące zależności: Y mniejszy czas dostępu większy koszt na bit, Y większa pojemność mniejszy koszt na bit, Y większa pojemność większy czas dostępu.

4 s z y b k o ś ć Rejestry Pamięć podręczna Pamięć operacyjna c z a s Pamięć dodatkowa d o s t ę p u koszt pojemność 1. Rejestry wewnętrzne procesora (pamięć procesora) implementowana jako zbiór szybkich rejestrów, zajmuje najwyższy poziom hierarchii; 2. Pamięć podręczna cache umiejscowiona jest między procesorem a pamięcią operacyjną, a do jej realizacji używa się zwykle droższych układów pamięci statycznej; 3. Pamięć operacyjna jest największym obszarem pamięci, dostępnym bezpośrednio dla procesora. W celu obniżenia kosztu pamięć operacyjna jest realizowana z wykorzystaniem układów pamięci dynamicznej. 4. Pamięć wirtualna (nierzeczywista), wolniejsza, odwzorowywana zwykle na pamięciach zewnętrznych, typowo na dyskach twardych. Przesłania PAO/PW są zwykle kontrolowane przez system operacyjny i wspomagane sprzętowo przez specjalne mechanizmy, wbudowane w procesory

5 Półprzewodnikowa pamięć główna Podział pamięci półprzewodnikowych Pamięci półprzewodnikowe stosowane w systemach mikroprocesorowych Pamięci stałe Pamięci o dostępie swobodnym (RAM) Pamięci programowane przez producenta (ROM) Pamięci programowane jednokrotnie (PROM) Pamięci programowane wielokrotnie (EPROM) i (E 2 PROM) (Flash) SRAM NV SRAM Statyczne SD RAM FPM RAM EDO RAM BEDO RAM Dynamiczne Dynamiczna pamięć RAM jest wykonana z komórek, które przechowują dane podobnie, jak kondensatory przechowują ładunek elektryczny. Obecność lub brak ładunku w kondensatorze mogą być interpretowane jako binarne 1 i 0. Dynamiczne pamięci RAM wymagają okresowego odświeżania ładunku w celu zachowania danych. W statycznych pamięciach RAM wartości binarne są przechowywane za pomocą przerzutników. Statyczne pamięci RAM zachowują dane tak długo, jak długo są zasilane.

6 NV RAM - jest to pamięć firmy Intel. Pamięć po wyłączeniu zasilania nie traci zawartości. Uzyskano to dzięki zastosowaniu w jednym układzie dwóch rodzajów pamięci : SRAM oraz EEPROM. W czasie normalnej pracy jest ona widoczna jako normalna pamięć typu SRAM. W momencie zaniku zasilania odpowiednim sygnałem podanym przez mikroprocesor cała zawartość pamięci RAM jest przepisywana do pamięci EEPROM. Po powrocie napięcia zasilania zawartość pamięci EEPROM jest ponownie przepisywana do SRAM. Producent gwarantuje cykli. EDO RAM - jest to typ pamięci, w której jeszcze gdy dane są odczytywane może zostać wystawiony adres następnej komórki. Przyspiesza to znacznie odczyt kolejnych komórek pamięci. Teoretyczny przyrost prędkości do 20% w porównaniu z pamięciami FPM RAM. Zysk w praktyce maleje do kilku procent ponieważ danych nie można nakładkować przy zapisie. BEDO RAM - jest to pamięć stanowiąca połączenie technik burst i EDO RAM. Zamiast jednego adresu odczytywane jest jednocześnie cztery. Na magistrali adresowej adres pojawia się tylko na początku cyklu odczytu, co wydatnie skraca średni czas dostępu. FPM RAM (Fast Page Mode)- jest to pamięć pracująca na zasadzie adresowania stronicowego. Stronicowanie jest techniką zwiększenia wydajności pamięci, poprzez podzielenie jej na strony mające długość od 512 bajtów do kilku kilobajtów. Zwykłe odczyty i zapisy danych w pamięci wymagają wybrania wiersza i kolumny, co zabiera dodatkowy czas. Stronicowanie polega na udostępnianiu komórek z tego samego wiersza, dzięki czemu należy zmieniać tylko adres kolumny. SDRAM (Synchronous Dynamic RAM) - jest to pamięć dynamiczna w której odczyt poszczególnych komórek następuje synchronicznie, zgodnie z taktami zegara CPU. Układy te są zsynchronizowane z magistralą systemową (100 MHz i szybsze). RDRAM (Rambus DRAM) - jest pamięcią opartą na zupełnie innych rozwiązaniach. Dzięki podwojeniu znajdującej się w układzie magistrali danych i zwiększeniu częstotliwości pracy do 800 MHz, umożliwia uzyskanie przepustowości rzędu 1,6 GB/s. DDR SDRAM (Double Data Rate) SDRAM jest rozwinięciem projektu standardowych układów SDRAM, w którym dane przesyłane są z dwa razy większą szybkością. Poza zwiększeniem częstotliwości taktowania, pamięci DDR osiągają podwojenie wydajności dzięki wykonywaniu 2 transferów podczas jednego taktu zegara (przy narastającym i opadającym zboczu).

7 Obudowy pamięci: SIMM - moduły pamięci na karcie ze 32-stykami. Szyna danych ma 8-bitów. Obecnie nie stosowane. DIMM - moduły pamięci na karcie ze 168-stykami. Pracują z szyną adresową o szerokości 64-bitów. Modul PS/2 - moduły pamięci na karcie ze 72-stykami. Pracują z szyną adresową o szerokości 32-bitów. Stosowane w pamięciach typu EDO RAM i FPM RAM. Nazwa pochodzi od pierwotnego zastosowania tego rodzajów modułów pamięci w komputerach PS/2 IBM.

8 Podstawowe parametry pamięci: pojemność; organizacja logiczna; pobór mocy na bit. Podstawowe parametry dynamiczne: czas cyklu odczytu t RC ; czas dostępu t A ; czas dostępu od wejść adresowych t AA lub t SA ; czas dostępu od wejść wybierania układu pamięci t ACE lub t SA ; czas dostępu od wejść sygnału odczytu t ARW ; cykl czasu zapisu t WC ; czas odzyskiwania właściwości po sygnale zapisu t WR ; czas regeneracji (odświeżania) - dla pamięci dynamicznych. a) t RC b) t WC Adres Adres t ACE t SCE t WR CE CE t SA R / W t ARW t HD1 R / W t W Dane wyjściowe Dane wejściowe t HD t AA t HA t HD2 t SD Parametry dynamiczne pamięci dla cyklu odczytu (a) oraz cyklu zapisu (b).

9 Odświeżanie Przykład Kostka pamięci o pojemności 16 Mb (4M 4 4 M słów 4-bitowych) Adres kolumny Dekoder kolumn kolumny Adres wiersza Dekoder wierszy wiersze Matryca pamięciowa Matryca 2048 pamięciowa Matryca pamięciowa 2048 Matryca 2048 pamięciowa D3 D2 D1 D0 Odświeżanie sprowadza się do pobudzenia (zaadresowania) linii wiersza, przy czy odświeżeniu ulegają wszystkie komórki należące do tego wiersza. Konieczne jest wprowadzenie mechanizmu generującego regularnie impulsy odświeżające przebiegające kolejno wszystkie wiersze nie rzadziej niż raz na okres czasu nazywany cyklem odświeżania (Refresh Time). Typowe wartości cyklu odświeżania Pojemność Organizacja Liczba wierszy Cykl 4 Mbit 256K ms 4 Mbit 4 M (1K) 16 ms 16 Mbit 4M (2K) 32 ms

10 Podział cyklu odświeżania na odcinki czasowe równej wielkości daje w wyniku okres przebiegu zegarowego (Refresh Rate) wymaganego do spełnienia wymogu czasowego narzuconego przez cykl odświeżania (na przykład, 16 ms/1024 = 15,6 µs). Pojedyncze impulsy odświeżające można zgrupować w jeden pakiet (Burst Refresh) lub też rozłożyć równomiernie (Distributed Refresh) w obszarze okna czasowego wyznaczonego przez cykl odświeżania. Rozkład impulsów odświeżania Distributed refresh 1024 impulsy (16 ms) 15,6 µs... Burst refresh max 16 ms 1024 impulsy (~0,13ms)......

11 Organizacja pamięci DRAM o pojemności 16 Mbit (4 M 4) RAS CAS W OE Taktowanie i sterowanie Licznik odświeżania A0 A1.... A10 Bufor adresu wiersza Bufor adresu kolumny MUX Dekoder wierszy Matryca pamięciowa Matryca pamięciowa Matryca pamięciowa Matryca pamięciowa Wzmacniacz odczytu i bramka we-wy Dekoder kolumny Wejściowy bufor danych Wyjściowy bufor danych D0 D1 D2 D3

12 Początkowo w komputerach wyższej klasy stosowane były inne sposoby zwiększenia szybkości dostarczania informacji przez zrównoleglenie działania pewnych bloków funkcjonalnych: a) zwiększenie szerokości dostępu, wymaga rozszerzenia magistrali danych b) zastosowanie przeplotu, czyli podział pamięci na banki: Odczyt Odczyt Odczyt Odczyt Odczyt 4 niezależnych porcji danych z klasycznej pamięci. czas Odczyt Odczyt Odczyt Odczyt czas Odczyt z przeplotem Jeśli adresowanie poszczególnych bloków PAO będzie wykonywane za pomocą dwóch ostatnich bitów adresu, dane zapisywane w PAO kolejno znajdą się w rzeczywistości w różnych blokach i mimo względnie wolnego czasu dostępu do pojedynczego bloku przy odpowiedniej synchronizacji w czasie odczytów z poszczególnych bloków nie będą one blokować się wzajemnie i efektywny czas odczytu może ulec skróceniu. Rzeczywista efektywność takiego rozwiązania zależy od rozkładu odwołań do PAO.

13 Pamięć podręczna (cache): Logicznie pamięć cache jest umieszczona między procesorem a PAO i dostarcza procesorowi względnie szybko danych. Pamięć podręczna poszerza wąskie gardło powstające w wyniku różnic szybkości działania procesora i pamięci głównej, korzystając z własności zachowania programu zwanej zasadą lokalności. Zasada lokalności Programy mają tendencję do ponownego używania danych i rozkazów, które były niedawno używane. Rozkazy i dane używane w krótkim odstępie czasu są zwykle położone także blisko siebie w pamięci (lokalność przestrzenna). Zasada działania Półprzewodnikowa pamięć podręczna zawiera ograniczoną liczbę obszarów albo wierszy służących do przechowywania bloków z pamięci głównej. Każdy blok ma typowo wielkość od 4 16 słów. W czasie wykonywania programu procesor zamiast czytać rozkazy czy dane bezpośrednio z pamięci głównej, szuka ich najpierw w pamięci podręcznej. Jeśli słowo zostaje znalezione, to sygnalizowane jest trafienie i słowo przesyłane jest do procesora.

14 Trafienie w pamięci podręcznej Powielone kopie słowo CPU Pamięć podręczna Bloki Pamięć operacyjna Chybienie w pamięci podręcznej Pamięć operacyjna CPU Pamięć podręczna słowo Przesłanie bloku

15 Cykl pracy: procesor wystawia na szynę adresową adres danej, którą chce odczytać z PAO i sygnał odczytu na szynie sterującej. MMU sprawdza, czy w cache znajduje się żądane słowo, i jeśli tak, dostarcza je procesorowi znacznie szybciej niż PAO. Równocześnie jest inicjowany odczyt z PAO i przy trafieniu jest on anulowany, przy chybieniu zaś kontynuowany w celu odczytania danej. Miarą wydajności pamięci podręcznej jest współczynnik trafień (ang. hit ratio; h), który określa, jaka część odwołań do pamięci została obsłużona przez pamięć podręczną, unikając korzystania z pamięci głównej. Jeżeli czasy dostępu do pamięci podręcznej i pamięci głównej wynoszą odpowiednio: t c i t m, to średni czas dostępu do słowa t av wyraża się wzorem: t av = h t c + (1 h) t m Dla zwiększenia efektywności pracy takiego systemu, tzn. zwiększenia współczynnika trafień stosuje się odczyt z PAO do cache nie pojedynczych słów ale linii, stanowiących całkowitą wielokrotność szerokości szyny danych procesora. Struktura cache: 1. pamięć danych właściwych (tzn. instrukcji lub danych z PAO) 2. pamięć adresów komórek, których zawartość jest przechowywana w części danych właściwych 3. pamięć znaczników, przeznaczonych dla wspomagania zarządzaniem pamięcią cache np. wyznaczaniem, którą zawartość można usunąć w przypadku zapełnienia pamięci cache i konieczności wprowadzenia nowych danych 4. jednostka zarządzania pamięcią, m.in. porównująca adresy odwołań i przechowywanych kopii zawartości komórek PAO oraz podejmująca decyzje o usunięciu przy zapełnieniu cache. Konieczne jest zapewnienie sterowania przez sprzęt, a nie oprogramowanie, gdyż dla wykonania odczytu z pamięci należałoby odczytać z pamięci podprogram obsługujący odczyt z pamięci itd. Pojęcia, związane z pamięcią cache: odwzorowanie bezpośrednie, blokowo-asocjacyjne, zbiorowo-asocjacyjne, w pełni asocjacyjne, współczynnik trafień (hit ratio), współczynnik chybień, algorytmy wymiany stron, zapis metodą write-through, write-back, bity ważności, wieloportowość są związane z organizacją komputerów, ale przy omawianiu architektury także się pojawiają.

16 Organizacja pamięci podręcznej Pamięć podręczna asocjacyjna Bloki pamięci głównej są odwzorowane w obszary pamięci podręcznej i znakowane numerem bloku lub etykietą. Etykieta jest wyznaczana przez bardziej znaczącą część adresu, zwaną polem etykiety. Adres pamięci Pamięć operacyjna Pamięć podręczna etykieta słowo A blok 0 blok 1 blok 2 etykieta blok blok 2 blok N-1 adres z CPU poszukiwanie równoległe A etykieta etykieta wybranie bajtu trafienie blok 2 bajt do CPU Równoległe przeszukiwanie jest realizowane przy użyciu specjalnych układów elektronicznych wbudowanych w pamięć podręczną. Układy te są skomplikowane i podnoszą koszt. W celu obniżenia tego kosztu często jest wykorzystywana inna organizacja pamięci podręcznej.

17 Pamięć podręczna odwzorowana bezpośrednio Przy organizacji pamięci podręcznej z odwzorowaniem bezpośrednim unika się problemu przeszukiwania bufora przez przypisanie każdego bloku pamięci do tylko jednego obszaru pamięci podręcznej. etykieta obszar słowo FFF FFF blok 0... blok 4095 blok 0... blok 4095 etykieta blok 01 blok 0 00 blok FF FFF blok 0... blok 4095 Głównym problemem przy odwzorowaniu bezpośrednim jest to, że tylko jeden z bloków współdzielących pewne obszary w pamięci podręcznej może znajdować się w niej w danym momencie. Jeśli program często odwołuje się do dwóch bloków, które odwzorowane są w ten sam obszar, to muszą być one cyklicznie usuwane i ładowane do pamięci podręcznej, poważnie obniżając jej wydajność.

18 Pamięć podręczna ze zbiorowym odwzorowaniem asocjacyjnym W każdym wierszu pamięci podręcznej ze zbiorowym odwzorowaniem asocjacyjnym może być przechowywanych kilka par etykieta blok, tworzących zbiór. etykieta zbiór słowo 0F etykieta blok etykieta blok FFF 09 0F chybienie trafienie bajt do CPU Kiedy następuje odwołanie procesora do pamięci podręcznej, wtedy pole zbioru jest używane w buforze jako indeks w taki sam sposób, jak używane było pole obszaru w schemacie odwzorowania bezpośredniego. Po wyznaczeniu zbioru obie etykiety są jednocześnie porównywane z polami etykiet adresów. Jak zapewnić spójność pamięci podręcznej?

19 Pamięć wirtualna Przy wykorzystaniu tej techniki adresy generowane przez procesor nie są używane do bezpośredniego dostępu do pamięci, ale są przekształcane w prawdziwe adresy, które mogą wskazywać na pamięć główną, dodatkową albo kombinację ich obu. W pamięci operacyjnej odwzorowane są tylko te części programu, które są aktualnie niezbędne do wykonania, reszta pozostaje na dysku do czasu aż będzie potrzebna. Dysk Pamięć główna Rzeczywiste ramki pamięci Strony pamięci wirtualnej

20 Koncepcja pamięci wirtualnej bierze się z faktu, że dla właściwego wykonania programu prawdopodobnie niezbędne jest przechowywanie w PAO tylko pewnej jego części instrukcji i danych, które w najbliższym czasie będą przetwarzane. W przypadku niedoboru PAO w stosunku do wymagań programu, niepotrzebne w danym okresie czasu fragmenty kodu i danych mogą być przechowywane w tańszej i bardziej pojemnej, ale o rząd wielkości wolniejszej pamięci zewnętrznej, zwykle na dysku twardym. Zjawisko to, w przypadku wykonywania przez komputer tylko jednego programu, było nazywane nakładkowaniem i pozostawiane na głowie programisty, ale wraz z pojawieniem się systemów wielodostępnych i wieloprogramowych, zarządzaniem wymianą fragmentów kodu i danych różnych zadań między PAO i dyskiem musiał się zająć system operacyjny. W czasie działania programu przesyłanie fragmentów kodu i danych do i z pamięci głównej jest kontrolowane przez część systemu operacyjnego zwaną systemem zarządzania pamięcią. CPU Translator adresów Pamięć główna Wymiana Dysk

21 Stronicowanie Program Translacja adresu Pamięć główna Nr strony n Przesunięcie d Tablica stron ramka 0 adres wirtualny n, d f ramka 1 deskryptor strony ramka f d

22 Lista wolnych ramek Używana 17 Używana Używana Proces A Lista wolnych ramek 20 Tablica stron procesu A Strona 0 Procesu A 14 Strona 1 Procesu A 15 Strona 2 Procesu A 16 Używana 17 Używana 18 Strona 3 Procesu A 19 Używana Proces A Strona 0 Strona 1 Strona 2 Strona Używana 22 Używana Proces A Strona 0 Strona 1 Strona 2 Strona Używana 22 Używana

23 Stronicowanie: stały rozmiar ramki i strony, nie występuje defragmentacja, nie wiadomo co strona zawiera (dane, kod, stos???), nie można współużytkować. Mała strona : niewielki obszar zmarnowany, ale dużo wierszy w tablicy stron, częste krótkie transmisje z/do dysku, duża transmisja z/do dysku przy zmianie tablic stron po przełączeniu zadania Duża strona : duży obszar zmarnowany (średnio ½ strony ), mało wierszy, rzadsze błędy stron, krótki czas transmisji a długi pozycjonowania dla współczesnych dysków. Struktura tablicy stron Tablica stron procesu ma zmienną długość, zależną od rozmiaru procesu. Zatem nie możemy przechowywać jej w rejestrach procesora. Musi ona znajdować się w pamięci głównej. Rejestr procesora przechowuje adres początkowy tablicy stron wykonywanego procesu. Numer strony adresu wirtualnego służy do indeksowania tablicy stron oraz znalezienia odpowiedniego numeru ramki. Po połączeniu go z adresem względnym, stanowiącym część adresu wirtualnego, można otrzymać adres rzeczywisty. Jak duża powinna być tablica stron? Przykład architektura VAX. (adres 32-bitowy) Każdy proces może zajmować do 2 31 = 2 GB pamięci wirtualnej. Wielkość strony 512 B = 2 9, co oznacza, że na jeden proces może przypadać 2 22 zapisów tablicy stron (4 M!!!). Tablice stron są przechowywane również w pamięci wirtualnej. Oznacza to, że tablice stron również podlegają stronicowaniu. Gdy proces jest realizowany, przynajmniej część jego tablicy stron musi znajdować się w pamięci głównej. Sposoby organizacji dużych tablic stron: Y dwupoziomowy schemat, Y odwrócona tablica stron.

24 Bufor translacji adresów Każde odwołanie do pamięci wirtualnej wywołuje co najmniej dwa dostępy do pamięci głównej: Y pobranie odpowiedniego zapisu tablicy stron, Y pobranie żądanych danych. Przyjęcie prostego schematu pamięci wirtualnej powoduje podwojenie czasu dostępu do pamięci!!! Sposób zmniejszenia czasu dostępu: zastosowanie specjalnej pamięci podręcznej zapisów tablicy stron, nazywanej buforem translacji adresów (ang. tranlation lookaside buffer - TLB). Działanie TLB Adres wirtualny Nr strony Przesunięcie TLB Chybienie + Do pamięci Tablica stron

25 Segmentacja: zmienny rozmiar ramki i segmentu, zależny od potrzeb, nie występują straty na pustej ostatniej stronie, znana jest zawartość można chronić dane i stos przed wykonaniem czy kod przed zapisem, można współużytkować segmenty tylko jedna kopia w pamięci i mogą z niej korzystać różne zadania Pamięć wirtualna jest mechanizmem jakościowo różnym od omawianych poprzednio (pamięci cache). Aby pokazać pamięć cache, należałoby wskazać kilka (w skrajnych przypadkach jeden) układów VLSI, realizujących wspólnie zadanie podawania procesorowi często używanych danych i rozkazów szybciej, niż jest to w stanie zrobić pamięć operacyjna. Pamięć wirtualna jest zespołem zarówno elementów sprzętu (rejestrów procesora, elementów pamięci operacyjnej, elementów pamięci dyskowej), jak i oprogramowania zarządzanie pamięcią wirtualną realizuje system operacyjny.

26 Opis działania: - zadanie odwołuje się do komórki PAO, generując adres logiczny; - MMU tłumaczy adres logiczny na fizyczny : adres początku bloku + offset w ramach bloku; - MMU sprawdza, czy żądany blok znajduje się w PAO (najpierw w TLB, potem w tablicy bloków w PAO) - jeśli tak, obsługa odczytu/ zapisu; - jeśli nie, zawieszane jest wykonywanie bieżącego zadania i generowany jest wyjątek, obsługiwany przez jądro SO ; sprawdzana jest możliwość sprowadzenia żądanej strony z dysku do wolnego obszaru w PAO, jeśli nie ma wolnego, należy wyznaczyć jakiś do usunięcia, sprawdzić, czy usuwany był modyfikowany w stosunku do kopii odczytanej poprzednio z dysku, jeśli modyfikowany, zapisać nową postać usuwanego, wczytać żądany obszar do PAO i wznowić wykonanie zawieszonego zadania; Wspomaganie mechanizmu PW musi być realizowane na 3 poziomach 1. jądra systemu operacyjnego : obsługa braku żądanych bloków (page fault), procedury umieszczania bloków w wolnej PAO, procedury wymiany bloków; 2. jednostki zarządzania pamięcią: przechowywanie i interpretacja bitów sterujących - valid/ invalid bit czy ramka zawiera kopię bloku z dysku, czy informację nieaktualną - dirty bit: blok był modyfikowany po odczycie z dysku - read/ write bit: strona do odczytu, zapisu? - licznik dostępów: dla implementacji algorytmów wymiany - generacja sygnałów do SO: błąd pamięci, błąd strony, zapis do bloku o atrybucie tylko do odczytu ; 3. procesora: instrukcje muszą być restartowalne zarówno przy próbie pobrania instrukcji jak i jej argumentów, wprowadza się dodatkowe instrukcje i rejestry do obsługi PW. Wydajność: efektywny czas dostępu = ( 1 współcz. chybień ) x czas dostepu PAO + współcz. chybień x czas obsługi chybienia PYTANIE? Jaki będzie efektywny czas dostępu jeżeli czas dostępu PAO wynosi 10 ns, obsługa błędu strony (chybienia) wymaga 25 ms, a współczynnik chybień = 1/10000?

27 Zarządzanie pamięcią wirtualną w systemie Windows NT Proces zarządzania stronami w systemie Windows NT (t.j. decydowanie, które strony wirtualne mają być umieszczone w RAM, a które mają znajdować się w pliku stronicowania) nazywany jest stronicowaniem na żądanie (demand paging). Program 1 Obszar adresowy programu 2 GB 1 2 Program 1 Program 1 Program 2 Zarządca pamięci wirtualnej Program 1 3 Program 2 Program 2 Program 2 Obszar adresowy programu 2 GB System 4 Pagefile.sys

28 Zalety pamięci wirtualnej: - większa logiczna przestrzeń adresowa dla programu, mogąca przekraczać rozmiar fizycznie zainstalowanej pamięci (Windows i swap file), - stopień wieloprogramowości na danym komputerze może być zwiększony, - dzięki przemyślanej strukturze i umieszczeniu zarządzania w jądrze systemu operacyjnego, procesy przydziału/ wymiany /zwalniania są przezroczyste dla programisty mniej błędów.

29 Tryb wirtualny procesorów, ochrona zasobów: Mechanizmy ochrony. Ochrona zasobów polega na wprowadzeniu czterech poziomów uprzywilejowania. Hierarchię poziomów uprzywilejowania przedstawia rys.: Zadania użytkowe Rozszerzenie systemu operacyjnego Interfejsy programowe realizowane przez CPU. Usługi systemowe Jądro PL = 0 PL = 1 PL = 2 PL = 3 Hierarchiczny system poziomów uprzywilejowania. Poziomy te stanowią rozszerzenie stosowanej powszechnie w minikomputerach struktury systemowego i użytkowego poziomu uprzywilejowania. Poszczególne poziomy uprzywilejowania PL ponumerowane są od 0 do 3. Poziom oznaczony cyfrą zero jest najbardziej uprzywilejowany. Wprowadzenie czterech poziomów uprzywilejowania umożliwia stosowanie mechanizmów ochrony również wewnątrz zadań programowych.

30 W wirtualnej przestrzeni adresowej każdego zadania mogą być zawarte procedury systemowe, procedury obsługi przerwań i inne procedury programowe. Atrybut poziomu uprzywilejowania jest przypisywany zadaniom programowym, deskryptorom i selektorom. Poziom uprzywilejowania zadania wpływa na rodzaj rozkazów jakie mogą być wykonywane i na zestaw deskryptorów, który może być wykorzystany przez zadanie. Bieżący poziom uprzywilejowania CPL (ang. Current Privilege Level) jest określany przez poziom uprzywilejowania aktualnie realizowanego zadania programowego; określają go dwa najmniej znaczące bity rejestru segmentu (selektora) CS. Poziom ten może być zmieniony tylko przez odwołanie do mechanizmów przekazania sterowania. Poziom uprzywilejowania deskryptora DPL określa zestaw zadań, które mogą odwoływać się do danego deskryptora. Aby zadanie mogło uzyskać dostęp do deskryptora numer CPL nie może być większy od DPL. Żądany poziom uprzywilejowania RPL określany przez selektor, może być wykorzystany do obniżenia poziomu uprzywilejowania zadania. Mechanizm ten zapewnia, że wywoływane procedury o wysokim poziomie uprzywilejowania nie będą miały dostępu do struktur danych umieszczonych na wyższym poziomie uprzywilejowania, niż procedura wywołująca. Drugim sposobem ochrony jest separacja zadań. Polega ona na tym, że każde zadanie dysponuje własną przestrzenią adresową. Zrealizowane jest to za pomocą tabeli translacji. Każde zadanie posiada własną, lokalną, tablicę deskryptorów - LDTR. Dzięki temu różne zadania pomimo tego, że posługują się tym samym adresem wirtualnym, odwołują się do różnych obszarów pamięci, wynikających z zawartości ich lokalnych tabel deskryptorów.

31 Mechanizm translacji adresów Adres logiczny + Adres liniowy + Adres fizyczny + Strona Baza tablicy segmentów Tablica deskryptorów + Baza katalogu stron Katalog tablic stron Tablica stron Program Blok segmentacji Blok stronnicowania Pamięć fizyczna

32 Format deksryptora segmentu pamięci dla (zarezerwowane) A DPL S t y p A Adres bazowy segmentu Adres bazowy segmentu Wielkość segmentu Bajt atrybutów Format deksryptora segmentu pamięci dla i nowszych G D 0 AVL Wielokość A DPL S t y p A Adres bazowy segmentu Adres bazowy segmentu Wielkość segmentu Adres bazowy segmentu Bajt atrybutów Format selektora 15 3 Numer deskryptora TI RPL Opis deskryptorów : P - segment obecny; określa czy dany segment (strona) znajdują się w pamięci operacyjnej komputera - P = 1, jeżeli P=0 wówczas generowany jest wyjątek w wyniku czego przygotowywana jest odpowiednia ilość miejsca w pamięci i brakujący segment (strona) wprowadzana jest do pamięci operacyjnej. DPL - poziom ochrony opisywanego segmentu. Pole to zawiera podstawową informację o segmencie, wykorzystywaną przez mechanizm ochrony mikroprocesora. S - rodzaj deskryptora. Deskryptory mogą opisywać segmenty pamięci - danych lub kodu - S = 1, oraz specjalne systemowe struktury danych - segmenty systemowe i bramki zadań - S = 0. typ - określa prawa dostępu do danego segmentu: 0 - segment danych tylko odczyt; 1 - segment danych - odczyt i zapis; 2 - segment danych rozszerzany w dół tylko odczyt; 3 - segment danych rozszerzany w dół - odczyt i zapis; 4 - segment kodu tylko wykonywanie; 5 - segment kodu - wykonywanie i odczyt; 6 - zgodny segment kodu tylko wykonywanie; 7 - zgodny segment kodu - wykonywanie i odczyt; Segment zgodny różni się od zwykłego segmentu kodu tym, że po przekazaniu sterowania do procedury zawartej w tym segmencie nie następuje zmiana poziomu ochrony (na wartość określoną w deskryptorze segmentu). Procedura wykonuje się na poziomie ochrony procesu wywołującego. A - segment użyty. Bit ten jest ustawiany przez procesor przy ładowaniu selektora do rejestru segmentu lub deskryptora do rejestru deskryptora.

33 Opis deskryptorów oraz i486: G - ziarnistość. Umożliwia opis segmentu do 4GB przy użyciu jedynie 20- bitowego pola wielkość. Jednostką długości segmentu może być jeden bajt - G = 0 - można wówczas zdefiniować segment o długości do 1MB, albo wielkość może być zdefiniowana w jednostkach alokacji 4KB, co daje możliwość zdefiniowania segmentu o rozmiarze do 4GB. D - długość słowa. Dla D = 1 oznacza stosowanie 32-bitowego przemieszczenia w adresie argumentu oraz 32-bitowych argumentów. Dla D = 0 16-bitowe przemieszczenie i 16-bitowe argumenty. AVL - pole nie jest interpretowane przez mikroprocesory, może być użyte przez oprogramowanie. Opis bitów selektora: TI - określa rodzaj tablicy deskryptorów do, której chce się odwołać program. TI = 0 odwołanie dotyczy tablicy globalne, TI = 1 oznacza, że odwołanie dotyczy tablicy lokalnej. RPL - poziom ochrony zadania żądającego dostępu. Służy do osłabienia bieżącego poziomu ochrony. Przykład: Jeżeli zadanie o poziomie ochrony 3 próbuje przez wywołanie funkcji systemowej o poziomie ochrony 0 uzyskać dostęp do danych na poziomie 2, to nie uzyska takiego dostępu, gdyż wartość RPL selektora wywołującego będzie równa 3.

34 Segmentacja w procesorach Intel Deskryptory są umieszczane w pamięci kolejno tworząc tzw. tablice deskryptorów. Wykonywany program ma dostęp do dwóch tablic deskryptorów: globalnej tablicy deskryptorów GDT i lokalnej tablicy deskryptorów LDT, których wielkość wynosi 64KB. Numer deskryptora w jednej z tablic GDT lub LDT jest wybierany na podstawie 13 bitów selektora (bity ). Zatem każda z tablic może zawierać do 8192 deskryptorów. Rozmiar logicznej przestrzeni adresowej określa się jako maksymalną wielkość widzianą przez pojedyncze zadanie. Ponieważ zadanie ma dostęp do obu tablic, dlatego też może w sumie korzystać z segmentów, 16K. O wielkości logicznej przestrzeni adresowej decydują liczba segmentów i ich długość. Dlatego też w mikroprocesorze 80286, gdzie maksymalna długość segmentu wynosiła 64KB logiczna pamięć zwana też pamięcią wirtualną ma pojemność 16K * 64K = 2 14 * 2 16 = 2 30 bajtów = 1GB. Analogicznie w (i486), gdzie maksymalna długość segmentu jest równa 4GB (przemieszczenie 32-bity), jest ona równa: 16K * 4GB = 2 14 * 2 32 = 2 46 bajtów = 64TB. Tak więc, pamięć widziana przez zadanie jest znacznie większa od pamięci, którą może zaadresować procesor. Jednak istnieje możliwość wykorzystania całej pamięci zadania dzięki odpowiednim mechanizmom wbudowanym w procesor, które umożliwiają implementację pamięci wirtualnej.

35 Stronicowanie w procesorach Intel Polega na podziale całej przestrzeni adresowej na bloki o długość 4KB, które są rozmieszczone sekwencyjne począwszy od adresu 0. W przestrzeni adresowej mikroprocesora znajdują się więc 2 32 / 2 12 = 2 20 stron = 1M stron. Położenie strony jest jednoznacznie określane za pomocą jej 20-bitowego numeru. W 32-bitowym adresie liniowym można wyróżnić 12 mniej znaczących bitów określających położenie wewnątrz strony, oraz 20-bitowy numer strony wskazujący jej położenie w przestrzeni adresowej. Jeżeli założymy wykorzystanie tablicy translacji, w której każdy element składałby się z 4-bitów jej rozmiar musiałby wynosić 4 * 2 20 = 4Mb. Ze względu na tak duży rozmiar ewentualnej tablicy translacji w mikroprocesorze zastosowano dwupoziomowe stronicowanie, wprowadzając dwie tablicę: tablicę stron wskazującą na położenie strony w przestrzeni adresowej oraz tablice wyższego poziomu zwane katalogami stron, którego to elementy wskazują na właściwą tablicę stron. Elementy obydwu tych tablic mają identyczny format.

Schematy zarzadzania pamięcia

Schematy zarzadzania pamięcia Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

architektura komputerów w. 8 Zarządzanie pamięcią

architektura komputerów w. 8 Zarządzanie pamięcią architektura komputerów w. 8 Zarządzanie pamięcią Zarządzanie pamięcią Jednostka centralna dysponuje zwykle duża mocą obliczeniową. Sprawne wykorzystanie możliwości jednostki przetwarzającej wymaga obecności

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie)

Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie) Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie) służy do przechowywania danych aktualnie przetwarzanych

Bardziej szczegółowo

Systemy operacyjne III

Systemy operacyjne III Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną

Zarządzanie pamięcią operacyjną SOE Systemy Operacyjne Wykład 7 Zarządzanie pamięcią operacyjną dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW Hierarchia pamięci czas dostępu Rejestry Pamięć podręczna koszt

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania 43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,

Bardziej szczegółowo

Pamięć. Podstawowe własności komputerowych systemów pamięciowych:

Pamięć. Podstawowe własności komputerowych systemów pamięciowych: Pamięć Podstawowe własności komputerowych systemów pamięciowych: Położenie: procesor, wewnętrzna (główna), zewnętrzna (pomocnicza); Pojemność: rozmiar słowa, liczba słów; Jednostka transferu: słowo, blok

Bardziej szczegółowo

Zarządzanie zasobami pamięci

Zarządzanie zasobami pamięci Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych

Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych parametrów, tym szybszy dostęp do komórek, co przekłada się

Bardziej szczegółowo

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22 ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH struktury procesorów ASK SP.06 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 Maszyny wirtualne 2 3 Literatura c Dr inż. Ignacy

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami

Bardziej szczegółowo

Mikroinformatyka. Tryb wirtualny

Mikroinformatyka. Tryb wirtualny Mikroinformatyka Tryb wirtualny Tryb wirtualny z ochroną Wprowadzony w 80286. Rozbudowany w 80386. - 4 GB pamięci fizycznej, - 64 TB przestrzeni wirtualnej, - pamięć podzielona na segmenty o rozmiarze

Bardziej szczegółowo

LEKCJA. TEMAT: Pamięć operacyjna.

LEKCJA. TEMAT: Pamięć operacyjna. TEMAT: Pamięć operacyjna. LEKCJA 1. Wymagania dla ucznia: zna pojęcia: pamięci półprzewodnikowej, pojemności, czas dostępu, transfer, ROM, RAM; zna podział pamięci RAM i ROM; zna parametry pamięci (oznaczone

Bardziej szczegółowo

Zaleta duża pojemność, niska cena

Zaleta duża pojemność, niska cena Pamięć operacyjna (DRAM) jest przestrzenią roboczą mikroprocesora przechowującą otwarte pliki systemu operacyjnego, uruchomione programy oraz efekty ich działania. Wymianą informacji pomiędzy mikroprocesorem

Bardziej szczegółowo

Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Acces Memory - pamięć o swobodnym dostępie) służy do przechowywania danych

Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Acces Memory - pamięć o swobodnym dostępie) służy do przechowywania danych Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Acces Memory - pamięć o swobodnym dostępie) służy do przechowywania danych aktualnie przetwarzanych przez program oraz ciągu rozkazów,

Bardziej szczegółowo

Sprzętowe wspomaganie pamięci wirtualnej

Sprzętowe wspomaganie pamięci wirtualnej Sprzętowe wspomaganie pamięci wirtualnej Stanisław Skonieczny 6 grudnia 2002 Spis treści 1 Intel 2 1.1 Tryby pracy procesora............................... 2 1.2 Adresowanie liniowe................................

Bardziej szczegółowo

Urządzenia Techniki. Klasa I TI 5. PAMIĘĆ OPERACYJNA.

Urządzenia Techniki. Klasa I TI 5. PAMIĘĆ OPERACYJNA. 5. PAMIĘĆ OPERACYJNA. Pamięć cyfrowa - układ cyfrowy lub mechaniczny przeznaczony do przechowywania danych binarnych. Do prawidłowego funkcjonowania procesora potrzebna jest pamięć operacyjna, która staje

Bardziej szczegółowo

Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera

Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera Studia stacjonarne Pedagogika Budowa i zasada działania komputera Wykład II Pamięci operacyjne 1 Część 1 Pamięci RAM 2 I. Pamięć RAM Przestrzeń adresowa pamięci Pamięć podzielona jest na słowa. Podczas

Bardziej szczegółowo

RODZAJE PAMIĘCI RAM. Cz. 1

RODZAJE PAMIĘCI RAM. Cz. 1 RODZAJE PAMIĘCI RAM Cz. 1 1 1) PAMIĘĆ DIP DIP (ang. Dual In-line Package), czasami nazywany DIL - w elektronice rodzaj obudowy elementów elektronicznych, głównie układów scalonych o małej i średniej skali

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Wrocław 2007 SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Paweł Skrobanek C-3, pok. 323 e-mail: pawel.skrobanek@pwr.wroc.pl www.equus.wroc.pl/studia.html 1 PLAN: 2. Pamięć rzeczywista 3. Pamięć wirtualna

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

Wykład II. Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych

Wykład II. Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Wykład II Pamięci półprzewodnikowe 1 Pamięci półprzewodnikowe 2 Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi

Bardziej szczegółowo

Komputerowa pamięć. System dziesiątkowego (decymalny)

Komputerowa pamięć. System dziesiątkowego (decymalny) Komputerowa pamięć 1b (bit) - to najmniejsza jednostka informacji w której można zapamiętać 0 lub 1 1B (bajt) - to 8 bitów tzw. słowo binarne (zapamiętuje jeden znak lub liczbę z zakresu od 0-255) 1KB

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Architektura systemu komputerowego Klawiatura 1 2 Drukarka Mysz Monitor CPU Sterownik dysku Sterownik USB Sterownik PS/2 lub USB Sterownik portu szeregowego Sterownik wideo Pamięć operacyjna Działanie

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Pamięć operacyjna. Moduł pamięci SDR SDRAM o pojemności 256MB

Pamięć operacyjna. Moduł pamięci SDR SDRAM o pojemności 256MB Mikroprocesor do prawidłowego funkcjonowania potrzebuje pamięci operacyjnej, która staje się jego przestrzenią roboczą. Potocznie pamięć operacyjną określa się skrótem RAM (ang. Random Access Memory pamięć

Bardziej szczegółowo

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem

Bardziej szczegółowo

obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora)

obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) Pamięć operacyjna (main memory) obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) cykl rozkazowy: pobranie rozkazu z PAO do rejestru rozkazów dekodowanie realizacja

Bardziej szczegółowo

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wykład 8 Pamięć wirtualna Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wprowadzenie Podstawowa idea: System operacyjny pozwala na wykorzystanie pamięci o pojemności większej,

Bardziej szczegółowo

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście

Bardziej szczegółowo

Projekt współfinansowany ze środków Europejskiego Funduszu Społecznego 21

Projekt współfinansowany ze środków Europejskiego Funduszu Społecznego 21 4.3. Pamięci wewnętrzne RAM i ROM 4.3.1. Materiał nauczania Oprócz mikroprocesora istotnym składnikiem jednostki centralnej jest pamięć. Pamięć komputera pozwala przechowywać informacje (dane). Aby komputer

Bardziej szczegółowo

PODSTAWY INFORMATYKI

PODSTAWY INFORMATYKI PODSTAWY INFORMATYKI dr inż. Krzysztof Małecki Magistrala Procesor Pamięć Układy I/O PAMIĘĆ 10011101 10000001......... ADRES 125 126 127 128 129 130 289 290 291 292 293 294 295 296 297 298 299 300 Pamięci

Bardziej szczegółowo

Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola. Pamięci półprzewodnikowe

Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola. Pamięci półprzewodnikowe Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola Pamięci półprzewodnikowe Pamięć Stosowane układy (urządzenia) DANYCH PROGRAMU OPERACYJNA (program + dane) MASOWA KONFIGURACYJNA RAM ROM (EPROM) (EEPROM)

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

UKŁADY PAMIĘCI. Tomasz Dziubich

UKŁADY PAMIĘCI. Tomasz Dziubich UKŁADY PAMIĘCI Tomasz Dziubich Tematyka wykładu Podstawy Zasady adresacji sygnałowej pamięci Budowa komórki pamięci Parametry układów pamięci Odświeżanie pamięci Klasyfikacja układów pamięci Hierarchiczność

Bardziej szczegółowo

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura

Bardziej szczegółowo

Zasada hierarchii pamięci... 2 Podstawy... 3 Podstawowe definicje i klasyfikacja pamięci... 3 Organizacja pamięci... 4 Idea działania pamięci DRAM...

Zasada hierarchii pamięci... 2 Podstawy... 3 Podstawowe definicje i klasyfikacja pamięci... 3 Organizacja pamięci... 4 Idea działania pamięci DRAM... Zasada hierarchii pamięci... 2 Podstawy... 3 Podstawowe definicje i klasyfikacja pamięci... 3 Organizacja pamięci... 4 Idea działania pamięci DRAM... 6 Odświeżanie pamięci DRAM... 7 Idea działania synchronicznych

Bardziej szczegółowo

Podstawowe zadanie komputera to wykonywanie programu Program składa się z rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach:

Podstawowe zadanie komputera to wykonywanie programu Program składa się z rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach: Rok akademicki 2012/2013, Wykład nr 6 2/46 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2012/2013

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 9 Jan Kazimirski 1 Pamięć operacyjna 2 Pamięć półprzewodnikowa RAM Złożona z dwustanowych komórek (wartości 0 i 1) Możliwość odczytu i zapisu Ulotna (zawartość znika po odcięciu

Bardziej szczegółowo

Metody obsługi zdarzeń

Metody obsługi zdarzeń SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału

Bardziej szczegółowo

Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, z bitów. Oznaczana jest literą B.

Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, z bitów. Oznaczana jest literą B. Jednostki informacji Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, składająca się z bitów. Oznaczana jest literą B. 1 kb = 1024 B (kb - kilobajt) 1 MB = 1024 kb (MB -

Bardziej szczegółowo

architektura komputerów w. 6 Pamięć I

architektura komputerów w. 6 Pamięć I architektura komputerów w. 6 Pamięć I Pamięć -własności Pojemność rozmiar słowa liczba słów jednostka adresowalna jednostka transferu typ dostępu skojarzeniowy swobodny bezpośredni sekwencyjny wydajność

Bardziej szczegółowo

Systemy Operacyjne Pamięć wirtualna cz. 2

Systemy Operacyjne Pamięć wirtualna cz. 2 Systemy Operacyjne Pamięć wirtualna cz. 2 Arkadiusz Chrobot Katedra Informatyki, Politechnika Świętokrzyska w Kielcach Kielce, 20 stycznia 2007 1 1 Wstęp 2 Minimalna liczba ramek 3 Algorytmy przydziału

Bardziej szczegółowo

Pliki. Operacje na plikach w Pascalu

Pliki. Operacje na plikach w Pascalu Pliki. Operacje na plikach w Pascalu ścieżka zapisu, pliki elementowe, tekstowe, operacja plikowa, etapy, assign, zmienna plikowa, skojarzenie, tryby otwarcia, reset, rewrite, append, read, write, buforowanie

Bardziej szczegółowo

Pamięć wewnętrzna ROM i RAM

Pamięć wewnętrzna ROM i RAM Pamięć wewnętrzna ROM i RAM Pamięć Pamięci półprzewodnikowe są jednym z kluczowych elementów systemów cyfrowych. Służą do przechowywania informacji w postaci cyfrowej. Liczba informacji, które mogą przechowywać

Bardziej szczegółowo

Bazy danych. Plan wykładu. Model logiczny i fizyczny. Operacje na pliku. Dyski. Mechanizmy składowania

Bazy danych. Plan wykładu. Model logiczny i fizyczny. Operacje na pliku. Dyski. Mechanizmy składowania Plan wykładu Bazy danych Wykład 10: Fizyczna organizacja danych w bazie danych Model logiczny i model fizyczny Mechanizmy składowania plików Moduł zarządzania miejscem na dysku i moduł zarządzania buforami

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 006 Wydajność systemu 2 SO i SK/WIN Najprostszym sposobem na poprawienie wydajności systemu, jeżeli dysponujemy zbyt małą ilością pamięci RAM

Bardziej szczegółowo

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ Wiązanie adresów adr.symbol -> adr. względne ->adresy pamięci kompilacja; kod bezwzględny (*.com) ładowanie; kod przemieszczalny wykonanie adr.względne -> adr. bezwzględne

Bardziej szczegółowo

architektura komputerów w. 7 Cache

architektura komputerów w. 7 Cache architektura komputerów w. 7 Cache Pamięci cache - zasada lokalności Program używa danych i rozkazów, które były niedawno używane - temporal locality kody rozkazów pętle programowe struktury danych zmienne

Bardziej szczegółowo

Procesory. Schemat budowy procesora

Procesory. Schemat budowy procesora Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu

Bardziej szczegółowo

Podzespoły Systemu Komputerowego:

Podzespoły Systemu Komputerowego: Podzespoły Systemu Komputerowego: 1) Płyta główna- jest jednym z najważniejszych elementów komputera. To na niej znajduje się gniazdo procesora, układy sterujące, sloty i porty. Bezpośrednio na płycie

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Organizacja pamięci w procesorach graficznych

Organizacja pamięci w procesorach graficznych Organizacja pamięci w procesorach graficznych Pamięć w GPU przechowuje dane dla procesora graficznego, służące do wyświetlaniu obrazu na ekran. Pamięć przechowuje m.in. dane wektorów, pikseli, tekstury

Bardziej szczegółowo

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego

Bardziej szczegółowo

W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa.

W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa. W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa. Rys. wg Z. Postawa, UJ 1 pamięć ROM system operacyjny procesor

Bardziej szczegółowo

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu

Bardziej szczegółowo

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ Wiązanie adresów adr.symbol -> adr. względne ->adresy pamięci kompilacja; kod bezwzględny (*.com) ładowanie; kod przemieszczalny wykonanie adr.względne -> adr. bezwzględne

Bardziej szczegółowo

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,

Bardziej szczegółowo

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535 Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 007 Tryb rzeczywisty i chroniony procesora 2 SO i SK/WIN Wszystkie 32-bitowe procesory (386 i nowsze) mogą pracować w kilku trybach. Tryby pracy

Bardziej szczegółowo

Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku

Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku Systemy plików i zarządzanie pamięcią pomocniczą Koncepcja pliku Metody dostępu Organizacja systemu plików Metody alokacji Struktura dysku Zarządzanie dyskiem Struktura pliku Prosta sekwencja słów lub

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Technologie informacyjne - wykład 2 -

Technologie informacyjne - wykład 2 - Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 2 - Prowadzący: dr inż. Łukasz

Bardziej szczegółowo

Potrzeba instalacji w napędach SSD akumulatorów ograniczała jednak możliwości miniaturyzacji takich napędów.

Potrzeba instalacji w napędach SSD akumulatorów ograniczała jednak możliwości miniaturyzacji takich napędów. Pamięci masowe Dyski twarde SSD Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej część 2, K. Wojtuszkiewicz NEXT, 5/2009 http://pl.wikipedia.org/wiki/solid_state_drive SSD (ang.

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

Pamięć wirtualna w AS/400

Pamięć wirtualna w AS/400 Pamięć wirtualna w AS/400 Jan Posiadała 19 listopada 2002 1 Spis treści 1 Wpowadzenie - co to takiego AS/400 3 2 Organizacja pamięci 4 2.1 Koncepcja wymiany................................. 4 2.2 Koncepcja

Bardziej szczegółowo

Przegląd konstrukcji i typów pamięci RAM

Przegląd konstrukcji i typów pamięci RAM Przegląd konstrukcji i typów pamięci RAM Pamięć z kontrolą parzystości i bez kontroli parzystości Praktycznie wszystkie komputery oparte na procesorach 386 i starszych, a także większość komputerów 486

Bardziej szczegółowo

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro 1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik

Bardziej szczegółowo

8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE.

8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE. 8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE. Magistrala (ang. bus) jest ścieżką łączącą ze sobą różne komponenty w celu wymiany informacji/danych pomiędzy nimi. Inaczej mówiąc jest to zespół

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.

Bardziej szczegółowo

SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX)

SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) W informatyce występują ściśle obok siebie dwa pojęcia: sprzęt (ang. hardware) i oprogramowanie

Bardziej szczegółowo

1. Pamięć wirtualna. 2. Optymalizacja pliku pamięci wirtualnej

1. Pamięć wirtualna. 2. Optymalizacja pliku pamięci wirtualnej 1. Pamięć wirtualna Jeśli na komputerze brakuje pamięci RAM wymaganej do uruchomienia programu lub wykonania operacji, system Windows korzysta z pamięci wirtualnej, aby zrekompensować ten brak. Aby sprawdzić,

Bardziej szczegółowo

Programowanie sterowników PLC wprowadzenie

Programowanie sterowników PLC wprowadzenie Programowanie sterowników PLC wprowadzenie Zakład Teorii Maszyn i Automatyki Katedra Podstaw Techniki Felin p.110 http://ztmia.ar.lublin.pl/sips waldemar.samociuk@up.lublin,pl Sterowniki programowalne

Bardziej szczegółowo

przypisanie różnym strukturom programowym tych samych obszarów pamięci fizycznej

przypisanie różnym strukturom programowym tych samych obszarów pamięci fizycznej 1 Arytmetyka 1.1 Reprezentacja danych 1.1.1 Kod znak moduł Intuicyjną metodą reprezentacji liczb całkowitych jest osobne kodowanie znaku + albo - i wartości bezwzględnej liczby. Kod 0... reprezentuje liczbę

Bardziej szczegółowo

dokument DOK 02-05-12 wersja 1.0 www.arskam.com

dokument DOK 02-05-12 wersja 1.0 www.arskam.com ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 005 Plik wymiany Pamięć wirtualna 2 SO i SK/WIN Plik wymiany - rodzaj pamięci wirtualnej komputerów. Plik ten służy do tymczasowego przechowywania

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 10 Pamięć zewnętrzna Dysk magnetyczny Podstawowe urządzenie pamięci zewnętrznej. Dane zapisywane i odczytywane przy użyciu głowicy magnetycznej (cewki). Dane zapisywane

Bardziej szczegółowo

16MB - 2GB 2MB - 128MB

16MB - 2GB 2MB - 128MB FAT Wprowadzenie Historia FAT jest jednym z najstarszych spośród obecnie jeszcze używanych systemów plików. Pierwsza wersja (FAT12) powstała w 1980 roku. Wraz z wzrostem rozmiaru dysków i nowymi wymaganiami

Bardziej szczegółowo

Baza danych. Baza danych to:

Baza danych. Baza danych to: Baza danych Baza danych to: zbiór danych o określonej strukturze, zapisany na zewnętrznym nośniku (najczęściej dysku twardym komputera), mogący zaspokoić potrzeby wielu użytkowników korzystających z niego

Bardziej szczegółowo

Sektor. Systemy Operacyjne

Sektor. Systemy Operacyjne Sektor Sektor najmniejsza jednostka zapisu danych na dyskach twardych, dyskietkach i itp. Sektor jest zapisywany i czytany zawsze w całości. Ze względów historycznych wielkość sektora wynosi 512 bajtów.

Bardziej szczegółowo

Sposoby zwiększania efektywności systemu Windows

Sposoby zwiększania efektywności systemu Windows Grzegorz Trześniewski kl 1Tia 26.05.08r. Sposoby zwiększania efektywności systemu Windows Prof. Artur Rudnicki Uruchamiianiie ii zamykaniie Należy monitorować oprogramowanie ładowane podczas uruchamiania

Bardziej szczegółowo

Tworzenie pliku Zapisywanie pliku Czytanie pliku Zmiana pozycji w pliku Usuwanie pliku Skracanie pliku

Tworzenie pliku Zapisywanie pliku Czytanie pliku Zmiana pozycji w pliku Usuwanie pliku Skracanie pliku System plików Definicje: Plik jest logiczną jednostką magazynowania informacji w pamięci nieulotnej Plik jest nazwanym zbiorem powiązanych ze sobą informacji, zapisanym w pamięci pomocniczej Plik jest

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Kurs Podstawowy S7. Spis treści. Dzień 1

Kurs Podstawowy S7. Spis treści. Dzień 1 Spis treści Dzień 1 I System SIMATIC S7 - wprowadzenie (wersja 1401) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6 Podstawowe

Bardziej szczegółowo