Plan wykładu. Architektura systemów komputerowych. Strategie zapisu. Cezary Bolek

Wielkość: px
Rozpocząć pokaz od strony:

Download "Plan wykładu. Architektura systemów komputerowych. Strategie zapisu. Cezary Bolek"

Transkrypt

1 Architektura systemów komputerowych Pamięć, c.d. Cezary Bolek Katedra Informatyki Plan wykładu Strategie zapisu Bufor zapisu Strategie wymiany bloków w pamięci Współczynniki trafień i chybień Wstrzymania przez pamięć Poprawa wydajności pamięci podręcznej Wielopoziomowa pamięć Strategie współpracy poziomów Architektura systemów komputerowych Cezary Bolek 2 Strategie zapisu Zapis przezroczysty (write-through) Zapis do pamięci i pamięci niŝszego poziomu Bit kontrolny : niezbędny tylko bit waŝności (valid) W pamięci zawsze aktualne dane, zachowanie spójności danych Zawsze moŝna zastąpić dane przy odczycie bloku pamięci Zapis zwrotny (write-back) Zapis tylko do pamięci Bity kontrolne : bity waŝności (valid) oraz modyfikacji (modified) Modyfikowane dane w zapisywane do pamięci (write-back), gdy blok jest zastępowany innym Wielokrotny zapis bloku w pamięci wymaga tylko jednego zapisu do pamięci Większa wydajność niŝ dla zapisu przezroczystego Bardziej złoŝona implementacja niŝ dla zapisu przezroczystego Architektura systemów komputerowych Cezary Bolek 3

2 Strategie zapisu przy chybieniu Z alokacją Alokacja nowego bloku w pamięci Poprzedni blok z pamięci zapisywany do pamięci Bez alokacji Zapis danych tylko do pamięci niŝszego poziomu Pamięć nie jest modyfikowana Dla zapisu zwrotnego (write-back) stosuje się najczęściej zapis z alokacją Ale takŝe zapis bez alokacji Dla zapisu przezroczystego (write-through) praktycznie tylko bez alokacji Architektura systemów komputerowych Cezary Bolek 4 Porównanie strategii odczytu i zapisu Zapis przezroczysty zasadniczo wolniejszy od zwrotnego Przy zapisie przezroczystym dane w pamięci zawsze aktualne Typ zapisu Trafienie odczytu Chybienie odczytu Trafienie zapisu Chybienie zapisu Przeźroczysty C M P C P M P M Zwrotny bez alokacji C M C M P C P M Zwrotny z alokacją C M C M P C C M C M P C Architektura systemów komputerowych Cezary Bolek 5 Bufor zapisu Buforowanie operacji zapisu z CPU do pamięci Pozwala na zapis bez wstrzymywania procesora aŝ do momentu zapełnienia bufora Write-through: wszystkie zapisy bezpośrednio do pamięci Bufor zapisu eliminuje potrzebę wstrzymywania procesora przy kolejnych zapisach do pamięci Write-back: modyfikowane bloki zapisywane tylko przy zamianie Bufor zapisu uŝywany tylko dla zamienianych blokach W buforze zapisywany adres i modyfikowane dane Z punktu widzenia CPU, zapis jest zakończony CPU kontynuuje działanie, podczas gdy bufor przygotowuje dane do zapisu do pamięci Gdy bufor jest pełny, CPU jest wstrzymywane aŝ do momentu pojawienia się miejsca w buforze Architektura systemów komputerowych Cezary Bolek 6

3 Chybienie - czynności Cache wysyła sygnał chybienia w celu wstrzymania procesora Decyzja, który blok zaalokować/zamienić Tylko jedna moŝliwość w przypadku o mapowaniu bezpośrednim Wiele moŝliwości dla mapowania skojarzeniowego (sekcyjnego i pełnego) Transfer bloku z pamięci niŝszego poziomu do pamięci Ustawienie bitu waŝności (valid) oraz polu znacznika (tag) ze starszych bitów adresu Dla strategii write-back, gdy blok oznaczony jest jako zmodyfikowany, zapisywany jest do pamięci niŝszego poziomu Zmodyfikowany blok wysyłany jest do bufora zapisu Gdy blok nie jest oznaczony jak zmodyfikowany (dla write-back i zawsze dla write-through) usuwany jest z pamięci Restart instrukcji, która spowodowała chybienie Kara za chybienie: liczba cykli, które naleŝy wykonać przy chybieniu Architektura systemów komputerowych Cezary Bolek 7 Strategie wymiany bloków w pamięci Dla mapowania bezpośredniego brak alternatyw Dla mapowania sekcyjno-skojarzeniowego m-droŝnego, m moŝliwych bloków do wyboru Wymiana losowa Bloki wybierane (pseudo)losowo Jeden licznik dla wszystkich sekcji (liczący od 0 do m-1) zwiększany przy kaŝdym cyklu Przy chybieniu wymieniany blok wskazywany przez licznik Wymiana na zasadzie kolejki FIFO (First In First Out) Wymiana najstarszego bloku (z punktu widzenia wymiany) Jeden licznik na sekcję (liczący od 0 do m-1) zwiększany przy kaŝdym chybieniu w sekcji Licznik wskazuje najstarszy blok Architektura systemów komputerowych Cezary Bolek 8 Strategie wymiany bloków Najdawniej uŝywany Least Recently Used (LRU) Wymiana bloku, który nie był uŝywany najdłuŝej Uporządkowanie bloków w sekcji w kolejności najdawniejnajwcześniej uŝyty Uaktualnienie uporządkowania po kaŝdym trafieniu Dla m bloków w sekcji w sekcji istnieje m! moŝliwych permutacji Czysty LRU jest bardzo (nadmiernie) kosztowny dla m>4 m=2, tylko 2 permutacje (wystarczy jeden bit do zapamiętania kolej.) m=4, 24 permutacje W praktyce stosuje się metody przybliŝone Dla duŝych m>4 Wymiana losowa jest niemalŝe tak samo efektywna Architektura systemów komputerowych Cezary Bolek 9

4 Porównanie strategii losowej, FIFO i LRU Liczba chybień na 1000 instrukcji 10 testów SPEC2000, procesor Alpha Rozmiar bloku 64 bajty 2-droŜne 4-droŜne 8-droŜne Rozmiar LRU Rand FIFO LRU Rand FIFO LRU Rand FIFO 16 KB KB KB Dla małego strategie LRU i FFIO wyraźnie lepsze od losowej Dla duŝego, róŝnice nieznaczne LRU jest kosztowne dla mapowań wielodroŝnych Losowa strategia najłatwiejsza do zaimplementowania Architektura systemów komputerowych Cezary Bolek 10 Współczynniki trafień i chybień Współczynnik trafień (Hit Rate) = Trafienia / (Trafienia + Chybienia) Współczynnik chybień (Miss Rate) = Chybienia / (Trafienia + Chybienia) Współczynnik chybień I-Cache = współczynnik chybień dla pamięci instrukcji Współczynnik chybień D-Cache = współczynnik chybień dla pamięci danych Przykład: Na 1000 pobranych instrukcji, 150 było chybionych w I-Cache 25% wszystkich instrukcji odwołuje się do pamięci 50 chybionych w D-Cache Jakie są współczynniki chybień I- oraz D-? Współczynnik chybień I-Cache = 150 / 1000 = 15% Współczynnik chybień D-Cache = 50 / (25% 1000) = 50 / 250 = 20% Architektura systemów komputerowych Cezary Bolek 11 Cykle wstrzymania przez pamięć Procesor musi być wstrzymany przy chybieniu Podczas odczytu instrukcji z pamięci instrukcji (I-) Podczas ładowania/zapisu danych do pamięci danych (D-) Cykle wstrzymania przez pamięć = Chybienia Kara za chybienie Kara za chybienie: liczba cykli, które naleŝy wykonać przy chybieniu Chybienia = Chybienia I-Cache + Chybienia D-Cache Chybienia I-Cache = Liczba instrukcji Współczynnik chybień I-Cache Chybienia D-Cache = Liczba instr. LS Współczynnik chybień D-Cache Liczba instr. LS (Load & Store) = Liczba instrukcji Częstość LS Chybienia najczęściej wyraŝa się w odniesieniu do tysiąca instrukcji Architektura systemów komputerowych Cezary Bolek 12

5 Cykle wstrzymania przez pamięć na instrukcję Cykle wstrzymania przez pamięć na instrukcję = Liczba chybień na instrukcję Kara za chybienie ZałoŜenie: Kara za chybienie taka sama dla I- i D- ZałoŜenie: Kara za chybienie taka sama dla odczytu i zapisu Liczba chybień na instrukcję = Współczynnik chybień I-Cache + Częstość LS Współczynnik chybień D-Cache Dlatego: Cykle wstrzymania przez pamięć na instrukcję = Współczynnik chybień I-Cache Kara za chybienie + Częstość LS Współczynnik chybień D-Cache Kara za chybienie Architektura systemów komputerowych Cezary Bolek 13 Cykle wstrzymania przez pamięć - przykład ZałoŜenia Liczba wykonanych instrukcji = % instrukcji stanowią odwołania do pamięci (load, store) Współczynnik chybień D- wynosi 5%, współczynnik chybień I- wynosi 1% Kara za chybienie cykli dla D-Cache i I-Cache Wyznaczyć liczbę chybień na instrukcję oraz liczbę cykli wstrzymania powodowanych przez pamięć Liczba chybień na instrukcję dla I-Cache and D-Cache 1% + 30% 5% = 0,025 chybień na instrukcję Czyli 25 chybień na kaŝde 1000 instrukcji Cykle wstrzymania powodowane przez pamięć 0, (kara za chybienie) = 2,5 cykli wstrzymania na instrukcję Łączna liczba cykli wstrzymania = = 2,500,000 Architektura systemów komputerowych Cezary Bolek 14 Czas wstrzymania CPU przez pamięć Czas CPU = Liczba instrukcji CPI WstrzPam Cykl zegara CPI WstrzPam = CPI IdealnyCache + Cykle wstrzymania przez pamięć na instrukcję CPI IdealnyCache CPI WstrzPam = CPI dla idealnego (brak chybień) = CPI przy wstrzymywaniu przez pamięć Wstrzymywanie przez pamięć powoduje wzrost CPI Architektura systemów komputerowych Cezary Bolek 15

6 CPI w przypadku wstrzymywania przez pamięć ZałoŜenia: CPI = 1,5 (bez wstrzymań przez pamięć) Współczynnik chybień: 2% dla instrukcji i 5% dla danych 20% instrukcji to instrukcje zapisu/odczytu Kara za chybienie: 100 cykli zegara dla I- i D- Jaki wpływ na CPI ma pamięć główna? Rozwiązanie: Instrukcje dane Liczba wstrz. przez pam. = 0, ,2 0, = 3 CPI WstrzPam = 1,5 + 3 = 4,5 cykli na instrukcję CPI WstrzPam / CPI IdealnyCache = 4,5 / 1,5 = 3 Procesor jest 3 razy wolniejszy z powodu pamięci. CPI BezCache = 1,5 + (1 + 0,2) 100 = 121,5 (duŝo gorzej!) Architektura systemów komputerowych Cezary Bolek 16 Średni czas odwołania do danych w pamięci Average Memory Access Time (AMAT) AMAT = Czas wyszukiwania w + Współczynnik chybień Kara za chybienie Średni czas dostępu do w przypadku trafień i chybień Przykład: Jaki jest średni czas dla przy załoŝeniu: Czas dostępu przy trafieniu - 1 cykl = 2 ns Kara za chybienie: 60 cykli zegarowych Współczynnik chybień: 0,05 Rozwiązanie: AMAT = 1 + 0,05 60 = 6 cykle = 8 ns Bez pamięci, AMAT równy jest karze za chybienie = 60 cykli = 120 ns Architektura systemów komputerowych Cezary Bolek 17 Poprawa wydajności pamięci podręcznej Średni czas odwołania do danych w pamięci (Average Memory Access Time) AMAT = Czas wyszukiwania w + Współczynnik chybień Kara za chybienie UŜywany jako podstawa dla optymalizacji Redukcja Czasu wyszukiwania w Mały i prosty Redukcja Współczynnika chybień Większy, zwiększenie droŝności w mapowaniu skojarzeniowym, większy rozmiar bloku Redukcja Kary za chybienie Wielopoziomowy Architektura systemów komputerowych Cezary Bolek 18

7 Mały i prosty Czas wyszukiwania w pamięci jest niezwykle istotny: wpływa na długość cyklu zegara Szybki zegar moŝe być zastosowany gdy pamięć poziomu 1 ma prostą konstrukcję i jest mała Mały pozwala na szybkie indeksowanie i wyszukiwanie danych Indeksowanie danych w jest czasochłonne Wyszukiwanie znaczników (tagów) zwiększa czas wyszukiwania w Mapowanie bezpośrednie pozwala na uniknięcie wyszukiwania znaczników Mapowanie skojarzeniowe wymaga dodatkowo zastosowanie czyli wzrost czasu wyszukiwania Architektura systemów komputerowych Cezary Bolek 19 Przyczyny chybień pamięci Chybienia nieuniknione: po uruchomieniu programu w nie ma Ŝadnego bloku Zwane takŝe: chybienia zimnego startu Występuje zawsze, nawet przy nieskończonej pamięci Chybienia z braku miejsca: pamięć ma skończoną pojemność Bloki muszą być nieustannie wymieniane Chybienia, które występowałyby w przypadku idealnego pełnego mapowania skojarzeniowego Konflikt miejsca: powodowane przez nieidealną realizację kojarzeń bloków Ograniczona liczba bloków przypadających na sekcję Nieoptymalny algorytm strategii wymiany bloków Architektura systemów komputerowych Cezary Bolek 20 Wpływ wielkości i konstrukcji na chybienia Współczynnik chybień 14% 12% 10% 8% 6% 4% 2% Chybienia nieuniknione (powodowane inicjowaniem) są niezaleŝne od rozmiaru (bardzo niewielki udział dla długo działających programów) 1-droŜna 2- droŝna 4-droŜna Liczba chybień z braku miejsca maleje wraz ze wzrostem rozmiaru 8-droŜna Liczba chybień związanych z kojarzeniem maleje ze wzrostem droŝności (liczby bloków na sekcję) Chybienia z braku miejsca Chybienia nieuniknione KB Strategia wymiany bloków - LRU Architektura systemów komputerowych Cezary Bolek 21

8 Wpływ rozmiaru bloku na liczbę chybienia Najprostszym sposobem zmniejszenia współczynnika chybień jest zwiększenie rozmiaru bloku Jednak, powoduje to wzrost liczby chybień związanych z kojarzeniem bloków dla małych 25% Wzrost związana z kojarzeniem Współczynnik chybień 20% 15% 10% 5% 0% K 4K 16K 64K 256K Rozmiar bloku (bajty) 64-bajtowe bloki powszechnie stosuje się w poziomu bajtowe bloki w poziomu 2 Architektura systemów komputerowych Cezary Bolek 22 Wielopoziomowa struktura pamięci Pamięć najwyŝszego poziomu powinna być niezbyt duŝa Aby zapewnić szybkość (procesora) zegara Dodanie kolejnego poziomu Zmniejsza czas dostępu do pamięci Zmniejsza obciąŝenie magistrali pamięci Lokalny współczynnik chybień Liczba chybień pamięci / Liczba odwołań do danej pamięci Współczynnik chybień L1 dla L1, Współczynnik chybień L2 dla L2 Globalny współczynnik chybień I-Cache Liczba chybień pamięci / Liczba odwołań do pamięci wygenerowanych przez CPU Połączony Cache L2 Main Memory Współczynnik chybień L1 dla L1, Współczynnik chybień L1 Współczynnik chybień L2 dla L2 D-Cache Architektura systemów komputerowych Cezary Bolek 23 Pamięć wielopoziomowa - strategie KaŜdy obiekt z warstwy wyŝszej jest takŝe obecny w warstwie niŝszej - Inclusive Pojemność pamięci określa rozmiar pamięci największej CPU L1 L2 Memory Obiekt jest albo w warstwie wyŝszej albo w niŝszej - Exclusive Pojemność pamięci określa suma poszczególnych pamięci CPU L1 L2 Memory Architektura systemów komputerowych Cezary Bolek 24

9 Pamięć wielopoziomowa - strategie Inclusive Dane w L1 jest zawsze powielana w L2 L2 Chybienie w L1 i trafienie w L2 powoduje skopiowanie bloku danych z L2 do L1 Chybienie w L1 i L2 powoduje umieszczenie bloku danych w L1 i L2 Zapis do pamięci powoduje zapis bloku do L1 i L2 Najczęściej, pomiędzy L1 i L2 stosowana jest strategia zapisu przezroczystego (write-through) Najczęściej, pomiędzy L2 i główną pamięcią stosowana jest strategia zapisu zwrotnego (write-back) Aby zredukować obciąŝenie (ruch) szyny danych Zamiana bloku w L2 musi zostać przepropagowana do L2 Architektura systemów komputerowych Cezary Bolek 25 Pamięć wielopoziomowa - strategie Exclusive Dane z L1 nigdy nie są umieszczane w L2 aby nie marnować miejsca Chybienie w L1 i trafienie w L2 powoduje wymianę bloków Chybienie w L1 i L2 powoduje umieszczenie bloku tylko w L1 Blok wymieniany w L1 umieszczany jest w L2 Przykład: AMD Athlon Rozmiary bloków w L1 i L2 Zastosowanie większego rozmiaru bloku w L2 pozwala zwiększyć wydajność Jednak architektura z blokami o róŝnych rozmiarach jest trudniejsza do zaimplementowania Przykład: Pentium 4, 64-bajtowe bloki 2 L1 i 128-bajtowe w L2 Architektura systemów komputerowych Cezary Bolek 26 Koniec Architektura systemów komputerowych Cezary Bolek 2 7

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

System pamięci. Pamięć podręczna

System pamięci. Pamięć podręczna System pamięci Pamięć podręczna Technologia Static RAM (SRAM) Ułamki nanosekund, $500-$1000 za GB (2012r) Dynamic RAM (DRAM) 50ns 70ns, $10 $20 za GB Pamięci Flash 5000-50000 ns, $0.75 - $1 Dyski magnetyczne

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

System pamięci. Pamięć podręczna

System pamięci. Pamięć podręczna System pamięci Pamięć podręczna Technologia Static RAM (SRAM) Ułamki nanosekund, $500-$1000 za GB (2012r) Dynamic RAM (DRAM) 50ns 70ns, $10 $20 za GB Pamięci Flash 5000-50000 ns, $0.75 - $1 Dyski magnetyczne

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 9: Pamięć podręczna procesora jako warstwa hierarchii pamięci Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Zasada

Bardziej szczegółowo

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB

Wykład 8. Pamięć wirtualna. Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wykład 8 Pamięć wirtualna Wojciech Kwedlo, Wykład z Systemów Operacyjnych -1- Wydział Informatyki PB Wprowadzenie Podstawowa idea: System operacyjny pozwala na wykorzystanie pamięci o pojemności większej,

Bardziej szczegółowo

Systemy operacyjne III

Systemy operacyjne III Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego

Bardziej szczegółowo

Podstawy. Pamięć wirtualna. (demand paging)

Podstawy. Pamięć wirtualna. (demand paging) Pamięć wirtualna Podstawy Podstawy Stronicowanie na żądanie Wymiana strony Przydział ramek Szamotanie (thrashing) Pamięć wirtualna (virtual memory) oddzielenie pamięci logicznej użytkownika od fizycznej.

Bardziej szczegółowo

Organizacja pamięci współczesnych systemów komputerowych : pojedynczy procesor wielopoziomowa pamięć podręczna pamięć wirtualna

Organizacja pamięci współczesnych systemów komputerowych : pojedynczy procesor wielopoziomowa pamięć podręczna pamięć wirtualna Pamięć Wydajność obliczeń Dla wielu programów wydajność obliczeń może być określana poprzez pobranie danych z pamięci oraz wykonanie operacji przez procesor Często istnieją algorytmy, których wydajność

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 7 (24.01.2011) dr inż. Jarosław Forenc Rok akademicki

Bardziej szczegółowo

dr inŝ. Jarosław Forenc

dr inŝ. Jarosław Forenc Rok akademicki 2009/2010, Wykład nr 8 2/19 Plan wykładu nr 8 Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2009/2010

Bardziej szczegółowo

Stronicowanie w systemie pamięci wirtualnej

Stronicowanie w systemie pamięci wirtualnej Pamięć wirtualna Stronicowanie w systemie pamięci wirtualnej Stronicowanie z wymianą stron pomiędzy pamięcią pierwszego i drugiego rzędu. Zalety w porównaniu z prostym stronicowaniem: rozszerzenie przestrzeni

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

Pamięć wirtualna. A gdyby tak w pamięci przebywała tylko ta część programu, która jest aktualnie wykonywana?

Pamięć wirtualna. A gdyby tak w pamięci przebywała tylko ta część programu, która jest aktualnie wykonywana? Pamięć wirtualna Pytanie: Czy proces rezerwuje pamięć i gospodaruje nią w sposób oszczędny? Procesy często zawierają ogromne fragmenty kodu obsługujące sytuacje wyjątkowe Zadeklarowane tablice lub rozmiary

Bardziej szczegółowo

Rys. 1. Podłączenie cache do procesora.

Rys. 1. Podłączenie cache do procesora. Cel stosowania pamięci cache w procesorach Aby określić cel stosowania pamięci podręcznej cache, należy w skrócie omówić zasadę działania mikroprocesora. Jest on układem cyfrowym taktowanym przez sygnał

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2009/2010 Wykład nr 8 (29.01.2009) dr inż. Jarosław Forenc Rok akademicki

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Programowanie mikroprocesorów jednoukładowych

Programowanie mikroprocesorów jednoukładowych Programowanie mikroprocesorów jednoukładowych Pamięć cache Mariusz Naumowicz Programowanie mikroprocesorów jednoukładowych 11 września 2017 1 / 22 Plan I Cache Mariusz Naumowicz Programowanie mikroprocesorów

Bardziej szczegółowo

architektura komputerów w. 7 Cache

architektura komputerów w. 7 Cache architektura komputerów w. 7 Cache Pamięci cache - zasada lokalności Program używa danych i rozkazów, które były niedawno używane - temporal locality kody rozkazów pętle programowe struktury danych zmienne

Bardziej szczegółowo

Nakładki. Kod przebiegu 2: 80 kb Tablica symboli: 20 kb wspólne podprogramy: 30 kb Razem: 200 kb

Nakładki. Kod przebiegu 2: 80 kb Tablica symboli: 20 kb wspólne podprogramy: 30 kb Razem: 200 kb Pamięć wirtualna Nakładki Nakładki są potrzebne jeśli proces jest większy niż ilość dostępnej pamięci. Przykład - dwuprzebiegowy asembler mamy do dyspozycji 150 kb pamięci, a poszczególne elementy zadania

Bardziej szczegółowo

Magistrala systemowa (System Bus)

Magistrala systemowa (System Bus) Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki

Bardziej szczegółowo

Budowa komputera Komputer computer computare

Budowa komputera Komputer computer computare 11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału

Bardziej szczegółowo

Schematy zarzadzania pamięcia

Schematy zarzadzania pamięcia Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

Zrównoleglenie i przetwarzanie potokowe

Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie wysoka wydajność pozostaje osiągnięta w efekcie jednoczesnego wykonania różnych części zagadnienia. Przetwarzanie potokowe proces jest rozdzielony

Bardziej szczegółowo

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ

ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ ZARZĄDZANIE PAMIĘCIĄ OPERACYJNĄ Wiązanie adresów adr.symbol -> adr. względne ->adresy pamięci kompilacja; kod bezwzględny (*.com) ładowanie; kod przemieszczalny wykonanie adr.względne -> adr. bezwzględne

Bardziej szczegółowo

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

SOE Systemy Operacyjne Wykład 8 Pamięć wirtualna dr inż. Andrzej Wielgus

SOE Systemy Operacyjne Wykład 8 Pamięć wirtualna dr inż. Andrzej Wielgus SOE Systemy Operacyjne Wykład 8 Pamięć wirtualna dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW Pamięć wirtualna Stronicowanie na żądanie większość współczesnych systemów

Bardziej szczegółowo

Projektowanie. Projektowanie mikroprocesorów

Projektowanie. Projektowanie mikroprocesorów WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna

Bardziej szczegółowo

Budowa Mikrokomputera

Budowa Mikrokomputera Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,

Bardziej szczegółowo

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI...

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI... METODY ELIMINACJI STUDENTÓW INFORMATYKI Czyli co student INF-EKA powinien wiedzieć o MESI... copyright Mahryanuss 2004 Data Cache Consistency Protocol Czyli po naszemu protokół zachowujący spójność danych

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura

Bardziej szczegółowo

Organizacja pamięci w procesorach graficznych

Organizacja pamięci w procesorach graficznych Organizacja pamięci w procesorach graficznych Pamięć w GPU przechowuje dane dla procesora graficznego, służące do wyświetlaniu obrazu na ekran. Pamięć przechowuje m.in. dane wektorów, pikseli, tekstury

Bardziej szczegółowo

Wprowadzenie do architektury komputerów. Pamięci w systemach komputerowych Pamięć podręczna

Wprowadzenie do architektury komputerów. Pamięci w systemach komputerowych Pamięć podręczna Wprowadzenie do architektury komputerów Pamięci w systemach komputerowych Pamięć podręczna Typy pamięci półprzewodnikowych RAM 4 Pamięć półprzewodnikowa RAM Pamięć o dostępie swobodnym Odczyt/Zapis Utrata

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

Architektura potokowa RISC

Architektura potokowa RISC Architektura potokowa RISC Podział zadania na odrębne części i niezależny sprzęt szeregowe Brak nawrotów" podczas pracy potokowe Przetwarzanie szeregowe i potokowe Podział instrukcji na fazy wykonania

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

Architektura mikroprocesorów TEO 2009/2010

Architektura mikroprocesorów TEO 2009/2010 Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład

Bardziej szczegółowo

Hierarchia pamięci w systemie komputerowym

Hierarchia pamięci w systemie komputerowym Hierarchia pamięci w systemie komputerowym Aby procesor mógł do końca wykorzystać swą wysoką częstotliwość taktowania musi mieć możliwość odpowiednio szybkiego pobierania danych do przetworzenia. Pamięć

Bardziej szczegółowo

Pamięć wirtualna. Jan Tuziemski Źródło części materiałów: os-book.com

Pamięć wirtualna. Jan Tuziemski Źródło części materiałów: os-book.com Pamięć wirtualna Jan Tuziemski Źródło części materiałów: os-book.com Pamięć wirtualna Na poprzednich wykładach omówiono sposoby zarządzania pamięcią Są one potrzebne ponieważ wykonywane rozkazy procesów

Bardziej szczegółowo

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek Architektura systemów komputerowych Poziom układów logicznych. Układy sekwencyjne Cezary Bolek Katedra Informatyki Plan wykładu Układy sekwencyjne Synchroniczność, asynchroniczność Zatrzaski Przerzutniki

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 5 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) c.d. 2 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu

Bardziej szczegółowo

Generowanie ciągów bitów losowych z wykorzystaniem sygnałów pochodzących z komputera

Generowanie ciągów bitów losowych z wykorzystaniem sygnałów pochodzących z komputera Generowanie ciągów bitów losowych z wykorzystaniem sygnałów pochodzących z komputera Praca dyplomowa magisterska Opiekun: prof. nzw. Zbigniew Kotulski Andrzej Piasecki apiaseck@mion.elka.pw.edu.pl Plan

Bardziej szczegółowo

Zarządzanie zasobami pamięci

Zarządzanie zasobami pamięci Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli

Bardziej szczegółowo

Pytania do treści wykładów:

Pytania do treści wykładów: Pytania do treści wykładów: Wprowadzenie: 1. Jakie zadania zarządzania realizowane są dla następujących zasobów: a) procesor, b) pamięć, c) plik? 2. W jaki sposób przekazywane jest sterowanie do jądra

Bardziej szczegółowo

Jednostki informacji. Bajt moŝna podzielić na dwie połówki 4-bitowe nazywane tetradami (ang. nibbles).

Jednostki informacji. Bajt moŝna podzielić na dwie połówki 4-bitowe nazywane tetradami (ang. nibbles). Wykład 1 1-1 Informatyka nauka zajmująca się zbieraniem, przechowywaniem i przetwarzaniem informacji. Informacja obiekt abstrakcyjny, który w postaci zakodowanej moŝe być przechowywany, przesyłany, przetwarzany

Bardziej szczegółowo

Procesory wielordzeniowe (multiprocessor on a chip) Krzysztof Banaś, Obliczenia wysokiej wydajności.

Procesory wielordzeniowe (multiprocessor on a chip) Krzysztof Banaś, Obliczenia wysokiej wydajności. Procesory wielordzeniowe (multiprocessor on a chip) 1 Procesory wielordzeniowe 2 Procesory wielordzeniowe 3 Konsekwencje prawa Moore'a 4 Procesory wielordzeniowe 5 Intel Nehalem 6 Architektura Intel Nehalem

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 3: Architektura procesorów x86 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Pojęcia ogólne Budowa mikrokomputera Cykl

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Pamięci półprzewodnikowe

Pamięci półprzewodnikowe Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2014/2015 15.1.2015 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie

Bardziej szczegółowo

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Wrocław 2007 SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Paweł Skrobanek C-3, pok. 323 e-mail: pawel.skrobanek@pwr.wroc.pl www.equus.wroc.pl/studia.html 1 PLAN: 2. Pamięć rzeczywista 3. Pamięć wirtualna

Bardziej szczegółowo

16. Taksonomia Flynn'a.

16. Taksonomia Flynn'a. 16. Taksonomia Flynn'a. Taksonomia systemów komputerowych według Flynna jest klasyfikacją architektur komputerowych, zaproponowaną w latach sześćdziesiątych XX wieku przez Michaela Flynna, opierająca się

Bardziej szczegółowo

Mapowanie bezpośrednie

Mapowanie bezpośrednie Mapowanie bezpośrednie Mapowanie bezpośrednie (ang. direct mapping) Każdy blok w pamięci głównej jest odwzorowywany na tylko jeden możliwy wiersz (ang. line) pamięci tzn. jeśli blok jest w cache u to tylko

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Pamięć. Jan Tuziemski Źródło części materiałów: os-book.com

Pamięć. Jan Tuziemski Źródło części materiałów: os-book.com Pamięć Jan Tuziemski Źródło części materiałów: os-book.com Cele wykładu Przedstawienie sposobów organizacji pamięci komputera Przedstawienie technik zarządzania pamięcią Podstawy Przed uruchomieniem program

Bardziej szczegółowo

System obliczeniowy laboratorium oraz. mnożenia macierzy

System obliczeniowy laboratorium oraz. mnożenia macierzy System obliczeniowy laboratorium.7. oraz przykładowe wyniki efektywności mnożenia macierzy opracował: Rafał Walkowiak Materiały dla studentów informatyki studia niestacjonarne październik 1 SYSTEMY DLA

Bardziej szczegółowo

Systemy liczenia. 333= 3*100+3*10+3*1

Systemy liczenia. 333= 3*100+3*10+3*1 Systemy liczenia. System dziesiętny jest systemem pozycyjnym, co oznacza, Ŝe wartość liczby zaleŝy od pozycji na której się ona znajduje np. w liczbie 333 kaŝda cyfra oznacza inną wartość bowiem: 333=

Bardziej szczegółowo

Dr inż. hab. Siergiej Fialko, IF-PK,

Dr inż. hab. Siergiej Fialko, IF-PK, Dr inż. hab. Siergiej Fialko, IF-PK, http://torus.uck.pk.edu.pl/~fialko sfialko@riad.pk.edu.pl 1 Osobliwości przedmiotu W podanym kursie główna uwaga będzie przydzielona osobliwościom symulacji komputerowych

Bardziej szczegółowo

Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych

Systemy operacyjne. Struktura i zasady budowy. Rozdział 1 Wprowadzenie do systemów komputerowych Systemy operacyjne Struktura i zasady budowy Rozdział 1 Wprowadzenie do systemów komputerowych Zadaniem systemu operacyjnego jest pośredniczenie pomiędzy aplikacjami, programami narzędziowymi i użytkownikami

Bardziej szczegółowo

UKŁADY PAMIĘCI. Tomasz Dziubich

UKŁADY PAMIĘCI. Tomasz Dziubich UKŁADY PAMIĘCI Tomasz Dziubich Tematyka wykładu Podstawy Zasady adresacji sygnałowej pamięci Budowa komórki pamięci Parametry układów pamięci Odświeżanie pamięci Klasyfikacja układów pamięci Hierarchiczność

Bardziej szczegółowo

Architektura systemów informatycznych

Architektura systemów informatycznych Architektura systemów informatycznych Architektura i organizacja pamięci Literatura: Hyde R. 2005, Zrozumieć komputer, Profesjonalne programowanie Część 1, Helion, Gliwice Podstawowe elementy systemu komputerowego

Bardziej szczegółowo

Architektura systemów komputerowych. Poziom układów logicznych. Układy mnoŝące i dzielące

Architektura systemów komputerowych. Poziom układów logicznych. Układy mnoŝące i dzielące Architektura systemów komputerowych Poziom układów logicznych. Układy mnoŝące i dzielące Cezary Bolek Katedra Informatyki Plan wykładu Układy mnoŝące liczby całkowite MnoŜenie liczb bez znaku MnoŜarka

Bardziej szczegółowo

System plików warstwa fizyczna

System plików warstwa fizyczna System plików warstwa fizyczna Dariusz Wawrzyniak Przydział miejsca na dysku Przydział ciągły (ang. contiguous allocation) cały plik zajmuje ciąg kolejnych bloków Przydział listowy (łańcuchowy, ang. linked

Bardziej szczegółowo

System plików warstwa fizyczna

System plików warstwa fizyczna System plików warstwa fizyczna Dariusz Wawrzyniak Plan wykładu Przydział miejsca na dysku Zarządzanie wolną przestrzenią Implementacja katalogu Przechowywanie podręczne Integralność systemu plików Semantyka

Bardziej szczegółowo

System plików warstwa fizyczna

System plików warstwa fizyczna System plików warstwa fizyczna Dariusz Wawrzyniak Przydział miejsca na dysku Zarządzanie wolną przestrzenią Implementacja katalogu Przechowywanie podręczne Integralność systemu plików Semantyka spójności

Bardziej szczegółowo

Bazy danych. Plan wykładu. Model logiczny i fizyczny. Operacje na pliku. Dyski. Mechanizmy składowania

Bazy danych. Plan wykładu. Model logiczny i fizyczny. Operacje na pliku. Dyski. Mechanizmy składowania Plan wykładu Bazy danych Wykład 10: Fizyczna organizacja danych w bazie danych Model logiczny i model fizyczny Mechanizmy składowania plików Moduł zarządzania miejscem na dysku i moduł zarządzania buforami

Bardziej szczegółowo

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek. Szybkość pamięci Pamięć główna. Pamięć podręczna. Pamięć główna, pamięć cache

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek. Szybkość pamięci Pamięć główna. Pamięć podręczna. Pamięć główna, pamięć cache Architektura systeów koputerowych Paięć główna, paięć cache Cezary Bolek Katedra Inforatyki Plan wykładu Szybkość paięci Paięć główna SRAM DRAM Paięć podręczna Zasady lokalności Mapowanie bloków paięci

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Procesor część II Rejestry procesora dostępne programowo AX Akumulator Zawiera jeden z operandów działania i do niego przekazywany jest wynik BX,CX,DX,EX,HX,LX

Bardziej szczegółowo

Ograniczenia efektywności systemu pamięci

Ograniczenia efektywności systemu pamięci Ograniczenia efektywności systemu pamięci Parametry pamięci : opóźnienie (ang. latency) - czas odpowiedzi pamięci na żądanie danych przez procesor przepustowość systemu pamięci (ang. bandwidth) - ilość

Bardziej szczegółowo

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu

Bardziej szczegółowo

Haszowanie (adresowanie rozpraszające, mieszające)

Haszowanie (adresowanie rozpraszające, mieszające) Haszowanie (adresowanie rozpraszające, mieszające) Tadeusz Pankowski H. Garcia-Molina, J.D. Ullman, J. Widom, Implementacja systemów baz danych, WNT, Warszawa, Haszowanie W adresowaniu haszującym wyróżniamy

Bardziej szczegółowo

Tadeusz Pankowski

Tadeusz Pankowski Problem odtwarzania bazy danych Odtwarzanie bazy danych (recovery) Tadeusz Pankowski www.put.poznan.pl/~tadeusz.pankowski System bazy danych musi być w stanie odtworzyć swój poprawny stan w sposób automatyczny,

Bardziej szczegółowo

Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci

Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT 16.12.2017 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie informacji w

Bardziej szczegółowo

Pamięć. Podstawowe własności komputerowych systemów pamięciowych:

Pamięć. Podstawowe własności komputerowych systemów pamięciowych: Pamięć Podstawowe własności komputerowych systemów pamięciowych: Położenie: procesor, wewnętrzna (główna), zewnętrzna (pomocnicza); Pojemność: rozmiar słowa, liczba słów; Jednostka transferu: słowo, blok

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Poziomy abstrakcji cyfrowego systemu komputerowego. Procesor i pamięć. organizacja pamięci

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Poziomy abstrakcji cyfrowego systemu komputerowego. Procesor i pamięć. organizacja pamięci Wstęp Wstęp ARCHITETURA SYSTEMÓW OMPUTEROWYCH organizacja pamięci c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach Rok akad. 23/24 Instytut Fizyki, Zakład Informatyki, e-mail: ignacy.pardyka@ujk.edu.pl

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Wstęp do informatyki. Pojęcie liczebności. Zapis liczb. Liczenie bez liczebników. Podstawy arytmetyki komputerowej. Cezary Bolek

Wstęp do informatyki. Pojęcie liczebności. Zapis liczb. Liczenie bez liczebników. Podstawy arytmetyki komputerowej. Cezary Bolek Pojęcie liczebności Wstęp do informatyki Podstawy arytmetyki komputerowej Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki Naturalna zdolność człowieka do postrzegania

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 8: Procesory wielopotokowe, czyli superskalarne Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Struktury i rodzaje

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.

Bardziej szczegółowo

Wstęp do informatyki. Pojęcie liczebności. Liczenie bez liczebników. Podstawy arytmetyki komputerowej. Cezary Bolek

Wstęp do informatyki. Pojęcie liczebności. Liczenie bez liczebników. Podstawy arytmetyki komputerowej. Cezary Bolek Wstęp do informatyki Podstawy arytmetyki komputerowej Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki Pojęcie liczebności Naturalna zdolność człowieka do postrzegania

Bardziej szczegółowo

Plan wykładu. Architektura systemów komputerowych. MnoŜenie realizacja sprzętowa (wersja 1) Układy mnoŝące liczby całkowite.

Plan wykładu. Architektura systemów komputerowych. MnoŜenie realizacja sprzętowa (wersja 1) Układy mnoŝące liczby całkowite. Plan wykładu rchitektura systemów komputerowych Poziom układów logicznych. Układy mnoŝące i dzielące Cezary Bolek Katedra Informatyki Układy mnoŝące liczby całkowite MnoŜenie liczb bez znaku MnoŜarka sekwencyjna

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

Budowa systemów komputerowych

Budowa systemów komputerowych Budowa systemów komputerowych Krzysztof Patan Instytut Sterowania i Systemów Informatycznych Uniwersytet Zielonogórski k.patan@issi.uz.zgora.pl Współczesny system komputerowy System komputerowy składa

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania 43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,

Bardziej szczegółowo

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1 i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:

Bardziej szczegółowo

Współpraca procesora ColdFire z pamięcią

Współpraca procesora ColdFire z pamięcią Współpraca procesora ColdFire z pamięcią 1 Współpraca procesora z pamięcią zewnętrzną (1) ROM Magistrala adresowa Pamięć programu Magistrala danych Sygnały sterujące CS, OE Mikroprocesor FLASH, SRAM, DRAM

Bardziej szczegółowo

architektura komputerów w. 8 Zarządzanie pamięcią

architektura komputerów w. 8 Zarządzanie pamięcią architektura komputerów w. 8 Zarządzanie pamięcią Zarządzanie pamięcią Jednostka centralna dysponuje zwykle duża mocą obliczeniową. Sprawne wykorzystanie możliwości jednostki przetwarzającej wymaga obecności

Bardziej szczegółowo

Cel odtwarzania. Transakcyjne odtwarzanie bazy danych. Modele awarii. Efektywność odtwarzania MTTF

Cel odtwarzania. Transakcyjne odtwarzanie bazy danych. Modele awarii. Efektywność odtwarzania MTTF 1 Cel odtwarzania 2 Transakcyjne odtwarzanie bazy danych Podstawowym celem mechanizmów transakcyjnego odtwarzania bazy danych po awarii jest odtworzenie spójnego stanu bazy danych Definicja odtwarzania

Bardziej szczegółowo

Algorytmy i struktury danych

Algorytmy i struktury danych Algorytmy i struktury danych Proste algorytmy sortowania Witold Marańda maranda@dmcs.p.lodz.pl 1 Pojęcie sortowania Sortowaniem nazywa się proces ustawiania zbioru obiektów w określonym porządku Sortowanie

Bardziej szczegółowo