Programowanie Niskopoziomowe

Wielkość: px
Rozpocząć pokaz od strony:

Download "Programowanie Niskopoziomowe"

Transkrypt

1 Programowanie Niskopoziomowe Wykład 3: Architektura procesorów x86 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie

2 Plan Pojęcia ogólne Budowa mikrokomputera Cykl wykonania instrukcji Cykl odczytu pamięci Ładowanie i wykonywanie programów Wielozadaniowość

3 Członkowie rodziny x86 Procesory 32-bitowe Intel, AMD, Cyrix, VIA itp. Wszystkie procesory Intel IA-32: Intel (1985), Intel486, Pentium, Pentium MMX, Pentium Pro, Pentium II, Pentium III, Pentium M, Intel Core, Pentium 4 Procesory AMD: Am386, Am486, Am5x86, K5, K6, K6-2, K6-3, Athlon, Athlon XP Procesory Cyrix: Cyrix III - Samuel, 5x86, 6x86, Cyrix III Joshua Procesory VIA: C3, C7 Inne (m.in. NexGen, IDT, Centaur, Rise Technology)

4 Blokowy schemat mikrokomputera szyna danych, szyna we/wy rejestry CPU Pamięć Urz. we/wy nr 1 Urz. we/wy nr 2 ALU CU clk szyna sterująca szyna adresowa

5 CPU CPU (Central Processor Unit): rejestry pełniące rolę komórek pamięci clk zegar (o wysokiej częstotliwości) synchronizujący wewnętrzne operacje procesora z innymi komponentami systemu ALU (Arythmetic Logic Unit) jednostka arytmetyczno-logiczna wykonująca operacje matematyczne (dodawanie, odejmowanie itd.) i logiczne (iloczyn, alternatywa, negacja itd.) CU (Control Unit) jednostka sterująca koordynująca sekwencję kroków wykonywanych podczas przetwarzania instrukcji maszynowej

6 CPU i inne komponenty systemu Po łączenie CPU z płytą główną szyna danych szyna we/wy szyna adresowa szyna kontrolująca Pamięć przechowuje dane i instrukcje programu przetwarzanie danych następuje w procesorze instrukcje programu są przesyłane do procesora (pojedynczo lub grupami)

7 Szyny Fizycznie wiązka przewodów (ścieżek) Szyna danych do transferu danych i instrukcji między pamięcią i CPU Szyna we/wy do transferu danych między CPU a urządzeniami we/wy Szyna sterująca używa sygnałów binarnych do synchronizacji działań wszystkich urządzeń (układów) systemu Szyna adresowa zawiera adres danej (instrukcji) w pamięci komputera.

8 Zegar Wszystkie operacje, w które zaangażowany jest procesor i szyna systemowa są synchronizowane przez wewnętrzny zegar o stałej częstotliwości Podstawową jednostką czasu w systemie komputerowym jest cykl zegarowy (maszynowy) Długość cyklu zegarowego to czas potrzebny na jedną pełną zmianę stanu sygnału zegarowego (np. mierzony pomiędzy dwoma kolejnymi zboczami narastającymi) Prędkość zegara wyrażana jest w MHz (GHz) w przypadku zegara działającego z częstotliwością 1 GHz dł. cyklu zegarowego wynosi 1ns Instrukcje maszynowe mogą trwać od 1 cyklu zegarowego do ponad 50 (np. mnożenie w procesorze 8088) Instrukcje wymagające dostępu do pamięci często wymagają pustych cykli zegarowych (stanów oczekiwania) spowodowanych różnicami częstotliwości pracy CPU, szyny i układów pamięci

9 Cykl wykonania instrukcji Program przed wykonaniem jest ładowany do pamięci Licznik rozkazów wskazuje na następną instrukcję programu Kolejka instrukcji zawiera grupę kolejnych instrukcji przewidzianych do wykonania Wykonanie instrukcji maszynowej wymaga trzech podstawowych kroków: pobrania (fetch) zdekodowania (decode) wykonania (execute) Instrukcje wymagające dostępu do pamięci wymagają dwóch dodatkowych kroków: pobrania argumentu z pamięci zapisania wyniku do pamięci

10 Kroki cyklu wykonania Pobranie CU pobiera następną instrukcję z kolejki i odpowiednio zwiększa wartość licznika rozkazów (IP) Dekodowanie CU dekoduje instrukcję w celu określenia jej działania, argumenty są wysyłane do ALU razem z sygnałami sterującymi określającymi typ wykonywanej operacji Pobranie argumentów z pamięci krok wykonywany, gdy argument instrukcji znajduje się w pamięci, CU korzysta z operacji odczytu i zapisuje dane w wewnętrznych rejestrach (niedostępnych w modelu programowym) Wykonanie ALU wykonuje instrukcję przy użyciu rejestrów dostępnych w modelu programowym oraz rejestrów wewnętrznych i wysyła wynik do odpowiedniego rejestru i/lub pamięci, ALU ustawia również odpowiednio znaczniki informujące o stanie procesora Zapisanie wyniku do pamięci krok wykonywany wtedy, gdy instrukcja wymaga zapisu wyniku do pamięci, CU stosuje w tym przypadku instrukcję zapisu

11 loop Sekwencja kroków w pseudokodzie fetch next instruction advance the instruction pointer (IP) decode the instruction if memory operand needed, read value from memory execute the instruction if result is memory operand, write result to memory continue loop

12 Szyna danych Szyna adresowa Uproszczony schemat blokowy procesora Cache kodu IP Pamięć Dekoder instrukcji Kod Dane Rejestry ALU CU FPU Cache danych

13 Schemat działania CPU Adres instrukcji kodu wystawiany jest na szynę adresową Sterownik pamięci wystawia na szynę danych instrukcję spod tego adresu Instrukcja trafia do pamięci podręcznej kodu IP określa, która instrukcja będzie wykonana jako następna Dekoder instrukcji analizuje pobraną instrukcję i wysyła odpowiednie (zależące od instrukcji) sygnały do CU CU koordynuje dalsze działanie ALU i FPU Synchronizacja transferu danych pomiędzy odpowiednimi układami odbywa się przy użyciu sygnału zegarowego przesyłanego szyną sterującą (niewidoczną na schemacie)

14 Cykl odczytu pamięci

15 Cykl odczytu pamięci opis Cykl 1: adres komórki pamięci, która ma być odczytana wystawiany jest na szynę adresową (ADDR) Cykl 2: linia odczytu (RD) ustawiana w stan niski (0), co sygnalizuje pamięci, że będą z niej odczytywane dane Cykl 3: cykl oczekiwania procesora w tym czasie sterownik pamięci wystawia na szynę danych (DATA) dane odczytane z wybranej komórki pamięci Cykl 4: linia odczytu przechodzi w stan wysoki (1) sygnalizując procesorowi, że na szynie danych są dane gotowe do odczytu

16 Pamięć podręczna Najtańsza pamięć operacyjna realizowana jako pamięć DRAM jest zbyt wolna w porównaniu z CPU Potrzebna jest szybsza pamięć realizowana jako SRAM w postaci pamięci podręcznej Odczyt instrukcji oraz danych z pamięci podręcznej znacząco przyspiesza czas wykonania instrukcji Jeśli pobierana instrukcja (dana) znajduje się w pamięci podręcznej, to mamy do czynienia z trafieniem pamięci podręcznej (cache hit) W przeciwnym przypadku mówimy o chybieniu pamięci podręcznej (cache miss), które wymaga pobrania instrukcji (danej) z pamięci operacyjnej

17 Ładowanie i wykonywanie programów Użytkownik wywołuje program z linii poleceń System operacyjny (OS) szuka nazwy programu w bieżącym katalogu, jeśli jej nie znajdzie to szuka w zdefiniowanych katalogach (ścieżki), jeśli i tam nie znajdzie tej nazwy, to sygnalizowany jest błąd Jeśli program zostanie odnaleziony, to OS pobiera podstawowe informacje o pliku programu (m.in. rozmiar pliku i jego fizyczne położenie na dysku) OS określa następny dostępny obszar pamięci i tam ładuje program, przydziela programowi blok pamięci, a informacje o rozmiarze i położeniu plików umieszcza w tablicy deskryptorów, dodatkowo OS może zmienić wartości wskaźników w programie, tak by zawierały adresy danych programu OS rozpoczyna wykonywanie pierwszej instrukcji programu (od tego momentu mówimy już o procesie) i nadaje procesowi numer identyfikacyjny (PID), który posłuży do śledzenia tego procesu w czasie jego wykonywania Proces działa samodzielnie, system operacyjny musi śledzić wykonywane procesy i odpowiadać na żądania dostępu do zasobów (pamięć, pliki dyskowe, urządzenia we\wy) Po zakończeniu proces jest usuwany z pamięci

18 Wielozadaniowość Wielozadaniowy system operacyjny potrafi wykonywać wiele zadań jednocześnie Zadanie definiowane jest jako proces lub jako wątek Wątek współdzieli pamięć z innymi wątkami tego samego procesu wykonywanymi równocześnie W komputerach z jednym procesorem wielozadaniowość i wielowątkowość realizowane są na zasadzie podziału czasu procesora Proces zwany schedulerem przydziela każdemu aktywnemu procesowi wycinek czasu procesora, w którym wykonywany jest blok instrukcji danego procesu, a po upływie tego czasu sterowanie jest przekazywane do następnego procesu Aby stworzyć iluzję wielozadaniowości przełączanie pomiędzy procesami musi być stosunkowo szybkie. Jednym z popularnych algorytmów jest Round-Robin

19 Round-Robin Algorytm stosowany w systemach wielozadaniowych Każde zadanie obsługiwane jest przez określony czas po czym jest przerywane i trafia na koniec kolejki, procesor przełączany jest na pierwsze zadanie w kolejce itd. Przykład: 9 zadań, scheduler każdemu przydziela procesor na 100 ms, przełączanie między zadaniami trwa ok 8 ms, zatem jeden pełen cykl zajmuje 972 ms Procesor przed przejściem do nowego zadania musi zapamiętać stan aktualnego zadania Często w wielozadaniowych OS istnieje możliwość nadawania priorytetów zadaniom (im wyższy priorytet, tym dłuższy wycinek czasu procesora) Wywłaszczalność zadań częstą cechą w wielozadaniowych OS

20 DZIĘKUJĘ ZA UWAGĘ

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 7: Potokowe jednostki wykonawcze Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Budowa potoku Problemy synchronizacji

Bardziej szczegółowo

Technologie informacyjne - wykład 2 -

Technologie informacyjne - wykład 2 - Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 2 - Prowadzący: dr inż. Łukasz

Bardziej szczegółowo

4.2. Współczesne generacje procesorów

4.2. Współczesne generacje procesorów 4.2. Współczesne generacje procesorów 4.2.1. Materiał nauczania Procesor (ang. processor) sekwencyjne urządzenie cyfrowe potrafiące pobierać dane z pamięci, interpretować je i wykonywać jako rozkazy. Wykonuje

Bardziej szczegółowo

Zarządzanie zasobami pamięci

Zarządzanie zasobami pamięci Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 8: Procedury Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Linkowanie z bibliotekami zewnętrznymi Operacje na stosie

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie)

Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie) Zasada działania pamięci RAM Pamięć operacyjna (robocza) komputera - zwana pamięcią RAM (ang. Random Access Memory - pamięć o swobodnym dostępie) służy do przechowywania danych aktualnie przetwarzanych

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

Projektowanie oprogramowania systemów PROCESY I ZARZĄDZANIE PROCESAMI

Projektowanie oprogramowania systemów PROCESY I ZARZĄDZANIE PROCESAMI Projektowanie oprogramowania systemów PROCESY I ZARZĄDZANIE PROCESAMI plan Cechy, właściwości procesów Multitasking Scheduling Fork czym jest proces? Działającą instancją programu Program jest kolekcją

Bardziej szczegółowo

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura

Bardziej szczegółowo

Podstawowe zadanie komputera to wykonywanie programu Program składa się z rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach:

Podstawowe zadanie komputera to wykonywanie programu Program składa się z rozkazów przechowywanych w pamięci Rozkazy są przetwarzane w dwu krokach: Rok akademicki 2012/2013, Wykład nr 6 2/46 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2012/2013

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP. c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Założenia konstrkcyjne Układ pobierania instrkcji Układ przygotowania

Bardziej szczegółowo

System pamięci. Pamięć wirtualna

System pamięci. Pamięć wirtualna System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni

Bardziej szczegółowo

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna Architektura von Neumanna CPU pamięć wejście wyjście Jak zbudowany jest współczesny komputer? magistrala systemowa CPU jednostka centralna (procesor) pamięć obszar przechowywania programu i danych wejście

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Wykład jest przygotowany dla IV semestru kierunku Elektronika i Telekomunikacja. Studia I stopnia Dr inż. Małgorzata Langer Architektura komputerów Prezentacja multimedialna współfinansowana przez Unię

Bardziej szczegółowo

Systemy operacyjne. dr inż. Jerzy Sas. e-mail: jerzy.sas@pwr.wroc.pl

Systemy operacyjne. dr inż. Jerzy Sas. e-mail: jerzy.sas@pwr.wroc.pl Plan wykładu Systemy operacyjne dr inż. Jerzy Sas e-mail: jerzy.sas@pwr.wroc.pl 1. Wprowadzenie - podstawowe pojęcia, rys historyczny, architektura systemu komputerowego, architektura systemu operacyjnego,

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Architektura systemu komputerowego Klawiatura 1 2 Drukarka Mysz Monitor CPU Sterownik dysku Sterownik USB Sterownik PS/2 lub USB Sterownik portu szeregowego Sterownik wideo Pamięć operacyjna Działanie

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Architektura komputera wg Neumana

Architektura komputera wg Neumana PROCESOR Architektura komputera wg Neumana Uproszczony schemat procesora Podstawowe elementy procesora Blok rejestrów Blok ALU Dekoder kodu rozkazowego Układ sterujący Magistrala procesora Cykl pracy procesora

Bardziej szczegółowo

Procesor budowa, schemat, tryby pracy

Procesor budowa, schemat, tryby pracy 1 Procesor budowa, schemat, tryby pracy Procesor (ang. processor), także CPU (ang. Central Processing Unit) to główny element komputera, urządzenie cyfrowe sekwencyjne, którego zadaniem jest wykonywanie

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

Komunikacja między sterownikami przez protokół ADS

Komunikacja między sterownikami przez protokół ADS Komunikacja między sterownikami przez protokół ADS Poziom trudności: łatwy Wersja dokumentacji: 1.0 Aktualizacja: 20.03.2015 Beckhoff Automation Sp. z o. o. Spis treści 1. Komunikacja ADS... 3 2. Konfiguracja

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

Systemy operacyjne III

Systemy operacyjne III Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego

Bardziej szczegółowo

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność obliczeń a architektura procesorów Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność komputerów Modele wydajności-> szacowanie czasu wykonania zadania Wydajność szybkość realizacji wyznaczonych

Bardziej szczegółowo

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki. Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów

Bardziej szczegółowo

Tytuł: Instrukcja obsługi Modułu Komunikacji internetowej MKi-sm TK / 3001 / 016 / 002. Wersja wykonania : wersja oprogramowania v.1.

Tytuł: Instrukcja obsługi Modułu Komunikacji internetowej MKi-sm TK / 3001 / 016 / 002. Wersja wykonania : wersja oprogramowania v.1. Zakład Elektronicznych Urządzeń Pomiarowych POZYTON sp. z o. o. 42-200 Częstochowa ul. Staszica 8 p o z y t o n tel. : (034) 361-38-32, 366-44-95, 364-88-82, 364-87-50, 364-87-82, 364-87-62 tel./fax: (034)

Bardziej szczegółowo

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego

Bardziej szczegółowo

Z parametrów procesora zamieszczonego na zdjęciu powyżej wynika, że jest on taktowany z częstotliwością a) 1,86 GHz b) 540 MHz c) 533 MHz d) 1 GHz

Z parametrów procesora zamieszczonego na zdjęciu powyżej wynika, że jest on taktowany z częstotliwością a) 1,86 GHz b) 540 MHz c) 533 MHz d) 1 GHz Test z przedmiotu Urządzenia techniki komputerowej semestr 1 Zadanie 1 Liczba 200 zastosowana w symbolu opisującym pamięć DDR-200 oznacza a) Efektywną częstotliwość, z jaka pamięć może pracować b) Przepustowość

Bardziej szczegółowo

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ Jednostka centralna dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl Architektura i organizacja komputerów Architektura

Bardziej szczegółowo

Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera

Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera Studia stacjonarne Pedagogika Budowa i zasada działania komputera Wykład II Pamięci operacyjne 1 Część 1 Pamięci RAM 2 I. Pamięć RAM Przestrzeń adresowa pamięci Pamięć podzielona jest na słowa. Podczas

Bardziej szczegółowo

Kurs Podstawowy S7. Spis treści. Dzień 1

Kurs Podstawowy S7. Spis treści. Dzień 1 Spis treści Dzień 1 I System SIMATIC S7 - wprowadzenie (wersja 1401) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6 Podstawowe

Bardziej szczegółowo

II seria ćwiczeń NiEUKT

II seria ćwiczeń NiEUKT 1. WPROWADZENIE II seria ćwiczeń NiEUKT Poradnik będzie Cię wspomagać w przyswajaniu nowej wiedzy i kształtowaniu umiejętności z zakresu architektury i działania zestawu komputerowego, doboru i konfiguracji

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa.

W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa. W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa. Rys. wg Z. Postawa, UJ 1 pamięć ROM system operacyjny procesor

Bardziej szczegółowo

Pamięć. Podstawowe własności komputerowych systemów pamięciowych:

Pamięć. Podstawowe własności komputerowych systemów pamięciowych: Pamięć Podstawowe własności komputerowych systemów pamięciowych: Położenie: procesor, wewnętrzna (główna), zewnętrzna (pomocnicza); Pojemność: rozmiar słowa, liczba słów; Jednostka transferu: słowo, blok

Bardziej szczegółowo

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI...

METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI... METODY ELIMINACJI STUDENTÓW INFORMATYKI Czyli co student INF-EKA powinien wiedzieć o MESI... copyright Mahryanuss 2004 Data Cache Consistency Protocol Czyli po naszemu protokół zachowujący spójność danych

Bardziej szczegółowo

Podstawy Informatyki Systemy operacyjne

Podstawy Informatyki Systemy operacyjne Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Definicje systemu operacyjnego Zadania systemu operacyjnego Klasyfikacja systemów operacyjnych 2 Zasoby systemu komputerowego

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

LEKCJA. TEMAT: Pamięć operacyjna.

LEKCJA. TEMAT: Pamięć operacyjna. TEMAT: Pamięć operacyjna. LEKCJA 1. Wymagania dla ucznia: zna pojęcia: pamięci półprzewodnikowej, pojemności, czas dostępu, transfer, ROM, RAM; zna podział pamięci RAM i ROM; zna parametry pamięci (oznaczone

Bardziej szczegółowo

Spis treści. Dzień 1. I Konfiguracja sterownika (wersja 1312) II Tryby pracy CPU (wersja 1312) III Bloki funkcyjne (wersja 1312)

Spis treści. Dzień 1. I Konfiguracja sterownika (wersja 1312) II Tryby pracy CPU (wersja 1312) III Bloki funkcyjne (wersja 1312) Spis treści Dzień 1 I Konfiguracja sterownika (wersja 1312) I-3 Zadanie Tworzenie konfiguracji sprzętowej I-4 Tworzenie nowego projektu I-5 Tworzenie stacji poprzez wybór CPU z katalogu I-6 Dodawanie modułów

Bardziej szczegółowo

Kurs STEP7 TIA - Zaawansowany. Spis treści. Dzień 1. I Konfiguracja sprzętowa sterownika SIMATIC S7-1200/1500 (wersja 1501)

Kurs STEP7 TIA - Zaawansowany. Spis treści. Dzień 1. I Konfiguracja sprzętowa sterownika SIMATIC S7-1200/1500 (wersja 1501) Spis treści Dzień 1 I Konfiguracja sprzętowa sterownika SIMATIC S7-1200/1500 (wersja 1501) I-3 Zadanie Tworzenie konfiguracji sprzętowej I-4 Tworzenie nowego projektu I-5 Tworzenie stacji poprzez wybór

Bardziej szczegółowo

WYKŁAD 3 Jądro systemu i procesy. Marcin Tomana Wyższa Szkoła Informatyki i Zarządzania

WYKŁAD 3 Jądro systemu i procesy. Marcin Tomana Wyższa Szkoła Informatyki i Zarządzania SYSTEMY OPERACYJNE WYKŁAD 3 Jądro systemu i procesy Marcin Tomana Wyższa Szkoła Informatyki i Zarządzania Program wykładu 2 Jądro systemu Możliwości procesorów Działanie procesów i wątków Zarządzanie procesami

Bardziej szczegółowo

Język programowania: Lista instrukcji (IL Instruction List)

Język programowania: Lista instrukcji (IL Instruction List) Język programowania: Lista instrukcji (IL Instruction List) Wykład w ramach przedmiotu: Sterowniki programowalne Opracował dr inż. Jarosław Tarnawski 08.12.2009 Norma IEC 1131 Języki tekstowe Języki graficzne

Bardziej szczegółowo

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Wykład 5 Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Spis treści: 1. Klasyfikacja Flynna 2. Klasyfikacja Skillicorna 3. Klasyfikacja architektury systemów pod względem

Bardziej szczegółowo

JĘZYKI PROGRAMOWANIA STEROWNIKÓW

JĘZYKI PROGRAMOWANIA STEROWNIKÓW JĘZYKI PROGRAMOWANIA STEROWNIKÓW dr inż. Wiesław Madej Wstęp Języki programowania sterowników 15 h wykład 15 h dwiczenia Konsultacje: - pokój 325A - środa 11 14 - piątek 11-14 Literatura Tadeusz Legierski,

Bardziej szczegółowo

Chipset i magistrala Chipset Mostek północny (ang. Northbridge) Mostek południowy (ang. Southbridge) -

Chipset i magistrala Chipset Mostek północny (ang. Northbridge) Mostek południowy (ang. Southbridge) - Chipset i magistrala Chipset - Układ ten organizuje przepływ informacji pomiędzy poszczególnymi podzespołami jednostki centralnej. Idea chipsetu narodziła się jako potrzeba zintegrowania w jednym układzie

Bardziej szczegółowo

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503)

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) Spis treści Dzień 1 I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6

Bardziej szczegółowo

architektura komputerów w. 8 Zarządzanie pamięcią

architektura komputerów w. 8 Zarządzanie pamięcią architektura komputerów w. 8 Zarządzanie pamięcią Zarządzanie pamięcią Jednostka centralna dysponuje zwykle duża mocą obliczeniową. Sprawne wykorzystanie możliwości jednostki przetwarzającej wymaga obecności

Bardziej szczegółowo

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Celem wykładu jest przedstawienie ogólnych informacji o systemie operacyjnym jako składowej oprogramowania komputera. Omawiana jest zatem jego rola

Bardziej szczegółowo

Projektowanie z użyciem procesora programowego Nios II

Projektowanie z użyciem procesora programowego Nios II Projektowanie z użyciem procesora programowego Nios II WSTĘP Celem ćwiczenia jest nauczenie projektowania układów cyfrowych z użyciem wbudowanych procesorów programowych typu Nios II dla układów FPGA firmy

Bardziej szczegółowo

Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych

Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych parametrów, tym szybszy dostęp do komórek, co przekłada się

Bardziej szczegółowo

KOMPONENTY SYSTEMÓW OPERACYJNYCH

KOMPONENTY SYSTEMÓW OPERACYJNYCH KOMPONENTY SYSTEMÓW OPERACYJNYCH dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl PRZYDZIAŁ CZASU PROCESORA Cel: Stałe

Bardziej szczegółowo

Architektura komputerów wer. 7

Architektura komputerów wer. 7 Architektura komputerów wer. 7 Wojciech Myszka 2013-10-29 19:47:07 +0100 Karty perforowane Kalkulator IBM 601, 1931 IBM 601 kalkulator Maszyna czytała dwie liczby z karty, mnożyła je przez siebie i wynik

Bardziej szczegółowo

Kontrola dostępu przy użyciu sterownika Sterbox.

Kontrola dostępu przy użyciu sterownika Sterbox. Kontrola dostępu przy użyciu sterownika Sterbox. Wejście do firmy, drzwi zewnętrzne, klatka schodowa lub korytarz, następne drzwi do pomieszczeń. Otwieranie drzwi przez upoważnione osoby posiadanymi kluczami

Bardziej szczegółowo

Pytania do treści wykładów:

Pytania do treści wykładów: Pytania do treści wykładów: Wprowadzenie: 1. Jakie zadania zarządzania realizowane są dla następujących zasobów: a) procesor, b) pamięć, c) plik? 2. W jaki sposób przekazywane jest sterowanie do jądra

Bardziej szczegółowo

Dokument zawiera instrukcję samodzielnej Instalacji Microsoft SQL Server 2008 R2 RTM - Express na potrzeby systemu Sz@rk.

Dokument zawiera instrukcję samodzielnej Instalacji Microsoft SQL Server 2008 R2 RTM - Express na potrzeby systemu Sz@rk. Dokument zawiera instrukcję samodzielnej Instalacji Microsoft SQL Server 2008 R2 RTM - Express na potrzeby systemu Sz@rk. 1. Wstęp Przed zainstalowaniem serwera SQL należy upewnić się czy sprzęt na którym

Bardziej szczegółowo

Strona główna. Strona tytułowa. Programowanie. Spis treści. Sobera Jolanta 16.09.2006. Strona 1 z 26. Powrót. Full Screen. Zamknij.

Strona główna. Strona tytułowa. Programowanie. Spis treści. Sobera Jolanta 16.09.2006. Strona 1 z 26. Powrót. Full Screen. Zamknij. Programowanie Sobera Jolanta 16.09.2006 Strona 1 z 26 1 Wprowadzenie do programowania 4 2 Pierwsza aplikacja 5 3 Typy danych 6 4 Operatory 9 Strona 2 z 26 5 Instrukcje sterujące 12 6 Podprogramy 15 7 Tablice

Bardziej szczegółowo

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer Realizacja algorytmu przez komputer Wstęp do informatyki Wykład UniwersytetWrocławski 0 Tydzień temu: opis algorytmu w języku zrozumiałym dla człowieka: schemat blokowy, pseudokod. Dziś: schemat logiczny

Bardziej szczegółowo

Automatyzacja i robotyzacja procesów produkcyjnych

Automatyzacja i robotyzacja procesów produkcyjnych Automatyzacja i robotyzacja procesów produkcyjnych Instrukcja laboratoryjna Technika cyfrowa Opracował: mgr inż. Krzysztof Bodzek Cel ćwiczenia. Celem ćwiczenia jest zapoznanie studenta z zapisem liczb

Bardziej szczegółowo

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C- PC 3 PC^ TIMER IN RESET PC5 TIMER OUT 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 AD7 U ss c 3 L 5 c.* Cl* S 9 10 11 12 13 U 15 H 17 Cu C-" ln LTJ CO 2.12. Wielofunkcyjne układy współpracujące z mikroprocesorem

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Witold Komorowski: RISC. Witold Komorowski, dr inż. Witold Komorowski, dr inż. Koncepcja RISC i przetwarzanie potokowe RISC koncepcja architektury i organizacji komputera Aspekty opisu komputera Architektura Jak się zachowuje? Organizacja Jak działa? Realizacja

Bardziej szczegółowo

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów. Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych

Bardziej szczegółowo

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro 1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik

Bardziej szczegółowo

Podzespoły Systemu Komputerowego:

Podzespoły Systemu Komputerowego: Podzespoły Systemu Komputerowego: 1) Płyta główna- jest jednym z najważniejszych elementów komputera. To na niej znajduje się gniazdo procesora, układy sterujące, sloty i porty. Bezpośrednio na płycie

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Wykład 2 Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów

Bardziej szczegółowo

UKŁADY PAMIĘCI. Tomasz Dziubich

UKŁADY PAMIĘCI. Tomasz Dziubich UKŁADY PAMIĘCI Tomasz Dziubich Tematyka wykładu Podstawy Zasady adresacji sygnałowej pamięci Budowa komórki pamięci Parametry układów pamięci Odświeżanie pamięci Klasyfikacja układów pamięci Hierarchiczność

Bardziej szczegółowo

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy Systemy operacyjne Systemy operacyjne Dr inż. Ignacy Pardyka Literatura Siberschatz A. i inn. Podstawy systemów operacyjnych, WNT, Warszawa Skorupski A. Podstawy budowy i działania komputerów, WKiŁ, Warszawa

Bardziej szczegółowo

Programowanie współbieżne i rozproszone

Programowanie współbieżne i rozproszone Programowanie współbieżne i rozproszone WYKŁAD 1 dr inż. Literatura ogólna Ben-Ari, M.: Podstawy programowania współbieżnego i rozproszonego. Wydawnictwa Naukowo-Techniczne, Warszawa, 2009. Czech, Z.J:

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 11: Procedury zaawansowane Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Ramki stosu Rekurencja INVOKE, ADDR, PROC,

Bardziej szczegółowo

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski Materiały do wykładu 4. Mikroprocesor Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 19 marca 2007 Małe przypomnienie 4.1 Rejestry Układ współpracy z szynami Jednostka sterująca połączenia

Bardziej szczegółowo

Systemy Operacyjne Pamięć wirtualna cz. 2

Systemy Operacyjne Pamięć wirtualna cz. 2 Systemy Operacyjne Pamięć wirtualna cz. 2 Arkadiusz Chrobot Katedra Informatyki, Politechnika Świętokrzyska w Kielcach Kielce, 20 stycznia 2007 1 1 Wstęp 2 Minimalna liczba ramek 3 Algorytmy przydziału

Bardziej szczegółowo

Architektura mikroprocesora DSI I

Architektura mikroprocesora DSI I Architektura mikroprocesora DSI I Mikroprocesor (CPU - Central Processing Unit) to centralna jednostka obliczeniowa każdego komputera. To właśnie on zajmuje się wykonywaniem uruchamianych programów i przetwarzaniem

Bardziej szczegółowo

Zaleta duża pojemność, niska cena

Zaleta duża pojemność, niska cena Pamięć operacyjna (DRAM) jest przestrzenią roboczą mikroprocesora przechowującą otwarte pliki systemu operacyjnego, uruchomione programy oraz efekty ich działania. Wymianą informacji pomiędzy mikroprocesorem

Bardziej szczegółowo

Płyty główne rodzaje. 1. Płyta główna w formacie AT

Płyty główne rodzaje. 1. Płyta główna w formacie AT Płyty główne rodzaje 1. Płyta główna w formacie AT Jest formatem płyty głównej typu serwerowego będącej następstwem płyty XT o 8-bitowej architekturze. Została stworzona w celu obsługi 16-bitowej architektury

Bardziej szczegółowo

Organizacja pamięci wewnętrznej komputerów

Organizacja pamięci wewnętrznej komputerów Organizacja pamięci wewnętrznej komputerów 1. Własności systemów pamięci 2. Hierarchia pamięci. 3. Półprzewodnikowa pamięć główna 4. Pamięć cache. 5. Pamięć wirtualna. Własności systemów pamięci Położenie

Bardziej szczegółowo

Rejestratory Sił, Naprężeń.

Rejestratory Sił, Naprężeń. JAS Projektowanie Systemów Komputerowych Rejestratory Sił, Naprężeń. 2012-01-04 2 Zawartość Typy rejestratorów.... 4 Tryby pracy.... 4 Obsługa programu.... 5 Menu główne programu.... 7 Pliki.... 7 Typ

Bardziej szczegółowo

Laboratorium Systemów Operacyjnych

Laboratorium Systemów Operacyjnych Laboratorium Systemów Operacyjnych Użytkownicy, Grupy, Prawa Tworzenie kont użytkowników Lokalne konto pozwala użytkownikowi na uzyskanie dostępu do zasobów lokalnego komputera. Konto domenowe pozwala

Bardziej szczegółowo

13.Dodatkowe funkcje charakteryzujące mikroprocesory z rozszerzeniem SSE: SSE2 SSE3 SSE4 ( HD Boost )

13.Dodatkowe funkcje charakteryzujące mikroprocesory z rozszerzeniem SSE: SSE2 SSE3 SSE4 ( HD Boost ) 1. Zdefiniuj pojęcie mikroprocesora. Mikroprocesor w skrócie CPU(Central Processing Unit) centralna jednostka obliczeniowa. Jest to pojedynczy układ scalony odpowiedzialny za wykonywanie większości obliczeń

Bardziej szczegółowo

Procesory rodziny Intel

Procesory rodziny Intel Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz pl.wikipedia.org www.intel.com Procesory rodziny Intel Podstawowe własnow asności procesora Pentium Podstawowe własności procesora Pentium

Bardziej szczegółowo

2009-03-21. Paweł Skrobanek. C-3, pok. 321 e-mail: pawel.skrobanek@pwr.wroc.pl pawel.skrobanek.staff.iiar.pwr.wroc.pl

2009-03-21. Paweł Skrobanek. C-3, pok. 321 e-mail: pawel.skrobanek@pwr.wroc.pl pawel.skrobanek.staff.iiar.pwr.wroc.pl Wrocław 2007-09 SYSTEMY OPERACYJNE WPROWADZENIE Paweł Skrobanek C-3, pok. 321 e-mail: pawel.skrobanek@pwr.wroc.pl pawel.skrobanek.staff.iiar.pwr.wroc.pl 1 PLAN: 1. Komputer (przypomnienie) 2. System operacyjny

Bardziej szczegółowo

Veronica. Wizyjny system monitorowania obiektów budowlanych. Instrukcja oprogramowania

Veronica. Wizyjny system monitorowania obiektów budowlanych. Instrukcja oprogramowania Veronica Wizyjny system monitorowania obiektów budowlanych Instrukcja oprogramowania 1 Spis treści 1. Aplikacja do konfiguracji i nadzoru systemu Veronica...3 1.1. Okno główne aplikacji...3 1.2. Edycja

Bardziej szczegółowo

Maszyny liczace - rys historyczny

Maszyny liczace - rys historyczny SWB - Mikroprocesory i mikrokontrolery - wykład 7 asz 1 Maszyny liczace - rys historyczny pierwszy kalendarz - Stonehenge (obecnie Salisbury, Anglia) skonstruowany ok. 2800 r. pne. abacus - pierwsze liczydła

Bardziej szczegółowo

Ustawienia ogólne. Ustawienia okólne są dostępne w panelu głównym programu System Sensor, po kliknięciu ikony

Ustawienia ogólne. Ustawienia okólne są dostępne w panelu głównym programu System Sensor, po kliknięciu ikony Ustawienia ogólne Ustawienia okólne są dostępne w panelu głównym programu System Sensor, po kliknięciu ikony Panel główny programu System Sensor (tylko dla wersja V2, V3, V4) Panel główny programu System

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

Procesor (ang. processor), także CPU (ang. Central Processing Unit) urządzenie cyfrowe sekwencyjne, które pobiera dane z pamięci, interpretuje je i

Procesor (ang. processor), także CPU (ang. Central Processing Unit) urządzenie cyfrowe sekwencyjne, które pobiera dane z pamięci, interpretuje je i Procesor (ang. processor), także CPU (ang. Central Processing Unit) urządzenie cyfrowe sekwencyjne, które pobiera dane z pamięci, interpretuje je i wykonuje jako rozkazy. Wykonuje on ciąg prostych operacji

Bardziej szczegółowo

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Ryszard J. Barczyński, 2009 2013 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego

Bardziej szczegółowo

Podstawy programowania PLC w języku drabinkowym - ćwiczenie 5

Podstawy programowania PLC w języku drabinkowym - ćwiczenie 5 Podstawy programowania PLC w języku drabinkowym - ćwiczenie 5 1. Cel ćwiczenia Zapoznanie się z podstawowymi elementami języka drabinkowego i zasadami programowania Programowalnych Sterowników Logicznych

Bardziej szczegółowo

Instalacja aplikacji

Instalacja aplikacji 1 Instalacja aplikacji SERTUM... 2 1.1 Pobranie programu z Internetu... 2 1.2 Instalacja programu... 2 1.3 Logowanie... 3 2 Instalacja aplikacji RaportNet... 4 2.1 Pobranie programu z Internetu... 4 2.2

Bardziej szczegółowo

Załącznik I Instrukcja działania FBs-PACK

Załącznik I Instrukcja działania FBs-PACK Załącznik I Instrukcja działania FBs-PACK Jednostka główna PLC serii FBs jest wyposażona w funkcję zapisu programu drabinkowego oraz rejestrów danych bezpośrednio do MEMORY_PACK. FBs-PACK jest nazwą produktu

Bardziej szczegółowo

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut Podstawy Projektowania Przyrządów Wirtualnych Wykład 9 Wprowadzenie do standardu magistrali VMEbus mgr inż. Paweł Kogut VMEbus VMEbus (Versa Module Eurocard bus) jest to standard magistrali komputerowej

Bardziej szczegółowo

Programowanie procesorów graficznych GPGPU

Programowanie procesorów graficznych GPGPU Programowanie procesorów graficznych GPGPU 1 GPGPU Historia: lata 80 te popularyzacja systemów i programów z graficznym interfejsem specjalistyczne układy do przetwarzania grafiki 2D lata 90 te standaryzacja

Bardziej szczegółowo

asix4 Podręcznik użytkownika S7_TCPIP - drajwer do wymiany danych ze sterownikami SIMATIC poprzez Ethernet

asix4 Podręcznik użytkownika S7_TCPIP - drajwer do wymiany danych ze sterownikami SIMATIC poprzez Ethernet Podręcznik użytkownika S7_TCPIP - drajwer do wymiany danych ze sterownikami SIMATIC poprzez Ethernet Podręcznik użytkownika Dok. Nr PLP4081 Wersja: 04-01-2007 Podręcznik użytkownika asix4 ASKOM i asix

Bardziej szczegółowo