Zarządzanie pamięcią operacyjną

Transkrypt

1 SOE Systemy Operacyjne Wykład 7 Zarządzanie pamięcią operacyjną dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW

2 Hierarchia pamięci czas dostępu Rejestry Pamięć podręczna koszt Pamięć operacyjna Dyski magnetyczne, SSD Dyski optyczne (CD-ROM, CD-RW, DVD-ROM, DVD-RAM...) Taśmy magnetyczne

3 Podstawowe cele Przydział pamięci operacyjnej procesom Odwzorowanie logicznej przestrzeni adresowej procesu na fizyczną przestrzeń adresową pamięci Ochrona zawartości pamięci Współdzielenie obszarów pamięci przez różne procesy

4 Realizacja wieloprogramowości Podział pamięci między procesy podział statyczny stały rozmiar obszarów pamięci podział dynamiczny zmienny rozmiar obszarów Wymiana procesów tymczasowe przesyłanie procesów pomiędzy pamięcią operacyjną a pamięcią pomocniczą umożliwia zwiększenie stopnia wieloprogramowości umożliwia wieloprogramowość w systemach bez podziału pamięci

5 Fragmentacja pamięci Pozostawanie niewykorzystanych fragmentów pamięci Fragmentacja zewnętrzna pomiędzy przydzielanymi obszarami Fragmentacja wewnętrzna wewnątrz przydzielonych obszarów

6 Przestrzenie adresowe Logiczna przestrzeń adresowa Adres logiczny - adres wytworzony przez procesor w wyniku wykonania rozkazu programu Zbiór wszystkich adresów logicznych generowanych przez program Fizyczna przestrzeń adresowa Adres fizyczny - wskazuje konkretną komórkę pamięci operacyjnej Zbiór wszystkich adresów fizycznych

7 Wiązanie adresów Odwzorowanie adresów logicznych generowanych w programie na adresy fizyczne w pamięci operacyjnej Może nastąpić: w czasie kompilacji, czyli tworzenia programu w czasie ładowania programu do pamięci w czasie wykonywania programu wymaga wspomagania sprzętowego

8 Jednostka zarządzania pamięcią MMU (Memory Managament Unit) Realizuje wspomaganie sprzętowe w zakresie: Przekształcanie adresów logicznych na fizyczne Sprawdzanie poprawności adresów MMU rejestr bazowy adres procesor logiczny + adres logiczny pamięć

9 Nakładki Zwiększenie logicznej przestrzeni adresowej procesu kod programu podzielony na moduły w pamięci operacyjnej umieszczane są tylko te moduły, które są aktualnie potrzebne zastępowanie modułów w pamięci implementacja na poziomie programu, bez udziału systemu operacyjnego Pamięć wirtualna implementacja na poziomie systemu operacyjnego duża ciągła przestrzeń adresowa procesu (wirtualna) proces częściowo w pamięci operacyjnej a częściowo w pamięci pomocniczej

10 Strategie zarządzania pamięcią Podstawowe przydział ciągły stronicowanie segmentacja Z pamięcią wirtualną stronicowanie na żądanie segmentacja na żądanie

11 Przydział ciągły Obszar systemu operacyjnego zwykle w pamięci dolnej wektor przerwań Przestrzeń procesów użytkowników ciągły obszar pamięci dla każdego procesu Podział pamięci (partycjonowanie) statyczny dynamiczny

12 Podział statyczny Obszary o stałym rozmiarze (lub kilku rozmiarach) Ograniczona liczba procesów Duża fragmentacja wewnętrzna System IBM OS/360 MFT

13 Podział dynamiczny Obszary o różnych rozmiarach tworzone dynamicznie i przydzielane procesom Dziury - obszary wolne, pomiędzy obszarami przydzielonymi procesom System przechowuje informacje o obszarach przydzielonych i obszarach wolnych (dziurach) System IBM OS/360 MVT

14 Model dynamicznego podziału pamięci Pamięć fizyczna baza 3000 adres system operacyjny proces 4 granica 1800 rozmiar proces 1 proces 2 proces 3 dziury 7900

15 Wspomaganie sprzętowe pułapka procesor adres logiczny N T < + adres fizyczny pamięć rejestr graniczny rejestr bazowy rejestr graniczny rozmiar obszaru rejestr bazowy adres początkowy obszaru ładowane dla wykonywanego procesu

16 Strategie wyboru wolnego obszaru Algorytm pierwszego dopasowania przydziela pierwszą dziurę o wystarczającej wielkości Algorytm najlepszego dopasowania przydziela najmniejszą dziurę o wystarczającej wielkości zapewnia najmniejsze pozostałości po przydziale Algorytm najgorszego dopasowania przydziela największą dostępną dziurę najmniej efektywna pod względem czasu i zużycia pamięci

17 Strategie wyboru wolnego obszaru Algorytm bliźniaków rozmiar obszaru pamięci wynosi 2 i system przechowuje odrębne listy obszarów wolnych w każdym rozmiarze: 2 1, 2 2,...2 k podział obszaru 2 i = 2 i-1 +2 i-1 łączenie sąsiednich dziur w obszarów 2 i +2 i = 2 i+1

18 Fragmentacja Zewnętrzna dominująca Wewnętrzna przydzielony obszar może być większy w wyniku przyłączenia bardzo małej dziury (bezużytecznej) zbyt duży nakład na przechowywanie informacji o bardzo małej dziurze Upakowanie pamięci przemieszczanie dynamiczne procesów w pamięci upakowanie przez wymianę procesów

19 Stronicowanie pamięci Podział pamięci na obszary o stałym rozmiarze pamięć fizyczna podzielona na ramki rozmiar 2 n, między 512 B a 8192 B pamięć logiczna podzielona na strony rozmiar ramki pamięć pomocnicza podzielona na stałe obszary rozmiar ramki Przed wykonaniem procesu wszystkie jego strony muszą być umieszczone w dowolnych ramkach nieciągły obszar pamięci fizycznej procesu ciągły obszar pamięci logicznej procesu

20 Model stronicowania pamięci Pamięć logiczna Tablica stron Pamięć fizyczna Strona Strona Strona 0 Strona Strona Strona 2 4 Strona Strona 3 7 8

21 Tablica stron procesu Tablica stron przechowuje adresy przydzielonych ramek, w których przechowywane są strony procesu każdy proces przechowuje swoją tablicę w pamięci Sprzętowa tablica stron systemu ładowana podczas przełączania kontekstu procesu

22 Adres logiczny Wiązanie adresów numer strony s indeks w tablicy stron odległość na stronie o Adres fizyczny numer ramki r odległość o MMU sprzęt stronicujący

23 Sprzęt stronicujący adres logiczny adres fizyczny procesor s o r o tablica stron pamięć

24 Sprzętowa implementacja tablicy stron Zbiór rejestrów specjalnego przeznaczenia przechowują całą tablicę stron procesu rejestry ładowane podczas przełączania kontekstu procesu tylko względnie małe tablice stron duży koszt Tablica stron w pamięci rejestr bazowy tablicy stron PTBR wskazuje położenie tablicy w pamięci operacyjnej rejestr graniczny tablicy stron PTLR przechowuje rozmiar tablicy konieczne dwie operacje dostępu do pamięci: adres z tablicy stron instrukcje lub dane programu

25 Sprzętowa implementacja tablicy stron Rejestry asocjacyjne (bufory translacji bliskiego otoczenia TLB) przechowują tylko wybrane pozycje tablicy stron każdy rejestr składa się z dwóch części: klucz -numer strony wartość -numer ramki bieżący adres logiczny porównywany jednocześnie ze wszystkimi kluczami szybkie odnajdowanie adresu fizycznego brakujące adresy odnajdowane są w tablicy stron w pamięci i wpisywane do rejestrów

26 Sprzęt stronicujący z rejestrami asocjacyjnymi adres logiczny adres fizyczny procesor s o TLB r o pamięć s r tablica stron

27 Dzielenie i ochrona pamięci Dzielenie pamięci tablice stron kilku procesów zawierają adresy tych samych ramek (współdzielonych) Ochrona pamięci bity ochrony przypisane każdej ramce zapisane w tablicy stron procesu strona wyłącznie do czytania lub do czytania i pisania, itp. bit poprawności strona znajduje się w logicznej przestrzeni adresowej procesu

28 Struktura tablicy stron Duża przestrzeń adresowa ( ) wymaga zbyt dużej tablicy stron przestrzeń adresowa: rozmiar strony: rozmiar tablicy stron: Tablice wielopoziomowe 2 32 (4 GB) 2 12 (4 KB) 2 20 pozycji tablica 2-poziomowa przy adresowaniu 32-bitowym tablica 3-poziomowa przy adresowaniu 64-bitowym Tablica haszowania przy adresowaniu większym niż 32-bitowe Odwrotna tablica stron

29 Tablice wielopoziomowe tablica 1-go poziomu katalog stron tablica 2-go poziomu katalog pośredni tablica 3-go poziomu tablica stron

30 Tablica haszowania adres logiczny adres fizyczny procesor s o r o tablica haszowania pamięć funkcja haszująca s r s r

31 Odwrotna tablica stron adres logiczny adres fizyczny procesor pid s o r o pamięć tablica stron r pid s Każda pozycja opisuje jedną ramkę pamięci fizycznej PID procesu i adres logiczny strony Adres logiczny jest poszukiwany w tablicy indeks odnalezionej pozycji określa numer ramki

32 Segmentacja pamięci Podział pamięci na obszary o różnym rozmiarze pamięć logiczna podzielona na segmenty o zmiennym rozmiarze i określonej nazwie lub numerze pamięć fizyczna dzielona dynamicznie na obszary odpowiadające segmentom logicznym procesów Przed wykonaniem wszystkie segmenty procesu muszą być sprowadzone i rozmieszczone w pamięci operacyjnej nieciągły obszar pamięci

33 Tablica segmentów Tablica segmentów przechowuje adresy i rozmiary wszystkich segmentów procesu baza - adres bazowy segmentu w pamięci fizycznej granica - rozmiar segmentu Rejestry rejestr bazowy tablicy segmentów STBR rejestr graniczny tablicy segmentów STLR

34 Model segmentacji pamięci Pamięć logiczna Tablica segmentów Pamięć fizyczna stos main tablica symboli segment 0 segment 2 segment 1 funkcja 6700 segment

35 Sprzęt do segmentacji pułapka procesor adres logiczny s o N T < + adres fizyczny pamięć granica baza tablica segmentów

36 Cechy segmentacji Fragmentacja zewnętrzna stopień zależny od rozmiarów segmentów Ochrona powiązana z segmentami Dzielenie pamięci na poziomie segmentów

37 Segmentacja stronicowana Połączenie stronicowania z segmentacją Pamięć logiczna podzielona na segmenty Pamięć fizyczna podzielona na ramki Stronicowanie segmentów Tablica segmentów przechowuje adresy bazowe tablic stron poszczególnych segmentów