Pamięci półprzewodnikowe

Transkrypt

1 Pamięci półprzewodnikowe

2 Pamięci 2/40 Klasyfikacja pamięci półprzewodnikowych Parametry układów pamięci Przegląd wybranych typów pamięci Mapa pamięci operacyjnej ZaleŜności czasowe

3 Pamięci 3/40 Wykorzystanie pamięci półprzewodnikowych: dyski półprzewodnikowe pamięci konfiguracji pamięci zewn. ukł.obsługi PAO dekodery adresów kontrolery przerwań timery RTC procesor pamięć operacyjna pamięć programu (ROM) pamięć danych (RAM) urz. operatorskie urz. komunikacyjne urz. obiektowe pamięć obrazu pamięci buforujące informację

4 Pamięci - klasyfikacje 4/40 pamięci tracące informację przy zaniku zasilania ulotne Pamięci półprzewodnikowe nieulotne pamięci nie tracące informacji przy zaniku zasilania sekwencyjne rejestry przesuwające CCD - ze sprzęŝeniem ładunkowym zwykłe statyczne dynamiczne (SRAM) (DRAM) równoległe klasyczne (bipol.,unipol.) (unipol.) szeregowe pseudostatyczne (unipol.) (unipol.)

5 Pamięci - SRAM 5/40 Budowa pojedynczego bitu SRAM: techn. bipolarna +U techn. unipolarna Udd linia wyboru słowa linia wyboru słowa +U Udd Uss=0 wzm. odczytu wzm. odczytu

6 Pamięci - SRAM 8/40 Odczyt i zapis pamięci statycznej typowe przebiegi czasowe odczyt zapis ADR ADR CE CE R/W D0..D7 R/W D0..D7

7 Pamięci - SRAM 7/40 Przykłady pamięci SRAM: symbol producent organizacja czas dostępu [ns] I CC /I SB 1 [ma] MCY7102A CEMI 1kx /- 2114A Intel 1kx /- HM Hitachi 2kx /15 HM6264P Hitachi 8kx /3 HM62256P Hitachi 32kx /3 FCB61C1025 Philips 128kx /3

8 Pamięci - DRAM 8/40 Budowa pojedynczego bitu DRAM: linia wyboru słowa Uss=0 upływność nieidealnego kondensatora wzm. odczytu

9 Pamięci - DRAM 9/40 Cechy DRAM: zalety mały pobór mocy; znaczne szybkości; duŝe pojemności; małe obudowy. wady konieczność odświeŝania informacji (ładunek w komórce DRAM musi być regenerowany z okresem 2..16ms); multipleksowane linie adresowe; kłopotliwe sterowanie

10 Pamięci - DRAM 10/40 NajwaŜniejsze cykle pracy: odczyt ADR A0..A7 A8..A15 WE = 1 RAS t ACAS CAS t ARAS DATA Dout zapis ADR A0..A7 A8..A15 RAS CAS WE DATA Din

11 Pamięci - DRAM 11/40 modyfikacja ADR A0..A7 A8..A15 RAS CAS WE Dout Dout Din Din odczyt strony ADR RAS A0..A7 A8..A15 A8..A15 WE = 1 CAS DATA Dout Dout

12 Pamięci - DRAM 12/40 podst. cykl odświeŝania ADR adres wiersza WE = 1 CAS = 1 RAS ukryty cykl odświeŝania ADR A0..A7 A8..A15 A8..A15 REF WE = 1 RAS CAS DATA Dout

13 Pamięci - DRAM 13/40 NajwaŜniejsze metody odświeŝania DRAM 1. OdświeŜanie grupowe (burst refresh) - np. co 2ms zawiesza się pracę mikroprocesora i generuje komplet adresów wierszy potrzebnych do pełnego odświeŝenia bloku pamięci. 2. OdświeŜanie przez wykradanie cykli (cycle steal) - generacja kolejnych adresów odświeŝania odbywa się w wolnych chwilach cyklu maszynowego mikroprocesora (np. cykl M1 w Z80), ale w stanach, w których mikroprocesor nie pobiera kodów rozkazów (aktywne BUSRQ, WAIT, RESET) odświeŝanie to zanika i trzeba je realizować inaczej. UWAGA: Nowocześniejsze pamięci DRAM mają wbudowany mechanizm odświeŝania.

14 Pamięci - DRAM 14/40 Struktura blokowa pamięci 4Mx1b Siemensa z wbudowanym odświeŝaniem:

15 Pamięci - DRAM 15/40 Przykład prostego układu sterowania pamięcią DRAM: A0..A6 A7..A13 MPX ADR0... ADR6 DRAM A0 A6 CAS RAS 50ns MREQ RFSH 50ns specjalizowane kości obsługujące DRAM: 3242, 8202 (IBM PC)

16 Pamięci - DRAM 16/40 Przykłady klasycznych pamięci DRAM: symbol organizacja czas cyklu [ns] I CC /I SB [ma] HM kx /3,5 HM kx /3,5 HM kx /4,5 TC Mx /2 TC kx /2

17 Pamięci - DRAM 17/40 FPM DRAM (Fast Page Mode DRAM) - zorientowane na potrzeby 486, częstotliwość magistrali do 66MHz, typowe cykle oczekiwania EDO DRAM (Extended Data Out DRAM) - zwiększona szybkość dzięki moŝliwości podawania następnego adresu dostępu jeszcze podczas poprzedniego odczytu, częstotliwość magistrali do 50MHz, typowe cykle oczekiwania BEDO DRAM (Burst EDO DRAM) - szybka, częstotliwość magistrali do 100MHz, wymaga specjalnego chipsetu, rzadko spotykana, typowe cykle oczekiwania SDRAM (Synchronous DRAM) - czas dostępu rzędu 10ns, częstotliwość magistrali 100MHz i więcej (6ns przy 143MHz), typowe cykle oczekiwania , umoŝliwiają dostęp do dwóch jednocześnie otwartych stron, wbudowane samoodświeŝanie.

18 Pamięci - DRAM 18/40 DDR SDRAM (Double Data Rate SDRAM) - przesyłanie danych na obu zboczach sygnału taktującego - zdwojenie szybkości odczytu bloków danych. ESDRAM (Enhanced SDRAM) - wewnętrzne bufory SRAM podwajające wydajność pamięci, wzrost szybkości komputera o 10-25%. DRDRAM (Direct Rambus DRAM) - specjalne szybkie magistrale z modułami DRDRAM o częstotliwościach do 400MHz i transmisją na obu zboczach sygnału taktującego, transmisja 1,6-2,4GB/s, nietypowe rozwiązania el-mech. SLDRAM (Synchronous Link DRAM) - rozwinięcie SDRAM, transmisja do 3,2GB/s, przy zachowaniu dotychczasowych rozwiązań el-mech. SGRAM (Synchronous Graphic RAM) - szybka (100MHz), jednoportowa pamięć do kart graficznych. VRAM (Video RAM) - szybka, dwuportowa (we/wy) pamięć do kart graficznych.

19 Pamięci - technologie 19/40 Cechy wynikające z technologii Cechy pamięci bipolarnych: szybsze; większy pobór mocy; mniejsza gęstość upakowania; droŝszy 1 bit. Cechy pamięci unipolarnych: wolniejsze; mniejszy pobór mocy; większa gęstość upakowania; tańszy 1 bit

20 Pamięci - klasyfikacje 20/40 Pamięci półprzewodnikowe sekwencyjne rejestry przesuwające CCD - ze sprzęŝeniem ładunkowym ulotne zwykłe statyczne dynamiczne (SRAM) (DRAM) równoległe klasyczne (bipol.,unipol.) (unipol.) szeregowe pseudostatyczne (unipol.) (unipol.) nieulotne ROM PROM EPROM (szereg. i równol.) EEPROM (E 2 PROM) (szereg. i równol.) NVRAM (SRAM+EEPROM) FLASH (3 rodzaje) FRAM bipolarne unipolarne u n i p o l a r n e

21 Pamięci - ROM 21/40 Cechy: programowane maską na etapie produkcji; długotrwały i kosztowny cykl wytworzenia; błąd programu skutkuje bezuŝytecznością całej serii; kosztowny proces uruchomieniowy systemu z pamięcią programu typu ROM; niski koszt jednostkowy pamięci z dopracowanym programem przy seryjnej produkcji.

22 Pamięci - PROM 22/40 Budowa pojedynczego bitu PROM: linia wyboru słowa Vcc programowanie bitu: Vcc=12,5V Up=8V 12,5V U be 7V Vcc 12,5V Q0 1-8V 0-0V

23 Pamięci - EPROM 23/40 Budowa pojedynczego bitu EPROM: WE/CS BUF. DANYCH PROG WZM. ODCZ/ZAP B U F O R A D R E S U D E K. W I E R S Z Y DEK. KOLUMN

24 Pamięci - EPROM 24/40 Przykładowe pamięci EPROM: symbol technologia organizacja czas dostępu [ns] I CC /I SB 1 [ma] 2764A-1 HMOS 8kx /35 27C64-15 CHMOS 8kx /0, HMOS 32kx /50 27C256-1 CHMOS 32kx /0, HMOS 128kx / HMOS 64kx /50

25 Pamięci EEPROM (E 2 PROM) 25/40 Właściwości pamięci EEPROM (Electrically Erasable Programmable Read Only Memory): budowa bazuje na budowie EPROM; dodatkowy tranzystor dla kaŝdego z bitów umoŝliwia indywidualne kasowanie i reprogramowanie komórek; większa Ŝywotność struktury (liczona w cyklach przeprogramowania); skasowanie i zaprogramowanie jednego bajtu moŝe zajmować do 10ms; dostępne w wersji równoległej odpowiedniki EPROMów, albo szeregowej (np. z I2C, SPI)- jako pamięć konfiguracji; EEPROMy równoległe mogą mieć funkcję programowania bloków liczących 64B, 128B, 256B: nowa informacja jest najpierw buforowana w dodatkowej wewn. SRAM, a następnie uruchamiane jest jednoczesne programowanie całego bloku komórek EEPROM przyśpiesza to znacznie programowanie całości;

26 Pamięci - NVRAM 26/40 Przykład struktury blokowej NVRAM:

27 Pamięci - NVRAM 27/40 Zasada pracy NVRAM: praca wewnętrznego kondensatora

28 Pamięci - FLASH 28/40 struktura tranzystora pamiętającego:

29 Pamięci - FLASH 29/40 Rodzaje pamięci FLASH: 1. Standardowe - równowaŝne EEPROMom; o czasach dostępu ns; Ucc = 5V; Icc 30mA; reprezentanci: 28F256A, 28F512, 28F010, 28F Flash file - podzielone wewnętrznie na niezaleŝne bloki o pojemności 64kB; czasy dostępu: ns; Ucc = 5V lub 3,3V; pojemności np.: 1MB, 4MB, 2Mx16; reprezentanci: 28F008SA, 28F016SA, DD28F032SA)

30 Pamięci - FLASH 30/40 Rodzaje pamięci FLASH: 3. Boot-block flash - charakterystyczny pin RP - Reset-Powerdown, wył. układ pamięci I SB 0,05µA; podział pamięci na 4 bloki funkcjonalne: 8kB Boot Block na program startowy; 2 x 4kB wzajemnie niezaleŝne Parameter Block zastępujące układy NVRAM lub EEPROM jako pamięci konfiguracji; 112kB Main Block - reprogramowalny, przeznaczony dla reszty programu. czasy dostępu ns; organizacja 8- lub 16-bitowa; Ucc = 5V lub 3,5V;

31 Pamięci - FLASH 31/40 Rodzaje pamięci boot-block FLASH: Układ bloków zaleŝny od docelowego procesora: 8kB Boot Block 4kB Param. Block 4kB Param. Block 1FFFF układ dedykowany dla systemów z 8xx86 112kB Main Block 1FFFF 112kB Main Block układ dedykowany np. dla systemów MCS51, MCS96, MC68xx, Z80, Z8000 4kB Param. Block 4kB param. Block 8kB Boot Block 00000

32 Pamięci - FRAM 32/40 Budowa pojedynczego bitu FRAM: struktura pierwotna struktura zmodyfikowana linia wyboru słowa linia wyboru słowa +U Uss=0 Uss=0 +U wzm. odczytu wzm. odczytu

33 Pamięci - FRAM 33/40 Dostępne FRAM: z interfejsem szeregowym: I2C (0,4..1MHz), SPI (2,1..5MHz); z interfejsem równoległym Przykłady: 4Mb (256kx16), 55ns, okres przechowywania danych 10lat, Ŝywotność cykli zapisu, zasilanie 2,7..3,6V, pobór prądu 8mA/90uA

34 Pamięci - klasyfikacje 34/40 Pamięci półprzewodnikowe sekwencyjne rejestry przesuwające CCD - ze sprzęŝeniem ładunkowym ulotne zwykłe statyczne dynamiczne (SRAM) (DRAM) równoległe klasyczne (bipol.,unipol.) (unipol.) szeregowe pseudostatyczne (unipol.) (unipol.) zero-power RAM MRAM, OUM, RRAM, polimerowe, nanomechaniczne nieulotne ROM PROM EPROM (szereg. i równol.) EEPROM (E 2 PROM) (szereg. i równol.) NVRAM (SRAM+EEPROM) FLASH (3 rodzaje) FRAM bipolarne unipolarne u n i p o l a r n e

35 Pamięci - zero-power RAM 35/40 Struktura pamięci:

36 Pamięci - zero-power RAM 36/40 MRAM - pamięci magnetorezystywne, dwie mikroskopijnej grubości wartstwy magnetyczne oddzielone dielektrykiem

37 Pamięci - zero-power RAM 37/40 OUM (Ovonic Unified Memory) - zastosowanie materiałów jak do produkcji dysków CD-RW, ale zapis i odczyt na drodze elektrycznej

38 Pamięci - zero-power RAM 38/40 RRAM - pamięć rezystywna, wykorzystuje się materiał zmieniający rezystancję pod wpływem pola elektrycznego polimerowe - wykorzystanie zmian struktury jonowej wewnątrz polimeru pod wpływem pole elektrycznego, moŝliwe b. duŝe gęstości upakowania (takŝe warstwowo), tranzystory wymagane jedynie w układach obsługujących strukturę nanomechaniczna - np. millipede IBMa

39 Pamięci - parametry charakterystyczne 39/40 Parametry charakterystyczne układów pamięci półprzewodnikowej: organizacja (bitowa, k-bitowa, bajtowa); pojemność (ilość bitów informacji pamiętanych w układzie); parametry zasilania (napięcie pracy / podtrzymania, prąd pracy / spoczynkowy / prąd podtrzymania); ulotność informacji; obciąŝalność wyjść danych; parametry czasowe (czas dostępu, czas cyklu, szybkość transmisji).

40 Pamięci - parametry charakterystyczne 40/40 Porównanie wybranych technologii pamięci półprzewodnikowych rodzaj rozmiar nieulot- zapis odczyt pobór komórki ność czas ilość czas ilość mocy [ns] [ns] SRAM duŝy nieogr nieogr. niski DRAM średni nieogr nieogr. wysoki EEPROM średni + 10ms nieogr. średni NVRAM duŝy nieogr nieogr. średni Flash mały µs nieogr. średni FRAM średni niski