INSTYTUT TECHNOLOGII ELEKTRONOWEJ
|
|
- Seweryna Piekarska
- 6 lat temu
- Przeglądów:
Transkrypt
1 IC E M I INSTYTUT TECHNOLOGII ELEKTRONOWEJ PAMięĆ STAŁA ROM 16K MCY 7316N XX1^ Pamięć MCY 7316N XX jest statyczną pamięcią stalą ROM 16K (16384) bitów, zorganizowaną jako 2048 słów 8-bitoyych, wykonaną w technologii n-kanałowej MDS (NMDS) z bramką polikrzemową i implantacją jonów. Trójstanowe wyjścia i poziomy wejścia/wyjścia kompatybilne z układami TTL pozwalają na bezpośrednie łączenie ze wspólnymi szynami transmisji danych systemu. Układ wymaga pojedynczego napięcia zasilania +5V 596. Czas dostępu mierzony od podania adresu wynosi t 3. ^450 ns. Trzy programowane maską wejścia "Wybór modułu" (CS1, CS2, -CS3) umożliwiają bezpośrednią adresację w systemie do 8 pamięci. Zawartość matrycy pamięci programowana jest maską u producenta w wyniku współpracy z użytkownikiem. Zawartość pamięci powinna być dostarczona przez użytkownika w postaci maszynowych kart dziurkowanych lub papierowej taśmy perforowanej w formacie heksadecymalnym typu Intellec Hex, przy równoczesnym dołączeniu wydruku zawartości. Analogicznie należy sprecyzować wymagany przez użytkownika kod dla wejść CS1, CS2, CS3 ("Wybór modułu*»). Podanie na wejścia CS1, CS2, CS3 innego kodu niż zaprogramowany powoduje pojawienie się na wyjściach pamięci stanu wysokiej impedancji. V przypadku zastosowania jednej pamięci w systemie można zamówić struktury z wejściami C31, CS2, CS3 typu "don't care", tzn. układ jest wybrany bez względu na stan tych wejść. XX - dwuliterowe oznaczenie zawartości pamięci KARTA KATALOGOWA
2 - 2 - Parametry pamięci MCY 7316N XX pozwalają na zastosowanie tych układów w uniwersalnych systemach mikroprocesorowych z mikroprocesorem 8-bitowym, np. MCY 7880* Pamięci te mogą pełnić funkcje pamięci programów (assembler, edytor, translator), konwerterów kodów, generatorów znaków alfanumerycznych. - Działanie pamięci jest całkowicie asynchroniczne. Rozkład wy-* prowadzeń ROM MCY 7316N XX (rys. 1) jest taki sam, jak dla standardowej pamięci stałej 2316E f-my INTEL oraz pamięci reprogramowanej EPROM (np f-my INTEL). Dzięki temu tworzenie oprogramowania systemu mikroprocesorowego staje się tańsze poprzez zastosowanie układów EPROM w prototypowych wersjach systemu, natomiast do jego produkcji - tańszych układów ROM MCY 7316N XX. Dla uproszczenia wymiany pamięci EPROM w systemie prototypowym na ROM MCY 7316 do.produkcji zalecane jest, aby zaprogramowane poziomy logiczne wejść "wyboru modułu" były określone w następujący sposób: CS1, CS2, CS3, czyli odpowiednio 0, 0, 1. Kombinacja taka jest zgodna z wymaganą dla pamięci EPROM 2716 f-my INTEL w trybie odczytu. Ą8 CS A Ucol A9tCS1\CS2\07\ 050; fmnnnnn nnnnn U l U U O TU O U CJ C r c J L-IL-l A7A6A5A4 A3 A2 A1A % Rys. 1. Kształt obudowy oraz rozmieszczenia wyprowadzeń pamięci stałej ROM MCY 7316N XX
3 - 3 - Układ MCY 7316N XX zawiera 22 wyprowadzenia czynne: - wejścia adresowe A0 f A10, - wyjścia danych 01 08, - wejścia '»wyboru modułu" (chip select) CS1, CS2, CS3 oraz - 2 wejścia zasilające UQD = +5 V, UgS = 0 V. Kategoria klimatyczna 00/070/10 wg PN-73/E A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 AO i. Oj 5 o w O) t. o o o 3: o 0 -tn 0? 1 >* u O **- 3 m CO OJ <lf o 0 <V a 1 X Bufory wyjściowe Y-Dekoder x8 i _ L bitowa matryca pamięci Dekodowanie,wyboru modutu" Program.wyboru modutu' J t ł Bufory CS1 wejściowe wyboru modułu CS2 CS 3 Rys. 2. Schemat blokowy pamięci stałej ROM MCY 7316N XX DOPUSZCZALNE PARAMETRY EKSPLOATACYJNE Temperatura otoczenia Temperatura przechowywania Napięcie dopuszczalne na dowolnym wyprowadzeniu względem Uss Moc rozpraszania amb bstg U w D max D u 0,5+ +7 V 1 W o n
4 4 Tabela 1. ELEKTRYCZNE PARAMETRY CHARAKTERYSTYCZNE (tamb = 25 C, ^DD 5»0 V) Nazwa Symbol Jedn. Wartość Warunki parametru m m tyi * max pomiaru Prąd upływności wejść Prąd upływności wyjść w stanie wysokim Prąd upływności wyjść w stanie niskim Prąd zasilania Napięcie wejściowe w stanie wysokim Napięcie wejściowe w stanie niskim Napięcie wyjściowe w stanie wysokim Napięcie wyjściowe w stanie niskim JLX ILOH 1LOL IDD UIH U1L UOH UOL yua 10 UDt) = 5,25=17 _ v < 5,25-v wszystkie wejścia ^ua 10 układ nie wybrany uwy " 4 - V ^ua -20 układ nie wybrany U n, = +0,4 V wy ma wszystkie wejśoia 5,25 V, wyjścia otwarte V 2,2 5,25 wszystkie wejścia V 0,3 wszystkie wejścia V 2,4 Iqh = -400 yua V 0,4 I0L = 2,1 ma Uwaga: wszystkie wartości napięć mierzone są względem Usg = 0V Tabela 2. PARAMETRY DYNAMICZNE Nazwa parametru Symbol Jedn. Wartość min max Warunki pomiaru b Czas dostępu od wejścia ta(ad) ns 450 poziomy impulsów wejściowych 0,8 -f 2,4 V adresowego czasy narastania i opadania impulsów wejściowych (10?ś + 90%)... 20' ns -
5 ...1 "2" Czas dostępu od wejścia ^a(en') ns 120 uaktywnienia (od podania sygnału."wyboru modułu") czas zablokowania wyjścia od podania sygnału na wejścia uaktywnienia ^dis(en) ns poziomy odniesienia na wejściu 1 V i 2,2 V, na wyjściu 0,8 V - i 2,0 V obciążenie wyjścia: 1 bramka TTL oraz CL = 100 pf; Tabela 3. POJEMNOŚCI ( t» 25 C, f = 1 MHz) Nazwa parametru Symbol Jedn, Pojemność wejść adresowych oraz wejść "wyboru modułu" Pojemność wyjść danych ci Co Wartość typ.. max pf 5 10 pf Warunki pomiaru wszystkie wyprowadzenia poza mierzonym są uziemione Adres Wybór modułu* tq(en) X»Q(od) XJ-disten)^ X Dane wyjsciow Ważne wysokiejx\ ÍG1P^QLCÍLA> Rys, 3«Przebiegi czasowe układu MCY 7316N XX
6 INSTYTUT TECHNOLOGII ELEKTRONOWEJ Al. Lotników 32/ Warszawa Tel Tlx Czerwiec 1988 ^ Cena 60 zł Dodruk ZOINTE ITE zam ^ 8 8 n.300 PRAWO REPRODUKCJI ZASTRZEŻONE
S I INSTYTUT TECHNOLOGII ELEK TR O N O W EJ
i 8 M S I INSTYTUT TECHNOLOGII ELEK TR O N O W EJ PA5fII$ STAIA ROM 4K MCY 7304N XX^ Rys. lo Obudowa CE-73 dla MCY 7304N XX Pamięć MCY 7304N XX3&'> jest statyczną pamięcią stałą ROM 4096-bitową, o organizacji
ci>2(ttl)e 6 UCY 74S424N GENERATOR IMPULSÓW ZEGAROWYCH 00 MIKROPROCESORA MCY 7880 N TANK a XTAL1 XTAL2 RESET-E i U 16 3*UCC 15-]]-XTAL1 RESIN C 2
GENERATOR IMPULSÓW ZEGAROWYCH 00 MIKROPROCESORA MCY 7880 N UCY 74S424N RESETE i U 16 3*UCC RESIN C 2 RCVIN 3 15]]XTAL1 143XTAL2 REACtf 4 UCY 13. 74S424N SYNC 5 123osc ci>2(ttl)e 6 7 g n d 8 3t a n k 11I
Temat: Pamięci. Programowalne struktury logiczne.
Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w
P ob 2. UCY 74S416N UCY 74S426N 4-bitowy nadajni k/odbiornik szyny danych. ib UIN "]lh. 11 DSEN 13 do 3. I! Dl 3. 3 di 2
ib UIN "]lh Bipolarny cyfrowy układ saalony TTL-S pełni «nkej 4-bitowego aadajniks/odbiornika ssyay danyoh syste»> nu mikroprocesorowego wykorsystująeego jednostkę oentrslną MCY 788QN. Wszystkie wejścia
Podział układów cyfrowych. rkijanka
Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych
4. Funktory CMOS cz.2
2.2 Funktor z wyjściem trójstanowym 4. Funktory CMOS cz.2 Fragment płyty czołowej modelu poniżej. We wszystkich pomiarach bramki z wyjściem trójstanowym zastosowano napięcie zasilające E C = 4.5 V. Oprócz
Tranzystor JFET i MOSFET zas. działania
Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej
1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych
Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy
Architektura systemu komputerowego
Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami
Technika Cyfrowa. Badanie pamięci
LABORATORIUM Technika Cyfrowa Badanie pamięci Opracował: mgr inż. Andrzej Biedka CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się studentów z budową i zasadą działania scalonych liczników asynchronicznych
Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013
Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji
LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych
WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM Technika Cyfrowa Badanie Bramek Logicznych Opracował: mgr inż. Andrzej Biedka 1 BADANIE FUNKCJI LOGICZNYCH 1.1 Korzystając
INSTYTUT TECHNOLOGII ELEKTRONOWEJ
ni Tfsrsr INSTYTUT TECHNOLOGII ELEKTRONOWEJ UKŁAD PRZETWORNIKA ANALOGOWO-CYFROWEGO STANOWIĄCY WOLTOMIERZ 3.1/2-CYFROWY MRY 7906N CHARAKTERYSTYKA UKŁADU Układ MRY 7906N jest monolitycznym analogowo-cyfrowym
PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"
PC 3 PC^ TIMER IN RESET PC5 TIMER OUT 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 AD7 U ss c 3 L 5 c.* Cl* S 9 10 11 12 13 U 15 H 17 Cu C-" ln LTJ CO 2.12. Wielofunkcyjne układy współpracujące z mikroprocesorem
Zaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:
Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi
Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08
Pamięci Układy pamięci kontaktują się z otoczeniem poprzez szynę danych, szynę owa i szynę sterującą. Szerokość szyny danych określa liczbę bitów zapamiętywanych do pamięci lub czytanych z pamięci w trakcie
Technika Mikroprocesorowa
Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa
a) dolno przepustowa; b) górno przepustowa; c) pasmowo przepustowa; d) pasmowo - zaporowa.
EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2009/2010 Zadania dla grupy elektroniczno-telekomunikacyjnej na zawody I. stopnia 1 Na rysunku przedstawiony jest schemat
Podstaw Elektroniki Cyfrowej Wykonał zespół w składzie (nazwiska i imiona): Dzień tygodnia:
Wydział EAIiIB Katedra Laboratorium Metrologii i Elektroniki Podstaw Elektroniki Cyfrowej Wykonał zespół w składzie (nazwiska i imiona): Ćw. 5. Funktory CMOS cz.1 Data wykonania: Grupa (godz.): Dzień tygodnia:
PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka
PAMIĘCI Część 1 Przygotował: Ryszard Kijanka WSTĘP Pamięci półprzewodnikowe są jednym z kluczowych elementów systemów cyfrowych. Służą do przechowywania informacji w postaci cyfrowej. Liczba informacji,
4. Dane techniczne 4.1. Pomiar częstotliwości Zakres pomiaru Czas pomiaru/otwarcia bramki/
9 2. Przeznaczenie przyrządu Częstościomierz-czasomierz cyfrowy typ KZ 2025A, KZ 2025B, KZ2025C,K2026A, KZ2026B i KZ 2026C jest przyrządem laboratoryjnym przeznaczonym do cyfrowego pomiaru: - częstotliwości
LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI
Wydział EAIiE LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI Temat projektu OŚMIOWEJŚCIOWA KOMÓRKA UKŁADU PAL Z ZASTOSOWANIEM NA PRZYKŁADZIE MULTIPLEKSERA Autorzy Tomasz Radziszewski Zdzisław Rapacz Rok akademicki
Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury
1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie
3. Funktory CMOS cz.1
3. Funktory CMOS cz.1 Druga charakterystyczna rodzina układów cyfrowych to układy CMOS. W jej ramach występuje zbliżony asortyment funktorów i przerzutników jak dla układów TTL (wejście standardowe i wejście
Artykuł zawiera opis i dane techniczne
Pamięci EEPROM i FLASH stosowane w sprzęcie powszechnego użytku Jakub Wojciechowski Artykuł zawiera opis i dane techniczne popularnych pamięci stosowanych w sprzęcie powszechnego użytku. Klasyfikacja pamięci
Pamięci półprzewodnikowe
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2014/2015 15.1.2015 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie
Bramki logiczne Podstawowe składniki wszystkich układów logicznych
Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości
Przykładowe rozwiązanie zadania dla zawodu technik telekomunikacji
PROJEKT REALIZACJI PRAC ZWIĄZANYCH Z URUCHOMIENIEM I TESTOWANIEM KODERA I DEKODERA PCM ORAZ WYKONANIE PRAC OBEJMUJĄCYCH OPRACOWANIE WYNIKÓW POMIARÓW Z URUCHOMIENIA I SPRAWDZENIA DZIAŁANIA JEGO CZĘŚCI CYFROWEJ
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury
Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA
BADANIE UKŁADÓW CYFROWYCH CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA 1. OGLĘDZINY Dokonać oględzin badanego układu cyfrowego określając jego:
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT 16.12.2017 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie informacji w
Wstęp...9. 1. Architektura... 13
Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości
Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia
Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Poznanie własności i zasad działania różnych bramek logicznych. Zmierzenie napięcia wejściowego i wyjściowego bramek
1.2 Funktory z otwartym kolektorem (O.C)
Wydział EAIiIB Laboratorium Katedra Metrologii i Elektroniki Podstaw Elektroniki Cyfrowej Wykonał zespół w składzie (nazwiska i imiona): Ćw. 4. Funktory TTL cz.2 Data wykonania: Grupa (godz.): Dzień tygodnia:
Elektronika i techniki mikroprocesorowe
Elektronika i techniki mikroprocesorowe Technika Mikroprocesorowa Układy peryferyjne, komunikacja z uŝytkownikiem Katedra Energoelektroniki, Napędu Elektrycznego i Robotyki Wydział Elektryczny, ul. Krzywoustego
Wyjścia analogowe w sterownikach, regulatorach
Wyjścia analogowe w sterownikach, regulatorach 1 Sygnały wejściowe/wyjściowe w sterowniku PLC Izolacja galwaniczna obwodów sterownika Zasilanie sterownika Elementy sygnalizacyjne Wejścia logiczne (dwustanowe)
Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4
Ćwiczenie 4 Cel ćwiczenia Celem ćwiczenia jest poznanie charakterystyk statycznych układów scalonych CMOS oraz ich własności dynamicznych podczas procesu przełączania. Wiadomości podstawowe. Budowa i działanie
202_NAND Moduł bramek NAND
45 202_NAND Moduł bramek NAND Opis ogólny Moduł 202_NAND zawiera: 3 bramki NAMD 3-wejściowe, 4 bramki NAND 4-wejściowe i jedną bramkę NAND -wejściową oraz 5 bramek NOT negujących stan sygnałów wejściowych
Instrukcja do ćwiczenia laboratoryjnego
Instrukcja do ćwiczenia laboratoryjnego adanie parametrów statycznych i dynamicznych ramek Logicznych Opracował: mgr inż. ndrzej iedka Wymagania, znajomość zagadnień: 1. Parametry statyczne bramek logicznych
Wykład Mikroprocesory i kontrolery
Wykład Mikroprocesory i kontrolery Cele wykładu: Poznanie podstaw budowy, zasad działania mikroprocesorów i układów z nimi współpracujących. Podstawowa wiedza potrzebna do dalszego kształcenia się w technice
Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...
Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8
WYKAZ KART INFORMACYJNYCH WYROBÓW I OPRACOWAŃ ITE do nabycia w ZOINTE*^
WYKAZ KART INFORMACYJNYCH WYROBÓW I OPRACOWAŃ ITE do nabycia w ZOINTE*^ UKłady mikroprocesorowe 1 pamięci półprzewodnikowe SIM 51 Symulator programowy układu HCY 78c31 AO zł z mikroprocesorem 8-bitowym
PRZEŁĄCZANIE DIOD I TRANZYSTORÓW
L A B O R A T O R I U M ELEMENTY ELEKTRONICZNE PRZEŁĄCZANIE DIOD I TRANZYSTORÓW REV. 1.1 1. CEL ĆWICZENIA - obserwacja pracy diod i tranzystorów podczas przełączania, - pomiary charakterystycznych czasów
IC200UDR002 ASTOR GE INTELLIGENT PLATFORMS - VERSAMAX NANO/MICRO
IC200UDR002 8 wejść dyskretnych 24 VDC, logika dodatnia/ujemna. Licznik impulsów wysokiej częstotliwości. 6 wyjść przekaźnikowych 2.0 A. Port: RS232. Zasilanie: 24 VDC. Sterownik VersaMax Micro UDR002
Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań
adanie układów średniej skali integracji - ćwiczenie 6. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi układami SSI (Średniej Skali Integracji). Przed wykonaniem ćwiczenia należy zapoznać
BN /04. Układy scalone typu UL 1601 N. MIKROUKlADY SCALONE. Kategoria klimatyczna dla układów:
UKD 621.38.049.77 MKROUKlADY SCALONE N O R M A BRANŻOWA Układy scalone typu UL 1601 N BN-83 337-39/04 Grupa katalogowa 192 l. Przedmiot normy. Przedmiotem normy są monolityczne bipolarne, analogowe układy
Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej
Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza
INSTRUKCJA DO ĆWICZENIA BADANIE STANDARDOWEJ BRAMKI NAND TTL (UCY 7400)
INSTRUKCJA DO ĆWICZENIA BADANIE STANDARDOWEJ BRAMKI NAND TTL (UCY 74).Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z charakterystykami statycznymi i parametrami statycznymi bramki standardowej NAND
Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia
Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Zapoznanie się z techniką połączenia za pośrednictwem interfejsu. Zbudowanie
1. Opis płyty czołowej multimetru METEX MS Uniwersalne zestawy laboratoryjne typu MS-9140, MS-9150, MS-9160 firmy METEX
Uniwersalne zestawy laboratoryjne typu MS-9140, MS-9150, MS-9160 firmy METEX Połączenie w jednej obudowie generatora funkcyjnego, częstościomierza, zasilacza stabilizowanego i multimetru. Generator funkcyjny
Przykładowe zadanie praktyczne
Przykładowe zadanie praktyczne Opracuj projekt realizacji prac związanych z uruchomieniem i testowaniem kodera i dekodera PCM z układem scalonym MC 145502 zgodnie z zaleceniami CCITT G.721 (załączniki
LEKCJA. TEMAT: Funktory logiczne.
TEMAT: Funktory logiczne. LEKCJA 1. Bramką logiczną (funktorem) nazywa się układ elektroniczny realizujący funkcje logiczne jednej lub wielu zmiennych. Sygnały wejściowe i wyjściowe bramki przyjmują wartość
Wykład II. Pamięci półprzewodnikowe. Studia Podyplomowe INFORMATYKA Architektura komputerów
Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład II Pamięci półprzewodnikowe 1, Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi nazywamy cyfrowe układy scalone przeznaczone do przechowywania
Wejścia logiczne w regulatorach, sterownikach przemysłowych
Wejścia logiczne w regulatorach, sterownikach przemysłowych Semestr zimowy 2013/2014, WIEiK PK 1 Sygnały wejściowe/wyjściowe w sterowniku PLC Izolacja galwaniczna obwodów sterownika Zasilanie sterownika
Zespół Szkół Łączności w Krakowie. Badanie parametrów wzmacniacza mocy. Nr w dzienniku. Imię i nazwisko
Klasa Imię i nazwisko Nr w dzienniku espół Szkół Łączności w Krakowie Pracownia elektroniczna Nr ćw. Temat ćwiczenia Data Ocena Podpis Badanie parametrów wzmacniacza mocy 1. apoznać się ze schematem aplikacyjnym
Ćw. 1: Systemy zapisu liczb, minimalizacja funkcji logicznych, konwertery kodów, wyświetlacze.
Lista zadań do poszczególnych tematów ćwiczeń. MIERNICTWO ELEKTRYCZNE I ELEKTRONICZNE Studia stacjonarne I stopnia, rok II, 2010/2011 Prowadzący wykład: Prof. dr hab. inż. Edward Layer ćw. 15h Tematyka
POLITECHNIKA WARSZAWSKA WYDZIAŁ TRANSPORTU
POLITECHNIKA WARSZAWSKA WYDZIAŁ TRANSPORTU ZAKŁAD TELEKOMUNIKACJI W TRANSPORCIE EKSPLOATACJA SYSTEMÓW TELEKOMUNIKACYJNYCH LABORATORIUM Sprawdzenie poprawności funkcjonowania łączy wewnętrznych w centrali
Research & Development Ultrasonic Technology / Fingerprint recognition
Research & Development Ultrasonic Technology / Fingerprint recognition DATA SHEETS & OPKO http://www.optel.pl email: optel@optel.pl Przedsiębiorstwo Badawczo-Produkcyjne OPTEL Spółka z o.o. ul. Otwarta
Laboratorium Przyrządów Półprzewodnikowych Laboratorium 1
Laboratorium Przyrządów Półprzewodnikowych Laboratorium 1 1/10 2/10 PODSTAWOWE WIADOMOŚCI W trakcie zajęć wykorzystywane będą następujące urządzenia: oscyloskop, generator, zasilacz, multimetr. Instrukcje
Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach
Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach Semestr zimowy 2012/2013, E-3, WIEiK-PK 1 Porty wejścia-wyjścia Input/Output ports Podstawowy układ peryferyjny port wejścia-wyjścia
WYKAZ NOWYCH KARI. INFORMACYJNYCH OPRACOWAŃ I WYROBÓW ITE. NOWOŚCI 1989 do nabycia w ZOINTE*^
V.vCV /L/L'V/ '.'"A v ' - - L ny v» iz - - ;,J V ' Ś ' S a WYKAZ NOWYCH KARI. INFORMACYJNYCH OPRACOWAŃ I WYROBÓW ITE MCY 7716 R MCY 740I8N MCY 74504N MCY 7431IN MCY 74542N MCY 74Ć01N MCY 74 751M APYP 12F
STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107
Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity
LMWD-2X LISTWOWY MODUŁ WYJŚĆ DWUSTANOWYCH DOKUMENTACJA TECHNICZNO-RUCHOWA. Wrocław, listopad 1999 r.
LISTWOWY MODUŁ WYJŚĆ DWUSTANOWYCH DOKUMENTACJA TECHNICZNO-RUCHOWA Wrocław, listopad 1999 r. 50-305 WROCŁAW TEL./FAX (+71) 373-52-27 ul. S.JARACZA 57-57A TEL. 0-602-62-32-71 str.2 SPIS TREŚCI 1.OPIS TECHNICZNY...3
Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera
Studia stacjonarne Pedagogika Budowa i zasada działania komputera Wykład II Pamięci operacyjne 1 Część 1 Pamięci RAM 2 I. Pamięć RAM Przestrzeń adresowa pamięci Pamięć podzielona jest na słowa. Podczas
3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8
3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 Układ PCF 8583 jest pobierającą małą moc, 2048 bitową statyczną pamięcią CMOS RAM o organizacji 256 x 8 bitów. Adresy i dane są przesyłane szeregowo
(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny
RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 166151 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 2 9 0 5 8 3 (22) Data zgłoszenia: 06.06.1991 (51) IntCl5: G01R 31/28
ZESPÓŁ LABORATORIÓW TELEMATYKI TRANSPORTU ZAKŁAD TELEKOMUNIKACJI W TRANSPORCIE WYDZIAŁ TRANSPORTU POLITECHNIKI WARSZAWSKIEJ
ZESPÓŁ LABORATORIÓW TELEMATYKI TRANSPORTU ZAKŁAD TELEKOMUNIKACJI W TRANSPORCIE WYDZIAŁ TRANSPORTU POLITECHNIKI WARSZAWSKIEJ LABORATORIUM Eksploatacji Systemów Telekomunikacyjnych INSTRUKCJA DO ĆWICZENIA
Instrukcja do ćwiczenia laboratoryjnego nr 6b
Instrukcja do ćwiczenia laboratoryjnego nr 6b Temat: Charakterystyki i parametry półprzewodnikowych przyrządów optoelektronicznych. Cel ćwiczenia: Zapoznać z budową, zasadą działania, charakterystykami
Laboratorium Asemblerów, WZEW, AGH WFiIS Tester NMOS ów
Pomiar charakterystyk prądowonapięciowych tranzystora NMOS Napisz program w asemblerze kontrolera picoblaze wykorzystujący możliwości płyty testowej ze Spartanem 3AN do zbudowania prostego układu pomiarowego
MIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
ZL10PLD. Moduł dippld z układem XC3S200
ZL10PLD Moduł dippld z układem XC3S200 Moduły dippld opracowano z myślą o ułatwieniu powszechnego stosowania układów FPGA z rodziny Spartan 3 przez konstruktorów, którzy nie mogą lub nie chcą inwestować
Technik elektronik 311[07] moje I Zadanie praktyczne
1 Technik elektronik 311[07] moje I Zadanie praktyczne Firma produkująca sprzęt medyczny, zleciła opracowanie i wykonanie układu automatycznej regulacji temperatury sterylizatora o określonych parametrach
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy bufor dwukierunkowy HC244 dwa 4-bitowe bufory jednokierunkowe
Bufory (BUFFER) Bufory stosuje się po to by: - zwiększyć obciążalność magistrali - chronić układ wysokiej skali integracji - sterować przepływem danych HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy
Badanie właściwości multipleksera analogowego
Ćwiczenie 3 Badanie właściwości multipleksera analogowego Program ćwiczenia 1. Sprawdzenie poprawności działania multipleksera 2. Badanie wpływu częstotliwości przełączania kanałów na pracę multipleksera
Przetwornik pomiarowy RTD-ADC z czujnikiem PT-100
Przetwornik pomiarowy RTD-ADC z czujnikiem PT-100 INSTRUKCJA OBSŁUGI Wersja 1.0a Spis treści 1. Opis ogólny i rozmieszczenie wyprowadzeń...3 2. Sposób przyłączenia przetwornika i czujnika...3 3. Parametry
U 2 B 1 C 1 =10nF. C 2 =10nF
Dynamiczne badanie przerzutników - Ćwiczenie 3. el ćwiczenia Zapoznanie się z budową i działaniem przerzutnika astabilnego (multiwibratora) wykonanego w technice TTL oraz zapoznanie się z działaniem przerzutnika
TERMINAL DO PROGRAMOWANIA PRZETWORNIKÓW SERII LMPT I LSPT MTH-21 INSTRUKCJA OBSŁUGI I EKSPLOATACJI. Wrocław, lipiec 1999 r.
TERMINAL DO PROGRAMOWANIA PRZETWORNIKÓW SERII LMPT I LSPT MTH-21 INSTRUKCJA OBSŁUGI I EKSPLOATACJI Wrocław, lipiec 1999 r. SPIS TREŚCI 1. OPIS TECHNICZNY...3 1.1. PRZEZNACZENIE I FUNKCJA...3 1.2. OPIS
Programowanie sterowników PLC wprowadzenie
Programowanie sterowników PLC wprowadzenie Zakład Teorii Maszyn i Automatyki Katedra Podstaw Techniki Felin p.110 http://ztmia.ar.lublin.pl/sips waldemar.samociuk@up.lublin,pl Sterowniki programowalne
INSTYTUT TECHNOLOGII E L E K T R O N O W E J
INSTYTUT TECHNOLOGII E L E K T R O N O W E J UART - UNIWERSALNY ASYNCHRONICZNY NAD AJN IK.-ODBIO RNIK MCY 761 AM OGÓLNE CECHY UKŁADU - Transmisja znaków o programowanej długości od 5 do 8 bitów, - programowana
OPBOX ver USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych ze
OPBOX ver 2.0 - USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych ze OPBOX ver 2.0 - USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych Charakterystyka OPBOX 2.0 wraz z dostarczanym oprogramowaniem
Układy sekwencyjne przerzutniki 2/18. Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1.
Przerzutniki Układy sekwencyjne przerzutniki 2/18 Pojęcie przerzutnika Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1... x n ), 1-bitową pamięć oraz 1 wyjście
Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk
Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk przejściowych użytych tranzystorów. NOR CMOS Skale integracji
Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy
1 Wprowadzenie do informatyki i użytkowania komputerów Kodowanie informacji System komputerowy Kodowanie informacji 2 Co to jest? bit, bajt, kod ASCII. Jak działa system komputerowy? Co to jest? pamięć
1 Tranzystor MOS. 1.1 Stanowisko laboratoryjne. 1 TRANZYSTOR MOS
1 Tranzystor MOS Podczas bierzącego ćwiczenia omówiony zostanie sposób działania tranzystora polowego nmos, zbadane zostaną podstawowe charakterystyki tranzystora, oraz szybkość jego działania. Przed przystąpieniem
Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.
WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Badanie działania
TECH-AGRO B ę d z i n
TECH-AGRO B ę d z i n SRE - 3 TECH-AGRO Będzin - We 1 - We 2 - We 3 - We 4 - We 5 - We 6 - We 7 - We 8 ZASILANIE WYJŚCIE AWARIA Instrukcja obsługi Będzin, wrzesień 1999 rok Spis treści: 1. Opis ogólny
LSPY-21 LISTWOWY MODUŁ WYJŚĆ ANALOGOWYCH DOKUMENTACJA TECHNICZNO-RUCHOWA. Wrocław, październik 2003 r.
LISTWOWY MODUŁ WYJŚĆ ANALOGOWYCH DOKUMENTACJA TECHNICZNO-RUCHOWA Wrocław, październik 2003 r. 50-305 WROCŁAW TEL./FAX (+71) 373-52-27 ul. S.JARACZA 57-57A TEL. 0-602-62-32-71 str.2 SPIS TREŚCI 1.OPIS TECHNICZNY...3
Charakterystyka mikrokontrolerów. Przygotowali: Łukasz Glapiński, Mateusz Kocur, Adam Kokot,
Charakterystyka mikrokontrolerów Przygotowali: Łukasz Glapiński, 171021 Mateusz Kocur, 171044 Adam Kokot, 171075 Plan prezentacji Co to jest mikrokontroler? Historia Budowa mikrokontrolera Wykorzystywane
CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL
CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL. CEL ĆWICZENIA Celem ćwiczenia jest poznanie zasad działania, budowy i właściwości podstawowych funktorów logicznych wykonywanych w jednej z najbardziej rozpowszechnionych
Kod produktu: MP01611-ZK
ZAMEK BEZSTYKOWY RFID ZE ZINTEGROWANĄ ANTENĄ, WYJŚCIE RS232 (TTL) Moduł stanowi gotowy do zastosowania bezstykowy zamek pracujący w technologii RFID dla transponderów UNIQUE 125kHz, zastępujący z powodzeniem
Układy zegarowe w systemie mikroprocesorowym
Układy zegarowe w systemie mikroprocesorowym 1 Sygnał zegarowy, sygnał taktujący W każdym systemie mikroprocesorowym jest wymagane źródło sygnałów zegarowych. Wszystkie operacje wewnątrz jednostki centralnej
jm ST Y T U T TECHNOLOGII E LE K T
jm ST Y T U T TECHNOLOGII E LE K T KONTROLER SYSTEMU I DWUKIERUNKOWI BUFOR DLA MAGISTRALI DANICH UCY 74S428 r u 28' * UCC 0-T7OW UCY 74 S 428 MEMW i7or 3-mImR 3-1FW f 3-6 u sen 3-D6 15-5 3-DB6 3- D5 3-DB5
2.2. Metoda przez zmianę strumienia magnetycznego Φ Metoda przez zmianę napięcia twornika Układ Ward-Leonarda
5 Spis treści Przedmowa... 11 Wykaz ważniejszych oznaczeń... 13 1. Badanie silnika prądu stałego... 15 1.1. Elementy maszyn prądu stałego... 15 1.2. Zasada działania i budowa maszyny prądu stałego... 17
Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132
Skład zespołu: 1. 2. 3. 4. KTEDR ELEKTRONIKI G Wydział EIiE LBORTORIUM TECNIKI CYFROWEJ Data wykonania: Suma punktów: Grupa Ocena 1 Bramki TTL i CMOS 7400, 74S00, 74C00, 74CT00, 7403, 74132 I. Konspekt
Systemy uruchomieniowe
Systemy uruchomieniowe Przemysław ZAKRZEWSKI Systemy uruchomieniowe (1) 1 Środki wspomagające uruchamianie systemów mikroprocesorowych Symulator mikroprocesora Analizator stanów logicznych Systemy uruchomieniowe:
Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535
Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u
PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM PROJEKTOWANIA ZINTEGROWANEGO
II Konferencja Naukowa KNWS'05 "Informatyka- sztuka czy rzemios o" 15-18 czerwca 2005, Z otniki Luba skie PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM