2. Budowa układów procesorowych rodziny TMS320C

Transkrypt

1 3 Wstęp Procesory sygnałowe DSC (Digital Signal Controllers) Przegląd układów procesorowych czasu rzeczywistego Procesory rodziny TMS320C2000 firmy Texas Instruments Budowa układów procesorowych rodziny TMS320C Organizacja 32-bitowych procesorów rodziny TMS320C C28x 32-bitowy rdzeń (CPU) procesorów rodziny TMS320C Budowa rdzenia C28x procesorów rodziny TMS320C Zestaw rejestrów rdzenia C28x procesorów rodziny TMS320C Rejestry CPU: ACC, AH, AL, XT, T, TL, P, PH, PL, DP, SP, XAR0-XAR7, PC, RPC Rejestr stanu ST Rejestr stanu ST Jednostka obliczeniowa Jednostka operacji Atomic Jednostka generacji adresów danych Jednostka sterująca Przestrzenie adresowe procesorów rodziny TMS320C Szyny wewnętrzne procesorów rodziny TMS320C Obszary Peripheral frame procesorów rodziny TMS320C Pamięć RAM Pamięć Flash oraz OTP Rejestry pamięci Flash oraz OTP Moduł ochrony kodu CSM Rejestry z ochroną EALLOW Ochrona WFR (write-followed-read) Przerwania procesorów rodziny TMS320C Tablica wektorów przerwań Przerwania maskowalne CPU: /INT1-/INT14, DLOGINT, RTOSINT Rejestry IFR, IER, DBGIER Standardowa obsługa przerwania maskowalnego CPU Instrukcje pułapek INTR oraz TRAP Sytuacja błędna: ILLTRAP Przerwania niemaskowalne: /NMI, /RESET Przerwania zewnętrzne procesorów rodziny TMS320C Moduł PIE (Peripheral Interrupt Expansion) procesorów rodziny TMS320C Moduł liczników CPU TIMER0, TIMER1, TIMER Budowa modułu liczników CPU Rejestry modułu liczników CPU Moduł LPM zarządzanie poborem mocy Moduł CPU watchdog procesorów rodziny TMS320C Moduł emulacji sprzętowej procesorów rodziny TMS320C Interfejs JTAG Tryby debugowe pracy procesora Mechanizm DT-DMA

2 4 Spis treści Układy analizy AU1 i AU Rejestrowanie danych debugowych Potokowanie instrukcji procesorów rodziny TMS320C Organizacja potoku CPU Wizualizacja pracy potoku CPU Zamrażanie pracy potoku CPU Ochrona pracy potoku CPU Instrukcje asemblerowe CPU procesorów rodziny TMS320C Instrukcje asemblerowe typu read-modify-write (RMW) CPU Instrukcje obsługi stosu CPU Instrukcje skoków, wywołań i powrotów Instrukcje emulacyjne Tryby adresowania danych CPU procesorów rodziny TMS320C Adresowanie bezpośrednie (DP) Adresowanie bezpośrednie rejestrowe (XAR0-XAR7, ACC, P, XT) Adresowanie bezpośrednie dla przestrzeni danych i programu Adresowanie pośrednie (XAR0 XAR7) Adresowanie pośrednie cykliczne (XAR6, AR1) Adresowanie pośrednie względem wskaźnika stosu (SP) Adresowanie rejestrowe pośrednie w przestrzeni programu Adresowanie bajtowe Wyrównanie dla operacji z danymi 32-bitowymi Budowa układów procesorowych serii F2802x Piccolo Organizacja układów procesorowych serii F2802x Piccolo Przestrzenie adresowe układów procesorowych serii F28202x Piccolo Obszary Peripheral frame układów procesorowych serii F28202x Piccolo Pamięć Boot ROM układów procesorowych serii F2802x Piccolo Rejestry emulacyjne układów procesorowych serii F2802x Piccolo Moduł ochrony emulacyjnej kodu ECSL układów procesorowych serii F2802x Piccolo Układ generacji sygnałów zegarowych układów procesorowych serii F2802x Piccolo Oscylatory układów procesorowych serii F2802x/3x Piccolo Moduł PLL układów procesorowych serii F2802x/3x Piccolo Moduł wykrywania zaniku sygnału zegarowego układów serii F2802x/3x Piccolo Moduł NMI Watchdog i przerwanie NMI układów procesorowych serii F2802x/3x Piccolo Sygnał wejściowy XCLKIN i wyjściowy XCLKOUT układów serii F2802x/3x Piccolo Sygnały zegarowe SYSCLKOUT i LSPCLK układów serii F2802x/3x Piccolo Włączanie sygnału zegara układów peryferyjnych układów serii F2802x Piccolo Moduł wejścia-wyjścia (GPIO) układów procesorowych serii F2802x/3x Piccolo

3 Budowa układów wejścia-wyjścia układów procesorowych serii F2802x/3x Piccolo Kwalifikowanie cyfrowego sygnału wejściowego układów serii F2802x/3x Piccolo Multiplekser GPIO i funkcje przypisane do wyprowadzeń układów serii F2802x Piccolo Rejestry modułu wejścia-wyjścia (GPIO) układów procesorowych serii F2802x Piccolo Przerwania układów procesorowych serii F2802x/3x Piccolo Przerwania zewnętrzne układów procesorowych serii F2802x/3x Piccolo Rejestry modułu PIE układów procesorowych serii F2802x/3x Piccolo Tablica wektorów przerwań modułu PIE układów procesorowych serii F2802x Piccolo Układy POR i BOR układów procesorowych serii F2802x/3x Piccolo Operacja RESET układów procesorowych serii F2802x/3x Piccolo Procedura bootowania układów procesorowych serii F2802x/3x Piccolo Tryby bootowania układów procesorowych serii F2802x/3x Piccolo Funkcja InitBoot() inicjalizacji układu procesorowego Procedura Device_cal Funkcje wyboru trybu bootowania Funkcja kończenia procedury bootowania Bootowanie do bloku M0 pamięci RAM Bootowanie do pamięci Flash Bootowanie do pamięci OTP Struktura ładowanych danych Podstawowa procedura przesyłania danych Funkcja kopiowania danych Generowanie pliku do bootowania Bootowanie z portu SCI Bootowanie z portu równoległego (Paralel I/O) Bootowanie z portu SPI Bootowanie z portu I 2 C Bootowanie z portu CAN układów procesorowych serii F2803x Piccolo Zasilanie układów procesorowych serii F2802x Piccolo Budowa układów procesorowych serii F2803x Piccolo Organizacja układów procesorowych serii F2803x Piccolo Przestrzenie adresowe układów procesorowych serii F28203x Piccolo Obszary Peripheral Frame układów procesorowych serii F28203x Piccolo Pamięć Boot ROM układów procesorowych serii F2803x Piccolo Rejestry emulacyjne układów procesorowych serii F2803x Piccolo Moduł ochrony emulacyjnej kodu ECSL układów procesorowych serii F2803x Piccolo Układ generacji sygnałów zegarowych układów procesorowych serii F2803x Piccolo Budowa układu generacji sygnałów zegarowych układów serii F2803x Piccolo

4 6 Spis treści Włączanie sygnału zegara układów peryferyjnych układów serii F2803x Piccolo Moduł wejścia-wyjścia (GPIO) układów procesorowych serii F2803x Piccolo Multiplekser GPIO i funkcje przypisane do wyprowadzeń układów serii F2803x Piccolo Rejestry modułu wejścia-wyjścia (GPIO) układów procesorowych serii F2803x Piccolo Tablica wektorów przerwań modułu PIE układów procesorowych F2803x Piccolo Zasilanie układów procesorowych F2803x Piccolo Moduł CLA układów procesorowych F2803x Piccolo Budowa modułu CLA układów procesorowych F2803x Piccolo Programowanie modułu CLA układów procesorowych F2803x Piccolo Zbiór instrukcji modułu CLA układów procesorowych F2803x Piccolo Moduły peryferyjne układów procesorowych rodziny TMS320C Typy modułów peryferyjnych układów procesorowych rodziny TMS320C Moduł epwm (Typ1) układów procesorowych serii F2802x/3x Piccolo Podmoduł podstawy czasu TB (Time-Base) Podmoduł porównania licznika CC (Counter-Compare) Podmoduł kwalifikacji i akcji AQ (Action-Qualifier) Podmoduł generacji przedziału nieczułości DB (Dead-Band) Podmoduł PC (PWM-Chopper) Podmoduł TZ (Trip-Zone) Podmoduł ET (Event-Trigger) Podmoduł porównania cyfrowego DC (Digital-Compare) Rejestry modułu epwm Moduł Hi-Resolution PWM HRPWM (Typ1) układów procesorowych serii F2802x/3x Piccolo Budowa modułu HRPWM Rejestry modułu HRPWM Moduł Enhanced CAP ecap (Typ0) układów procesorowych serii F2802x/3x Budowa modułu ecap Praca modułu ecap w trybie capture Praca modułu ecap w trybie APWM Przykłady pracy modułu ecap Rejestry modułu ecap Moduł przetwornika analogowo-cyfrowego ADC (Typ3) układów procesorowych serii F2802x/3x Piccolo Budowa układu SOCx modułu ADC (Typ3) Przerwania modułu ADC (Typ3) Tryb próbkowania sekwencyjnego modułu ADC (Typ3)

5 Próbkowanie równoczesne modułu ADC (Typ3) Zasilanie modułu ADC (Typ3) i napięcia odniesienia Konfigurowanie zasilania modułu ADC (Typ3) Kalibracja modułu ADC (Typ3) Czujnik temperatury modułu ADC (Typ3) Rejestry modułu ADC (Typ3) Moduł komparatora COMP (Typ0) układów procesorowych serii F2802x/3x Piccolo Moduł asynchronicznego łącza szeregowego SCI (Typ0) układów procesorowych serii F2802x/3x Budowa modułu SCI Format danych Przerwania portu SCI Wyliczanie prędkości transmisji portu SCI Obsługa buforów FIFO portu SCI Automatyczne określanie prędkości portu SCI (autobaud) Rejestry portu SCI Moduł łącza szeregowego SPI (Typ1) układów procesorowych serii F2802x/3x Piccolo Budowa modułu SPI Tryby pracy modułu SPI Format danych i szybkość transmisji modułu SPI Typy ustawień zegara modułu SPI Obsługa buforów FIFO i przerwania modułu SPI Tryb trójsygnałowy pracy modułu SPI Rejestry portu SPI Moduł łącza szeregowego I2C (Typ0) układów procesorowych serii F2802x/3x Budowa modułu I2C Praca modułu I2C Rejestry modułu I2C Moduł Enhanced QEP eqep (Typ0) układów procesorowych serii F2803x Budowa modułu eqep Jednostka dekodera kwadraturowego (QDU) modułu eqep Jednostka pomiaru zboczy, QWDOG i podstawy czasu modułu eqep Moduł łącza szeregowego ecan (Typ2) układów procesorowych serii F2803x Budowa modułu ecan Architektura modułu ecan Moduł łącza szeregowego LIN (Typ0) układów procesorowych serii F2803x Literatura Witryny internetowe...551