System czasu rzeczywistego

HTML
DOWNLOAD

Wielkość: px

Rozpocząć pokaz od strony:

Download "System czasu rzeczywistego"

Władysława Adamczyk
9 lat temu
Przeglądów:

1 System czasu rzeczywistego Definicje System czasu rzeczywistego (real-time system) jest to system komputerowy, w którym obliczenia prowadzone równolegle z przebiegiem zewnętrznego procesu mają na celu nadzorowanie, sterowanie lub terminowe reagowanie na zachodzące w tym procesie zdarzenia. System wbudowany (embedded system) jest to system komputerowy będący częścią większego systemu i wykonujący istotną część jego funkcji; przykładem może być komputer pokładowy samolotu lub system sterujący szybką koleją miejską. [Standard Computer Dictionary, IEEE Std 610, 1990] Charakterystyka Połączenie z procesem zewnętrznym (instalacją) Ograniczenia czasowe, np.: Straty związane z przekroczeniem ograniczeń: Rts1F.doc 1

System wbudowany (embedded system) jest to system komputerowy będący częścią większego systemu i wykonujący istotną część jego funkcji; przykładem może być komputer pokładowy

2 Klasyfikacja Ostre graniczenia czasowe (hard real-time) Efekt Czas Termin Łagodne ograniczenia czasowe (soft real-time) Efekt Czas Termin Sztywne ograniczenia czasowe (firm real-time) Efekt Czas Termin Rts1F.doc 2

czasowe (soft real-time) Efekt Czas Termin Sztywne

3 Przykłady Sterowanie przejazdem kolejowym pociąg semafor rogatka Zdarzenie: Reakcja: a) pociąg zbliża się zamknij rogatkę wyświetl zielone światło b) pociąg odjeżdża wyświetl czerwone światło otwórz rogatkę Ograniczenia czasowe: - zamknięcie w czasie < t 1 (bo katastrofa) - wyświetlenie w czasie < t 2 (bo hamowanie) Rts1F.doc 3

odjeżdża wyświetl czerwone światło otwórz rogatkę Ograniczenia czasowe: -

4 Regulacja temperatury Regulator termometr grzejnik Wymagania: stabilizować temperaturę z dokładnością ±1 C Regulator PID: u = K p 1 ε + Ti Gdzie jest czas? () t dt Td dt ε + dε Implementacja regulatora: repeat every t... suma=suma+en; un=kp en+suma t/ti+td (en eold)/ t; eold = en;... end repeat ; Ograniczenia czasowe: - dokładność pomiaru czasu t określa dokładność regulacji Rts1F.doc 4

() t dt Td dt ε + dε Implementacja regulatora: repeat every t.

5 Transmisja pakietów danych w sieci Nadawca komunikat potwierdzenie Odbiorca max czas transmisji komunikatu = τ max min czas transmisji komunikatu = τ min Zdarzenie: Reakcja: o) odbiór komunikatu wyślij potwierdzenie n) odbiór potwierdzenia wyślij następny komunikat n) brak potwierdzenia wyślij retransmisję τ max t τ min τ max Ograniczenie czasowe: - zwłoka potwierdzenia t - czas nadawania τ max + τ min + t Rts1F.doc 5

potwierdzenie n) odbiór potwierdzenia wyślij następny komunikat n) brak potwierdzenia wyślij retransmisję

6 Model działania systemu - Działania taktowane zdarzeniami (event-triggered) - Działania taktowane czasem (time-triggered) Zdarzenie sytuacja w procesie wymagająca interwencji systemu sterują- Zadanie moduł programu wykonywany niezależnie od pozostałych modułów czas reakcji t Reakcja zmiana stanu, sygnał sterujący lub komunikat dla obsługi Rts1F.doc 6

systemu sterują- Zadanie moduł programu wykonywany niezależnie od pozostałych modułów

7 Poprawność systemu czasu rzeczywistego - Poprawność funkcjonalna - Terminowość wykonania Zapewnienie terminowości Rodzaje zadań: - cykliczne z zadanym okresem powtarzania (c) - sporadyczne z zadanym terminem zakończenia (d) Sposób postępowania: 1. Określenie zadań i zdefiniowanie ograniczeń czasowych 2. Dobór sprzętu i oszacowanie czasu wykonania zadań 3. Zaplanowanie kolejności wykonania (szeregowanie) 4. Weryfikacja projektu Rts1F.doc 7

zakończenia (d) Sposób postępowania: 1. Określenie zadań i zdefiniowanie ograniczeń czasowych 2.

8 Sterowniki wbudowane Wymagania Odporność na trudne warunki pracy Możliwość pracy ciągłej Niezawodność działania Ograniczony pobór mocy Układy wejść-wyjść procesowych Rts1F.doc 8

9 Konstrukcja Komputery jednopłytkowe lub piggyback (np. PC/104) Komputery kasetowe (np. VME) Rts1F.doc 9

10 Procesory wbudowane 80C51 (Intel) 8-bitowy, CISC ARM (Acorn Computers) 32-bitowe, RISC Strong ARM (DEC) niski pobór mocy xscale (Intel) wysoka wydajność MIPS (MIPS Technologies) 32 i 64-bitowe, RISC SH (Hitach) 32 i 64-bitowe, RISC x86 (Intel) 32-bitowe, CISC 68K (Motorola) 32-bitowe, CISC PowerPC, MPC8xx, MPC5xx Rts1F.doc 10

Technologies) 32 i 64-bitowe, RISC SH (Hitach) 32 i 64-bitowe, RISC x86 (Intel)

11 Mikrokontroler 80C51 8-bitowy procesor CISC (16-bitowa przestrzeń adresowa) dwupoziomowy układ przerwań 4 kb pamięci ROM, 128 B pamięci RAM 4 dwukierunkowe rejestry we/wy 1 port szeregowy (UART) 2 programowane 16-bitowe liczniki czasu (timer) procesor binarny tryb oszczędzania energii Mikrokontroler P89LPC9107 Procesor 80C51 1 kb Flash Port 1 I/O Port 0 I/O Przerwania Real-Time Clock Watchdog Kontrola zasilania 128 B RAM UART Timer 0 Timer 1 Przetwornik A/C Przetwornik C/A Komparator Rts1F.doc 11

binarny tryb oszczędzania energii Mikrokontroler P89LPC9107 Procesor 80C51 1 kb Flash Port 1 I/O Port 0 I/O Przerwania

12 Procesor ARM7TDMI 32-bitowy procesor RISC wektorowy układ przerwań telefony komórkowe, dyski twarde, routery, kalkulatory, konsole gier Mikrokontroler LPC kb Flash Procesor ARM7TDMI 16 kb RAM Przerwania 6 Port 1 I/O 2 UART 6 PWM 2 CAN 2 Timer 2 SPI Real-Time Clock I 2 C Watchdog Przetwornik A/C Kontrola zasilania Rts1F.doc 12

256 kb Flash Procesor ARM7TDMI 16 kb RAM Przerwania 6 Port 1 I/O 2 UART 6 PWM 2 CAN

13 Sprzęg procesowy (process interface) Mikrokontroler Sprzęg procesowy sygnały procesowe Czujniki i elementy wykonawcze Instalacja sterowana Sygnały procesowe Analogowe 4 20mA (0 20mA) 0 10V termopary, termometry rezystancyjne Dwustanowe 0 24V / 0,5A styk 0 5V (pomocnicze) Rts1F.doc 13

Sygnały procesowe Analogowe 4 20mA (0 20mA) 0 10V termopary,

14 Izolacja galwaniczna Optoizolacja Przekaźnik Przetwornica napięcia +5V Generator Prostownik +5V Rts1F.doc 14

Podobne dokumenty

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Wykład 2 Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów