SCALONY LICZNIK CZASU Z DWUSTOPNIOWĄ INTERPOLACJĄ

Save this PDF as:
 WORD  PNG  TXT  JPG

Wielkość: px
Rozpocząć pokaz od strony:

Download "SCALONY LICZNIK CZASU Z DWUSTOPNIOWĄ INTERPOLACJĄ"

Transkrypt

1 Rafał SZYMANOWSKI, Józef KALISZ WAT, Instytut Telekomunikacji SCALONY LICZNIK CZASU Z DWUSTOPNIOWĄ INTERPOLACJĄ Opisany jest precyzyjny licznik czasu z dwustopniową interpolacją wykonany w programowalnym układzie scalonym CMOS FPGA. Uzyskano rozdzielczość pomiaru równą 200 ps w zakresie pomiarowym od 0 do 167 ms. Maksymalny błąd liniowości sumacyjnej w użytych dwu konwerterach czasowo-cyfrowych wynosi 312 ps. W celu zmniejszenia błędu liniowości zastosowano programową korekcję charakterystyk nieliniowości sumacyjnych konwerterów i uzyskano standardową niepewność pomiarową licznika poniżej 140 ps. Do stabilizacji opóźnień czasowych układu FPGA wprowadzono pętlę DLL. INTEGRATED TIME COUNTER WITH TWO-STAGE INTERPOLATION The precision time counter with two-stage interpolation, integrated on a single CMOS FPGA device is presented. The resolution about 200 ps has been achieved in the measurement range ms. The maximum differential nonlinearity (DNL) is 312 ps. The correction of the linearity error is implemented and the standard measurement uncertainty below 140 ps is achieved. Delay-locked loop (DLL) is used for stabilization of the propagation time of delay elements. 1. WSTĘP W scalonych licznikach czasu, wykonywanych w technologii CMOS FPGA stosuje się cyfrowe konwertery czasowo-cyfrowe, które zawierają linie opóźniające, decydujące o dokładności pomiaru [1-3]. Aby uzyskać rozdzielczość konwertera równą 200 ps w zakresie pomiarowym 10 ns, linie opóźniające muszą zawierać co najmniej 50 komórek [2, 3]. W tak długich liniach uzyskanie jednakowych czasów propagacji wszystkich komórek jest praktycznie niemożliwe. Wpływa to niekorzystnie na nieliniowość konwersji i tym samym na dokładność pomiarów. Ponadto długie linie opóźniające są stosunkowo wrażliwe na zmiany temperatury otoczenia i napięcia zasilającego. Istotne skrócenie linii można uzyskać w konwerterach o architekturze dwustopniowej zaprojektowanych po raz pierwszy w technologii CMOS ASIC [4, 5]. Jednak projektowanie i realizacja liczników czasu w technologii ASIC są długotrwałe i bardzo kosztowne. Możliwości projektowania i budowy precyzyjnych liczników czasu z użyciem cyfrowych układów programowalnych (CPLD, FPGA) pozostają zatem aktualne. Opisany poniżej scalony licznik czasu wykorzystuje dwustopniową interpolację czasu w układzie CMOS FPGA. Pomiar odcinka czasu T przez

2 licznik opiera się na metodzie Nutta [6], w której dwie skrajne części T A i T B są określane przez dwa odrębne interpolatory (rys. 1). Rys. 1. Zasada pomiaru odcinka czasu metodą Nutta Fig. 1. The Nutt principle of time interval measurement 2. INTERPOLATOR DWUSTOPNIOWY Schemat logiczny zaprojektowanego interpolatora dwustopniowego przedstawia rys. 2. Jest on synchronizowany przez sygnał zegarowy o częstotliwości f o = 100 MHz, czyli o okresie T o = 10 ns. Linia opóźniająca dzieli zakres pomiarowy interpolatora (T o ) na pięć podzakresów. Po wystąpieniu zmiany L/H sygnału ST, przerzutnik (Q5a..Q1a), który pierwszy zmieni poziom na swoim wyjściu z L na H, blokuje poprzez bramkę AND poprzedzający go przerzutnik przed zmianą L/H. Wynik pomiaru w tym stopniu jest określany na podstawie sygnałów R5..R1. W ten sposób otrzymuje się na wyjściu dane w kodzie 1 z 5. Sygnał ST SYNC wyznacza koniec odcinka czasu mierzonego w drugim stopniu interpolacji. W celu zmniejszenia wpływu efektu metastabilności na sygnał ST SYNC zastosowano podwójne synchronizatory w każdym podzakresie pierwszego stopnia interpolacji [7, 8]. Drugi stopień interpolacji zawiera różnicową linię opóźniającą, pokazaną na rys. 3 [2]. Jest to łańcuch komórek opóźniających, z których każda zawiera przerzutnik zatrzaskowy DL o opóźnianiu τ DL i bufor B o opóźnieniu τ B, przy czym τ DL > τ B. Rozdzielczość pomiaru wynosi q = τ DL τ B, a zakres pomiarowy odpowiada podzakresom pierwszego stopnia. Mierzony odcinek czasu jest wyznaczany przez numer zatrzasku, na którego wyjściu ustalony zostanie poziom H. Bufor o opóźnieniu τ ST T o (rys. 2) umożliwia ograniczenie zakresu pomiarowego linii do wartości T o / 5 = 2 ns. Ponieważ szerokość podzakresu pomiarowego (przedział kwantowania) w pierwszym stopniu interpolacji określa liczbę aktywnych komórek różnicowej linii opóźniającej w drugim stopniu interpolacji, to charakterystyka przetwarzania interpolatora jest tworzona

3 przez złożenie pięciu tych samych charakterystyk czasowo-cyfrowych drugiego stopnia interpolacji. Wynik pomiaru odcinka czasu T I w interpolatorze jest zatem równy T r 2 = k= 1 = ( n n M k 1 ) q, 0 TI < To, M 0 I (1) 0, gdzie: r numer podzakresu pierwszego stopnia interpolacji, w którym pojawiło się zbocze narastające sygnału ST (r = 1..5), n 1 numer pierwszej aktywnej komórki w różnicowej linii opóźniającej dla podzakresu k = r pierwszego stopnia interpolacji, n 2 numer komórki linii różnicowej, na której wyjściu ustalił się poziom H, M k liczba aktywnych komórek różnicowej linii opóźniającej dla podzakresu k pierwszego stopnia interpolacji, 5 q = T o / M k rozdzielczość interpolatora. k = 1 Rys. 2. Schemat interpolatora dwustopniowego Fig. 2. Block diagram of the two-stage interpolator

4 Rys. 3. Schemat cyfrowej różnicowej linii opóźniającej Fig. 3. Logic diagram of the differential delay line 3. SCALONY LICZNIK CZASU CMOS FPGA Schemat blokowy zaprojektowanego licznika czasu przedstawia rys. 4. Licznik zawiera: detektor wejściowy, pętlę DLL, interpolatory torów START i STOP, konwertery kodów, 24-bitowy licznik główny oraz multiplekser grupowy MUX. W przypadku użycia jednej (wspólnej) linii opóźniającej dla pierwszego stopnia interpolacji i pętli DLL, wzmacniacz zasilający wymuszał napięcie powyżej dopuszczalnej wartości 6,5 V [9]. Było to spowodowane dużym obciążeniem wyjść poszczególnych buforów opóźniających, czyli dużym opóźnieniem linii. Dlatego zastosowano dwie osobne linie opóźniające. Użyte cyfrowe linie różnicowe umożliwiają konwersję czasowo-cyfrową z rozdzielczością 200 ps. Dla uzyskania zakresu pomiarowego T o / 5 = 2 ns należy użyć dziesięciu komórek opóźniających. Biorąc pod uwagę rozrzut technologiczny, dodano po pięć komórek na początku i na końcu linii. Zatem każda linia zawiera łącznie dwadzieścia komórek, czyli trzykrotnie mniej niż w interpolatorze jednostopniowym [2]. W celu zapewnienia stabilizacji parametrów czasowych zaprojektowanych linii opóźniających i pozostałych elementów licznika wprowadzono pętlę DLL. Istota metody stabilizacji opóźnienia polega na wprowadzeniu ograniczonych zmian napięcia zasilania licznika U CC z układu zewnętrznego, który tworzą filtr dolnoprzepustowy i wzmacniacz zasilający [10]. Napięcie zasilające układ scalony jest regulowane automatycznie w zakresie od 4,5 V do 6,5 V.

5 Rys. 4. Schemat blokowy licznika czasu z dwustopniową interpolacją, wykonanego w układzie CMOS FPGA Fig. 4. Block diagram of the time counter with two-stage interpolation integrated on a single CMOS FPGA device 4. BADANIA W celu wyznaczenia metodą statystyczną charakterystyk przetwarzania interpolatorów, wykonano serię pomiarów odcinków czasu o rozkładzie równomiernym w obrębie okresu T o [11]. W torze START uzyskano 53 kanały pomiarowe (przedziały kwantowania), czyli rozdzielczość pomiaru jest równa LSB Start = T o / 53 = 189 ps. Natomiast w torze STOP rozdzielczość wynosi LSB Stop = 196 ps (51 kanałów pomiarowych). Maksymalne wartości nieliniowości sumacyjnej są równe INL max = 1,65 LSB Start w torze START, czyli 312 ps oraz INL max 1,1 LSB Stop (216 ps) w torze STOP (rys. 5 i rys. 6). Wartości te są trzy razy mniejsze w porównaniu do nieliniowości sumacyjnej licznika czasu z pojedynczą interpolacją, wykonanym w tej samej technologii pasic1 [3, 9]. W celu zmniejszenia błędu liniowości zastosowano programową korekcję, której wynik przedstawiają rys. 7 i rys. 8. Maksymalna wartość nieliniowości sumacyjnej nie przekracza 0,1 LSB w obu torach pomiarowych START i STOP. Jak wykazano w [12] standardowa niepewność pomiaru (błąd losowy) licznika czasu jest okresowa (z okresem równym T o ). Zatem w celu wyznaczenia jej wartości wykonano pomiary odcinków czasu w obrębie okresu T o zegara referencyjnego. Do pomiarów użyto zestawu 11 kabli koncentrycznych, których opóźnienia różnią się o 1 ns. Dla każdego odcinka czasu wykonano pomiarów. Wartości odchyleń standardowych jako estymatorów standardowej niepewności pomiaru, z korekcją i bez korekcji nieliniowości interpolatorów

6 przedstawia rys. 9. Przedstawione wykresy potwierdzają skuteczność dwustopniowej interpolacji, ponieważ standardowa niepewność pomiaru bez korekcji nie przekracza rozdzielczości interpolatorów. Z korekcją jej wartość średnia jest równa 121 ps. Dla zaprojektowanej linii opóźniającej zawartej w pętli DLL uzyskano napięcie zasilające U CC równe 5,48 V. Rys. 5. Nieliniowość sumacyjna interpolatora w torze START Fig. 5. Integral nonlinearity in START channel Rys. 6. Nieliniowość sumacyjna interpolatora w torze STOP Fig. 6. Integral nonlinearity in STOP channel Rys. 7. Nieliniowość sumacyjna interpolatora w torze START po korekcji programowej Fig. 7. Corrected integral nonlinearity in START channel

7 Rys. 8. Nieliniowość sumacyjna interpolatora w torze STOP po korekcji programowej Fig. 8. Corrected integral nonlinearity in STOP channel Rys. 9. Odchylenie standardowe pomiaru odcinka czasu T w obrębie okresu T o = 10 ns bez korekcji oraz z korekcją nieliniowości interpolatorów Fig. 9. Standard deviation of the time interval measurement with uncorrected and corrected linearity error 5. WNIOSKI Jak wykazano, możliwe jest wykonanie licznika czasu z dwustopniową interpolacją w układzie CMOS FPGA. Zasoby logiczne zastosowanego układu scalonego QL12X16 zostały wykorzystane w 80 %, czyli użyto 152 makrokomórki z dostępnych 192 [9]. Zastosowanie metody dwustopniowej interpolacji ponad dwukrotnie zmniejszyło złożoność licznika czasu w strukturze FPGA w porównaniu z pojedynczą interpolacją [3]. LITERATURA 1. Kalisz J., Review of methods for time interval measurements with picosecond resolution, Metrologia (41), 2004, pp Kalisz J., Szplet R., Pasierbiński J., Poniecki A., Field-Programmable-Gate-Array-based time-to-digital converter with 200-ps resolution, IEEE Trans. Instrum. Meas., Vol. 46, No. 1, February 1997, pp 51-55

8 3. Kalisz J., Szplet R., Pełka R., Poniecki A., Single-chip interpolating time counter with 200-ps resolution and 43-s range, IEEE Trans. Instrum. Meas., Vol. 46, No. 4, August 1997, pp Mäntyniemi A., Rahkonen T., Kostamovaara J., A high resolution digital CMOS time-todigital converter based on nested delay locked loops, IEEE Intern. Symp. on Circuits and Systems (ISCAS 99), Orlando, FL, USA, 1999, Vol. II, pp II.537-II Mäntyniemi A., Rahkonen T., Kostamovaara J., An integrated digital CMOS time-todigital converter with 92 ps LSB, Midwest Symp. on Circuits and Systems, Notre Dame, Indiana, USA, 9-12 August 1998, pp Nutt R., Digital time intervalometer, Rev. Sci. Instrum., Vol. 39, No. 9, September 1968, pp Kalisz J., Podstawy elektroniki cyfrowej, wyd. 4, WKŁ, Warszawa Szymanowski R., Metastability effects in a two-stage time interpolator, Metrology and Measurement Systems, Vol. X, No. 3, 2003, pp QuickLogic Corporation, QuickLogic data book, Kalisz J., Orżanowski T., Szplet R., Delay-locked loop technique for stabilization of internal delay of CMOS FPGA devices, Electronics Letters, Vol. 36, No. 14, 6th July 2000, pp Pełka R., Kalisz J., Szplet R., Nonlinearity correction of the integrated time-to-digital converter with direct coding, IEEE Trans. Instrum. Meas., Vol. 46, No. 2, April 1997, pp Kalisz J., Pawłowski M., Pełka R., Error analysis and design of the Nutt time-interval digitiser with picosecond resolution, J. Phys. E: Sci. Instr., Vol. 20, 1987, pp ABSTRACT The integrated time counter on a single CMOS FPGA device has been designed. The time interval measurement is based on a 24-bit counter and a parallel two-stage interpolation used separately in START and STOP channels. The first coarse interpolator consists of a 5-element delay line. This provides 5 different phases of reference clock for synchronizing the input signals (START, STOP). The first synchronizing signal is found by 5-input OR gate, the output of which is fed as a strobe signal to the fine interpolator. The phase difference between synchronized signal and input pulse (START or STOP) is measured by the fine interpolator. In the fine interpolator two tapped delay lines working in differential mode are used. The resolution about 200 ps has been achieved in the measurement range ms. The maximum differential nonlinearity (DNL) in both interpolators is 312 ps. As a result of the correction of the linearity error the standard measurement uncertainty below 140 ps (rms) was achieved. Delay-locked loop (DLL) was used for stabilization of the propagation time of delay elements.

Błąd kwantyzacji w interpolacyjnym liczniku czasu

Błąd kwantyzacji w interpolacyjnym liczniku czasu Biuletyn WAT Vol. LV, Numer specjalny, 006 Błąd kwantyzacji w interpolacyjnym liczniku czasu RAFAŁ SZYMANOWSKI Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, 00-908 Warszawa,

Bardziej szczegółowo

Precyzyjny licznik czasu i częstotliwości z interfejsem PCI

Precyzyjny licznik czasu i częstotliwości z interfejsem PCI Biuletyn WAT Vol. LV, Numer specjalny, 2006 Precyzyjny licznik czasu i częstotliwości z interfejsem PCI JÓZEF KALISZ, ZBIGNIEW JACHNA, RYSZARD SZPLET, KRZYSZTOF RÓŻYC Wojskowa Akademia Techniczna, Wydział

Bardziej szczegółowo

Zastosowanie interpolacyjnej metody pomiaru odcinka czasu do precyzyjnego pomiaru częstotliwości

Zastosowanie interpolacyjnej metody pomiaru odcinka czasu do precyzyjnego pomiaru częstotliwości BIULETYN WAT VOL. LVII, NR 2, 2008 Zastosowanie interpolacyjnej metody pomiaru odcinka czasu do precyzyjnego pomiaru częstotliwości ZBIGNIEW JACHNA, RYSZARD SZPLET, KRZYSZTOF RÓŻYC, KAMIL KLEPACKI Wojskowa

Bardziej szczegółowo

Struktury specjalizowane wykorzystywane w mikrokontrolerach

Struktury specjalizowane wykorzystywane w mikrokontrolerach Struktury specjalizowane wykorzystywane w mikrokontrolerach Przetworniki analogowo-cyfrowe i cyfrowoanalogowe Interfejsy komunikacyjne Zegary czasu rzeczywistego Układy nadzorujące Układy generacji sygnałów

Bardziej szczegółowo

Jacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego

Jacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego Jacek Szlachciak Urządzenia wirtualne systemu wieloparametrycznego Warszawa, 2009 1 1. Spektrometryczny przetwornik analogowo-cyfrowy (spectroscopy ADC) - wzmocnienie sygnału wejściowego (Conversion Gain

Bardziej szczegółowo

PROBLEMY PROJEKTOWE W PRECYZYJNEJ METROLOGII ODCINKÓW CZASU

PROBLEMY PROJEKTOWE W PRECYZYJNEJ METROLOGII ODCINKÓW CZASU Konf. MWK 2001, Metrologia wspomagana komputerowo, Rynia, 21-24 maja 2001, Tom 1, str. 117-165 PROBLEMY PROJEKTOWE W PRECYZYJNEJ METROLOGII ODCINKÓW CZASU Józef Kalisz 1, Ryszard Pełka 2, Ryszard Szplet

Bardziej szczegółowo

ĆWICZENIE nr 3. Badanie podstawowych parametrów metrologicznych przetworników analogowo-cyfrowych

ĆWICZENIE nr 3. Badanie podstawowych parametrów metrologicznych przetworników analogowo-cyfrowych Politechnika Łódzka Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych WWW.DSOD.PL LABORATORIUM METROLOGII ELEKTRONICZNEJ ĆWICZENIE nr 3 Badanie podstawowych parametrów metrologicznych przetworników

Bardziej szczegółowo

Podstawowe funkcje przetwornika C/A

Podstawowe funkcje przetwornika C/A ELEKTRONIKA CYFROWA PRZETWORNIKI CYFROWO-ANALOGOWE I ANALOGOWO-CYFROWE Literatura: 1. Rudy van de Plassche: Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe, WKŁ 1997 2. Marian Łakomy, Jan Zabrodzki:

Bardziej szczegółowo

PRZETWORNIKI C / A PODSTAWOWE PARAMETRY

PRZETWORNIKI C / A PODSTAWOWE PARAMETRY PRZETWORIKI C / A PODSTAWOWE PARAMETRY Rozdzielczość przetwornika C/A - Określa ją liczba - bitów słowa wejściowego. - Definiuje się ją równieŝ przez wartość związaną z najmniej znaczącym bitem (LSB),

Bardziej szczegółowo

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA BADANIE UKŁADÓW CYFROWYCH CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA 1. OGLĘDZINY Dokonać oględzin badanego układu cyfrowego określając jego:

Bardziej szczegółowo

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM Technika Cyfrowa Badanie Bramek Logicznych Opracował: mgr inż. Andrzej Biedka 1 BADANIE FUNKCJI LOGICZNYCH 1.1 Korzystając

Bardziej szczegółowo

Projektowanie systemów pomiarowych. 02 Dokładność pomiarów

Projektowanie systemów pomiarowych. 02 Dokładność pomiarów Projektowanie systemów pomiarowych 02 Dokładność pomiarów 1 www.technidyneblog.com 2 Jak dokładnie wykonaliśmy pomiar? Czy duża / wysoka dokładność jest zawsze konieczna? www.sparkfun.com 3 Błąd pomiaru.

Bardziej szczegółowo

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo / analogowe W cyfrowych systemach pomiarowych często zachodzi konieczność zmiany sygnału cyfrowego na analogowy, np. w celu

Bardziej szczegółowo

Badanie przetworników A/C i C/A

Badanie przetworników A/C i C/A 9 POLITECHNIKA POZNAŃSKA KATEDRA STEROWANIA I INŻYNIERII SYSTEMÓW Pracownia Układów Elektronicznych i Przetwarzania Sygnałów ELEKTRONICZNE SYSTEMY POMIAROWE Instrukcja do ćwiczeń laboratoryjnych Badanie

Bardziej szczegółowo

Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań

Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań Mirosław Firlej Opiekun: dr hab. inż. Marek Idzik Faculty of Physics and Applied Computer Science AGH University of

Bardziej szczegółowo

Przetwarzanie AC i CA

Przetwarzanie AC i CA 1 Elektroniki Elektroniki Elektroniki Elektroniki Elektroniki Katedr Przetwarzanie AC i CA Instrukcja do ćwiczenia laboratoryjnego opracował: Łukasz Buczek 05.2015 1. Cel ćwiczenia 2 Celem ćwiczenia jest

Bardziej szczegółowo

PODSTAWY ELEKTRONIKI TEMATY ZALICZENIOWE

PODSTAWY ELEKTRONIKI TEMATY ZALICZENIOWE PODSTAWY ELEKTRONIKI TEMATY ZALICZENIOWE 1. Wyznaczanie charakterystyk statycznych diody półprzewodnikowej a) Jakie napięcie pokaże woltomierz, jeśli wiadomo, że Uzas = 11V, R = 1,1kΩ a napięcie Zenera

Bardziej szczegółowo

Przetworniki analogowo-cyfrowe

Przetworniki analogowo-cyfrowe POLITECHNIKA ŚLĄSKA WYDZIAŁ INŻYNIERII ŚRODOWISKA I ENERGETYKI INSTYTUT MASZYN I URZĄDZEŃ ENERGETYCZNYCH LABORATORIUM ELEKTRYCZNE Przetworniki analogowo-cyfrowe (E-11) opracował: sprawdził: dr inż. Włodzimierz

Bardziej szczegółowo

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 10/14. KRZYSZTOF GOŁOFIT, Lublin, PL PIOTR ZBIGNIEW WIECZOREK, Warszawa, PL

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 10/14. KRZYSZTOF GOŁOFIT, Lublin, PL PIOTR ZBIGNIEW WIECZOREK, Warszawa, PL PL 225188 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 225188 (13) B1 (21) Numer zgłoszenia: 401523 (51) Int.Cl. G06F 7/58 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

Moduł wejść/wyjść VersaPoint

Moduł wejść/wyjść VersaPoint Analogowy wyjściowy napięciowo-prądowy o rozdzielczości 16 bitów 1 kanałowy Moduł obsługuje wyjście analogowe sygnały napięciowe lub prądowe. Moduł pracuje z rozdzielczością 16 bitów. Parametry techniczne

Bardziej szczegółowo

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Licznik elektroniczny - układ cyfrowy, którego zadaniem jest zliczanie wystąpień sygnału zegarowego. Licznik złożony

Bardziej szczegółowo

Język opisu sprzętu VHDL

Język opisu sprzętu VHDL Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów

Bardziej szczegółowo

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Politechnika Lubelska Wydział Elektrotechniki i Informatyki PRACA DYPLOMOWA MAGISTERSKA Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Marcin Narel Promotor: dr inż. Eligiusz

Bardziej szczegółowo

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz

Bardziej szczegółowo

Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7

Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7 Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi zastosowaniami wzmacniacza operacyjnego, poznanie jego charakterystyki przejściowej

Bardziej szczegółowo

Imię.. Nazwisko Nr Indeksu...

Imię.. Nazwisko Nr Indeksu... 1) Podaj różnicę pomiędzy szumem a zniekształceniem. 2) Podaj różnicę pomiędzy szumem a zakłóceniem. 3) Dlaczego sprawność wzmacniacza mocy jest istotna? 4) Podaj warunki jakie musi spełniać wzmacniacz

Bardziej szczegółowo

KOMPARACYJNY MIERNIK REZYSTANCJI IZOLACJI

KOMPARACYJNY MIERNIK REZYSTANCJI IZOLACJI ZESZYTY NAUKOWE POLITECHNIKI ŚLĄSKIEJ Seria: ELEKTRYKA z. 162 1998 Nr kol. 1395 Brunon SZADKOWSKI Eligiusz PASECKI Politechnika Śląska KOMPARACYJNY MIERNIK REZYSTANCJI IZOLACJI Streszczenie. W artykule

Bardziej szczegółowo

POLITECHNIKA ŚLĄSKA INSTYTUT AUTOMATYKI ZAKŁAD SYSTEMÓW POMIAROWYCH

POLITECHNIKA ŚLĄSKA INSTYTUT AUTOMATYKI ZAKŁAD SYSTEMÓW POMIAROWYCH POLITECHNIKA ŚLĄSKA INSTYTUT AUTOMATYKI ZAKŁAD SYSTEMÓW POMIAROWYCH Gliwice, wrzesień 2005 Pomiar napięcia przemiennego Cel ćwiczenia Celem ćwiczenia jest zbadanie dokładności woltomierza cyfrowego dla

Bardziej szczegółowo

Przetworniki A/C i C/A w systemach mikroprocesorowych

Przetworniki A/C i C/A w systemach mikroprocesorowych Przetworniki A/C i C/A w systemach mikroprocesorowych 1 Przetwornik A/C i C/A Przetworniki analogowo-cyfrowe (A/C) i cyfrowoanalogowe (C/A) to układy elektroniczne umożliwiające przesyłanie informacji

Bardziej szczegółowo

Imię.. Nazwisko Nr Indeksu...

Imię.. Nazwisko Nr Indeksu... (V) (V) (V) (V) Układy elektroniczne 2 Zestaw pytań przykładowych Łódź 213 1) Podaj różnicę pomiędzy szumem a zniekształceniem. 2) Podaj różnicę pomiędzy szumem a zakłóceniem. 3) Dlaczego sprawność wzmacniacza

Bardziej szczegółowo

Table of Contents. Table of Contents UniTrain-I Kursy UniTrain Kursy UniTrain: Technika cyfrowa. Lucas Nülle GmbH 1/7

Table of Contents. Table of Contents UniTrain-I Kursy UniTrain Kursy UniTrain: Technika cyfrowa. Lucas Nülle GmbH 1/7 Table of Contents Table of Contents UniTrain-I Kursy UniTrain Kursy UniTrain: Technika cyfrowa 1 2 2 3 Lucas Nülle GmbH 1/7 www.lucas-nuelle.pl UniTrain-I UniTrain is a multimedia e-learning system with

Bardziej szczegółowo

Synteza częstotliwości z pętlą PLL

Synteza częstotliwości z pętlą PLL Synteza częstotliwości z pętlą PLL. Cel ćwiczenia. Celem ćwiczenia jest zapoznanie się z zasadą działania pętli synchronizacji fazowej (PLL Phase Locked Loop). Ćwiczenie polega na zaprojektowaniu, uruchomieniu

Bardziej szczegółowo

PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE

PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE Paweł Bogumił BRYŁA IV rok Koło Naukowe Techniki Cyfrowej Dr inŝ. Wojciech Mysiński opiekun naukowy PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE Keywords: PAL, PLA, PLD, CPLD, FPGA, programmable device, electronic

Bardziej szczegółowo

Przetworniki A/C. Ryszard J. Barczyński, 2010 2015 Materiały dydaktyczne do użytku wewnętrznego

Przetworniki A/C. Ryszard J. Barczyński, 2010 2015 Materiały dydaktyczne do użytku wewnętrznego Przetworniki A/C Ryszard J. Barczyński, 2010 2015 Materiały dydaktyczne do użytku wewnętrznego Parametry przetworników analogowo cyfrowych Podstawowe parametry przetworników wpływające na ich dokładność

Bardziej szczegółowo

Przetworniki analogowo-cyfrowe (A/C)

Przetworniki analogowo-cyfrowe (A/C) Przetworniki analogowo-cyfrowe (A/C) Przetworniki analogowo-cyfrowe to urządzenia, przetwarzające ciągły analogowy sygnał wejściowy jedno wejście na odpowiadający mu dyskretny cyfrowy sygnał wyjściowy

Bardziej szczegółowo

Obsługa przetwornika ADC na mikrokontrolerze ATmega8 CEZARY KLIMASZ OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8

Obsługa przetwornika ADC na mikrokontrolerze ATmega8 CEZARY KLIMASZ OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8 OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8 Opracowanie zawiera treści różnych publikacji takich jak: książki, datasheety, strony internetowe Cezary Klimasz Kraków 2008 1 Spis treści 1. Wprowadzenie...

Bardziej szczegółowo

Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1.

Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1. Dodatek D 1. Przetwornik analogowo-cyfrowy 1.1. Schemat blokowy Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1. Rys. 1. Schemat blokowy przetwornika A/C Przetwornik

Bardziej szczegółowo

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja 0.1 29.10.2013 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące

Bardziej szczegółowo

ZESPÓŁ BADAWCZY METROLOGII CZASU

ZESPÓŁ BADAWCZY METROLOGII CZASU BADANIA W DZIEDZINACH WYSOKICH TECHNOLOGII WOJSKOWA AKADEMIA TECHNICZNA WYDZIAŁ ELEKTRONIKI ZESPÓŁ BADAWCZY METROLOGII CZASU Zespołem kieruje prof. Józef Kalisz, a w jego skład wchodzą obecnie (2010) dr

Bardziej szczegółowo

Imię i nazwisko (e mail) Grupa:

Imię i nazwisko (e mail) Grupa: Wydział: EAIiE Kierunek: Imię i nazwisko (e mail) Rok: Grupa: Zespół: Data wykonania: LABORATORIUM METROLOGII Ćw. 12: Przetworniki analogowo cyfrowe i cyfrowo analogowe budowa i zastosowanie. Ocena: Podpis

Bardziej szczegółowo

(12)OPIS PATENTOWY (19) PL (11)

(12)OPIS PATENTOWY (19) PL (11) RZECZPOSPOLITA POLSKA (12)OPIS PATENTOWY (19) PL (11) 178696 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 314900 (22) Data zgłoszenia: 19.06.1996 (51) Int.Cl.7: H03M 1/12 H01L

Bardziej szczegółowo

Architektura przetworników A/C. Adam Drózd

Architektura przetworników A/C. Adam Drózd Architektura przetworników A/C Adam Drózd Rozdział 1 Architektura przetworników A/C Rozwój techniki cyfrowej spowodował opacownie wielu zasad działania i praktycznych rozwiązań przetworników analogowo

Bardziej szczegółowo

Sprawozdanie z ćwiczenia na temat. Badanie dokładności multimetru cyfrowego dla funkcji pomiaru napięcia zmiennego

Sprawozdanie z ćwiczenia na temat. Badanie dokładności multimetru cyfrowego dla funkcji pomiaru napięcia zmiennego Szablon sprawozdania na przykładzie ćwiczenia badanie dokładności multimetru..... ================================================================== Stronę tytułową można wydrukować jak podano niżej lub

Bardziej szczegółowo

NOWA KONCEPCJA ZINTEGROWANYCH FOTODETEKTORÓW PÓŁPRZEWODNIKOWYCH *)

NOWA KONCEPCJA ZINTEGROWANYCH FOTODETEKTORÓW PÓŁPRZEWODNIKOWYCH *) Marian GILEWSKI Lech GRODZKI NOWA KONCEPCJA ZINTEGROWANYCH FOTODETEKTORÓW PÓŁPRZEWODNIKOWYCH *) STRESZCZENIE Stosowane obecnie konstrukcje torów pomiarowych promieniowania optycznego zawierają fotodetektory,

Bardziej szczegółowo

WYZNACZANIE NIEPEWNOŚCI POMIARU METODAMI SYMULACYJNYMI

WYZNACZANIE NIEPEWNOŚCI POMIARU METODAMI SYMULACYJNYMI WYZNACZANIE NIEPEWNOŚCI POMIARU METODAMI SYMULACYJNYMI Stefan WÓJTOWICZ, Katarzyna BIERNAT ZAKŁAD METROLOGII I BADAŃ NIENISZCZĄCYCH INSTYTUT ELEKTROTECHNIKI ul. Pożaryskiego 8, 04-703 Warszawa tel. (0)

Bardziej szczegółowo

Laboratorium Komputerowe Systemy Pomiarowe

Laboratorium Komputerowe Systemy Pomiarowe Jarosław Gliwiński, Łukasz Rogacz Laboratorium Komputerowe Systemy Pomiarowe ćw. Zastosowania wielofunkcyjnej karty pomiarowej Data wykonania: 06.03.08 Data oddania: 19.03.08 Celem ćwiczenia było poznanie

Bardziej szczegółowo

Zakres wymaganych wiadomości do testów z przedmiotu Metrologia. Wprowadzenie do obsługi multimetrów analogowych i cyfrowych

Zakres wymaganych wiadomości do testów z przedmiotu Metrologia. Wprowadzenie do obsługi multimetrów analogowych i cyfrowych Zakres wymaganych wiadomości do testów z przedmiotu Metrologia Ćwiczenie 1 Wprowadzenie do obsługi multimetrów analogowych i cyfrowych budowa i zasada działania przyrządów analogowych magnetoelektrycznych

Bardziej szczegółowo

Pomiar podstawowych parametrów liniowych układów scalonych

Pomiar podstawowych parametrów liniowych układów scalonych Instytut Fizyki ul Wielkopolska 15 70-451 Szczecin 5 Pracownia Elektroniki Pomiar podstawowych parametrów liniowych układów scalonych Zakres materiału obowiązujący do ćwiczenia: wzmacniacz operacyjny,

Bardziej szczegółowo

Komputerowe systemy pomiarowe. Podstawowe elementy sprzętowe elektronicznych układów pomiarowych

Komputerowe systemy pomiarowe. Podstawowe elementy sprzętowe elektronicznych układów pomiarowych Komputerowe systemy pomiarowe Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny laboratorium Wykład III Podstawowe elementy sprzętowe elektronicznych układów pomiarowych 1 - Linearyzatory, wzmacniacze, wzmacniacze

Bardziej szczegółowo

KATEDRA ELEKTRONIKI AGH WYDZIAŁ EAIIE. Dydaktyczny model 4-bitowego przetwornika C/A z siecią rezystorów o wartościach wagowych

KATEDRA ELEKTRONIKI AGH WYDZIAŁ EAIIE. Dydaktyczny model 4-bitowego przetwornika C/A z siecią rezystorów o wartościach wagowych KATEDRA ELEKTRONIKI AGH WYDZIAŁ EAIIE Przetworniki A/C i C/A Data wykonania LABORATORIUM TECHNIKI CYFROWEJ Skład zespołu: Dydaktyczny model 4-bitowego przetwornika C/A z siecią rezystorów o wartościach

Bardziej szczegółowo

POMIARY WYBRANYCH PARAMETRÓW TORU FONICZNEGO W PROCESORACH AUDIO

POMIARY WYBRANYCH PARAMETRÓW TORU FONICZNEGO W PROCESORACH AUDIO Politechnika Rzeszowska Katedra Metrologii i Systemów Diagnostycznych Laboratorium Elektroniczne przyrządy i techniki pomiarowe POMIARY WYBRANYCH PARAMETRÓW TORU FONICZNEGO W PROCESORACH AUDIO Grupa Nr

Bardziej szczegółowo

ćw. Symulacja układów cyfrowych Data wykonania: Data oddania: Program SPICE - Symulacja działania układów liczników 7490 i 7493

ćw. Symulacja układów cyfrowych Data wykonania: Data oddania: Program SPICE - Symulacja działania układów liczników 7490 i 7493 Laboratorium Komputerowe Wspomaganie Projektowania Układów Elektronicznych Jarosław Gliwiński, Paweł Urbanek 1. Cel ćwiczenia ćw. Symulacja układów cyfrowych Data wykonania: 16.05.08 Data oddania: 30.05.08

Bardziej szczegółowo

Zakład Techniki Cyfrowej. Tematy prac dyplomowych na rok akademicki 2011-2012

Zakład Techniki Cyfrowej. Tematy prac dyplomowych na rok akademicki 2011-2012 Tematy prac dyplomowych na rok akademicki 2011-2012 Temat: Badanie właściwości pamięci hierarchicznych w systemach mikroprocesorowych Promotor: prof. dr hab. inż. Ryszard Pełka e-mail: rpelka@wel.wat.edu.pl,

Bardziej szczegółowo

Metoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym

Metoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym Bi u l e t y n WAT Vo l. LXI, Nr 3, 2012 Metoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym Bronisław Stec, Czesław Rećko Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Radioelektroniki,

Bardziej szczegółowo

Projektowania Układów Elektronicznych CAD Laboratorium

Projektowania Układów Elektronicznych CAD Laboratorium Projektowania Układów Elektronicznych CAD Laboratorium ĆWICZENIE NR 3 Temat: Symulacja układów cyfrowych. Ćwiczenie demonstruje podstawowe zasady analizy układów cyfrowych przy wykorzystaniu programu PSpice.

Bardziej szczegółowo

Wpływ szumu na kluczowanie fazy (BPSK)

Wpływ szumu na kluczowanie fazy (BPSK) Politechnika Warszawska Wydział Elektryczny Laboratorium Teletechniki Skrypt do ćwiczenia T.9 Wpływ szumu na kluczowanie fazy () . Wpływ szumu na kluczowanie fazy () Ćwiczenie ma na celu wyjaśnienie wpływu

Bardziej szczegółowo

Wzmacniacze różnicowe

Wzmacniacze różnicowe Wzmacniacze różnicowe 1. Cel ćwiczenia : Zapoznanie się z podstawowymi układami wzmacniaczy różnicowych zbudowanych z wykorzystaniem wzmacniaczy operacyjnych. 2. Wprowadzenie Wzmacniacze różnicowe są naj

Bardziej szczegółowo

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132 Skład zespołu: 1. 2. 3. 4. KTEDR ELEKTRONIKI G Wydział EIiE LBORTORIUM TECNIKI CYFROWEJ Data wykonania: Suma punktów: Grupa Ocena 1 Bramki TTL i CMOS 7400, 74S00, 74C00, 74CT00, 7403, 74132 I. Konspekt

Bardziej szczegółowo

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole

Bardziej szczegółowo

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32 Zachodniopomorski Uniwersytet Technologiczny WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM TECHNIKA MIKROPROCESOROWA PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

Bardziej szczegółowo

Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości.

Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości. Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości. Program ćwiczenia: 1. Pomiar częstotliwości z wykorzystaniem licznika 2. Pomiar okresu z wykorzystaniem licznika 3. Obserwacja działania pętli synchronizacji

Bardziej szczegółowo

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające Zapamiętywanie wartości wybranych zmiennych binarnych, jak również sekwencji tych wartości odbywa się w układach

Bardziej szczegółowo

Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1

Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe Platforma sprzętowa Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Program wykładu Architektura układów FPGA Rodzina Xilinx Spartan-6

Bardziej szczegółowo

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY Cel ćwiczenia Zapoznanie się z budową i zasadą działania rejestrów cyfrowych wykonanych w ramach TTL. Zestawienie przyrządów i połączenie rejestru by otrzymać

Bardziej szczegółowo

Discretization of continuous signals (M 19) Dyskretyzacja sygnałów ciągłych

Discretization of continuous signals (M 19) Dyskretyzacja sygnałów ciągłych SILESIAN UNIVESITY OF TECHNOLOGY FACULTY OF ENERGY AND ENVIRONMENTAL ENGINEERING INSTITUTE OF POWER ENGINEERING AND TURBOMACHINERY POLITECHNIKA ŚLĄSKA WYDZIAŁ INŻYNIERII ŚRODOWISKA I ENERGETYKI INSTYTUT

Bardziej szczegółowo

Laboratorium Telewizji Cyfrowej

Laboratorium Telewizji Cyfrowej Laboratorium Telewizji Cyfrowej Badanie wybranych elementów sieci TV kablowej Jarosław Marek Gliwiński Robert Sadowski Przemysław Szczerbicki Paweł Urbanek 14 maja 2009 1 Cel ćwiczenia Celem ćwiczenia

Bardziej szczegółowo

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL. CEL ĆWICZENIA Celem ćwiczenia jest poznanie zasad działania, budowy i właściwości podstawowych funktorów logicznych wykonywanych w jednej z najbardziej rozpowszechnionych

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Schemat ogólny X Y Układ kombinacyjny S Z Pamięć Zegar Działanie układu Zmiany wartości wektora S możliwe tylko w dyskretnych chwilach czasowych

Bardziej szczegółowo

Wielkość analogowa w danym przedziale swojej zmienności przyjmuje nieskończoną liczbę wartości.

Wielkość analogowa w danym przedziale swojej zmienności przyjmuje nieskończoną liczbę wartości. TECHNOLOGE CYFOWE kłady elektroniczne. Podzespoły analogowe. Podzespoły cyfrowe Wielkość analogowa w danym przedziale swojej zmienności przyjmuje nieskończoną liczbę wartości. Wielkość cyfrowa w danym

Bardziej szczegółowo

MIERNIKI MAŁYCH CZĘSTOTLIWOŚCI DO ZASTOSOWAŃ SYSTEMOWYCH

MIERNIKI MAŁYCH CZĘSTOTLIWOŚCI DO ZASTOSOWAŃ SYSTEMOWYCH Materiały XXXVI Międzyuczelnianej onferencji Metrologów MM 04 Janusz OCIEPA, Adam RZYWAŹNIA, Stefan GIŻEWSI Politechnika Wrocławska Wydziału Elektroniki Zakład Wydziałowy Miernictwa i Systemów Pomiarowych

Bardziej szczegółowo

Przykładowe zadanie praktyczne

Przykładowe zadanie praktyczne Przykładowe zadanie praktyczne Opracuj projekt realizacji prac związanych z uruchomieniem i testowaniem kodera i dekodera PCM z układem scalonym MC 145502 zgodnie z zaleceniami CCITT G.721 (załączniki

Bardziej szczegółowo

PROEKOLOGICZNE METODY KONDYCJONOWANIA SYGNAŁÓW POMIAROWYCH

PROEKOLOGICZNE METODY KONDYCJONOWANIA SYGNAŁÓW POMIAROWYCH II Krajowa Konferencja Naukowo-Techniczna EKOLOGIA W ELEKTRONICE Przemysłowy Instytut Elektroniki Warszawa, 5-6.12.2002 PROEKOLOGICZNE METODY KONDYCJONOWANIA SYGNAŁÓW POMIAROCH Paweł STUDZIŃSKI Przemysłowy

Bardziej szczegółowo

Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości.

Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości. Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości. Program ćwiczenia: 1. Pomiar częstotliwości z wykorzystaniem licznika 2. Pomiar okresu z wykorzystaniem licznika 3. Obserwacja działania pętli synchronizacji

Bardziej szczegółowo

Badanie właściwości tłumienia zakłóceń woltomierza z przetwornikiem A/C z dwukrotnym całkowaniem

Badanie właściwości tłumienia zakłóceń woltomierza z przetwornikiem A/C z dwukrotnym całkowaniem Ćwiczenie 7 Badanie właściwości tłumienia zakłóceń woltomierza z przetwornikiem A/C z dwukrotnym całkowaniem PODSAWY EOREYCZNE PRZEWORNIK ANALOGOWO CYFROWEGO Z DWKRONYM CAŁKOWANIEM. SCHEMA BLOKOWY I ZASADA

Bardziej szczegółowo

PROGRAMOWE METODY POMIARU CZASU W SYSTEMACH OPERACYJNYCH WINDOWS

PROGRAMOWE METODY POMIARU CZASU W SYSTEMACH OPERACYJNYCH WINDOWS Michał Maćkowski, Maciej Wawrzyniak olitechnika oznańska, Instytut Elektroniki i elekomunikacji 6-965 oznań, ul iotrowo 3A mmackow@et.put.poznan.pl; mwawrz@et.put.poznan.pl 25 oznańskie Warsztaty elekomunikacyjne

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

Ćw. 7 Przetworniki A/C i C/A

Ćw. 7 Przetworniki A/C i C/A Ćw. 7 Przetworniki A/C i C/A 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z zasadami przetwarzania sygnałów analogowych na cyfrowe i cyfrowych na analogowe poprzez zbadanie przetworników A/C i

Bardziej szczegółowo

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55 Układy cyfrowe Funkcje logiczne AND A B X = A B... 2/55 Funkcje logiczne OR A B X = A + B NOT A A... 3/55 Twierdzenia algebry Boole a A + B = B + A A B = B A A + B + C = A + (B+C( B+C) ) = (A+B( A+B) )

Bardziej szczegółowo

Przetworniki analogowo - cyfrowe CELE ĆWICZEŃ PODSTAWY TEORETYCZNE Zasada pracy przetwornika A/C

Przetworniki analogowo - cyfrowe CELE ĆWICZEŃ PODSTAWY TEORETYCZNE Zasada pracy przetwornika A/C Przetworniki analogowo - cyfrowe CELE ĆWICZEŃ Zrozumienie zasady działania przetwornika analogowo-cyfrowego. Poznanie charakterystyk przetworników ADC0804 i ADC0809. Poznanie aplikacji układów ADC0804

Bardziej szczegółowo

Przetworniki. Przetworniki / Transducers. Transducers. Przetworniki z serii PNT KON PNT CON Series Transducers

Przetworniki. Przetworniki / Transducers. Transducers. Przetworniki z serii PNT KON PNT CON Series Transducers Przetworniki Transducers Przetworniki z serii PNT KON PNT CON Series Transducers Właściwości techniczne / Features Przetworniki napięcia, prądu, częstotliwości, mocy z serii PNT KON PNT CON Series transducer

Bardziej szczegółowo

PRECYZYJNY SYNCHRONIZOWANY GENERATOR DWUFAZOWY

PRECYZYJNY SYNCHRONIZOWANY GENERATOR DWUFAZOWY Materiały VI Międzyuczelnianej Konferencji Metrologów MKM 04 _ Politechnika Śląska Instytut Metrologii i Automatyki Elektrotechnicznej PRECYZYJY SYCHROIZOWAY GEERATOR DWUFAZOWY W pracy przedstawiono układ

Bardziej szczegółowo

Uśrednianie napięć zakłóconych

Uśrednianie napięć zakłóconych Politechnika Rzeszowska Katedra Metrologii i Systemów Diagnostycznych Laboratorium Miernictwa Elektronicznego Uśrednianie napięć zakłóconych Grupa Nr ćwicz. 5 1... kierownik 2... 3... 4... Data Ocena I.

Bardziej szczegółowo

Podstawy elektroniki cz. 2 Wykład 2

Podstawy elektroniki cz. 2 Wykład 2 Podstawy elektroniki cz. 2 Wykład 2 Elementarne prawa Trzy elementarne prawa 2 Prawo Ohma Stosunek natężenia prądu płynącego przez przewodnik do napięcia pomiędzy jego końcami jest stały R U I 3 Prawo

Bardziej szczegółowo

Bezprzewodowy pomiar temperatury z wykorzystaniem rezonatora. rezonator kwarcowy z akustyczną poprzeczną falą powierzchniową

Bezprzewodowy pomiar temperatury z wykorzystaniem rezonatora. rezonator kwarcowy z akustyczną poprzeczną falą powierzchniową Bezprzewodowy pomiar temperatury z wykorzystaniem rezonatora kwarcowego z akustyczną poprzeczną falą powierzchniową Tadeusz Wróbel, Ernest Brzozowski Instytut Technologii Materiałów Elektronicznych ul.

Bardziej szczegółowo

Wykład 9. Terminologia i jej znaczenie. Cenzurowanie wyników pomiarów.

Wykład 9. Terminologia i jej znaczenie. Cenzurowanie wyników pomiarów. Wykład 9. Terminologia i jej znaczenie. Cenzurowanie wyników pomiarów.. KEITHLEY. Practical Solutions for Accurate. Test & Measurement. Training materials, www.keithley.com;. Janusz Piotrowski: Procedury

Bardziej szczegółowo

Układy FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek

Układy FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek Układy FPGA Programowalne Układy Cyfrowe dr inż. Paweł Russek Program wykładu Geneza Technologia Struktura Funktory logiczne, sieć połączeń, bloki we/wy Współczesne układy FPGA Porównanie z ASIC Literatura

Bardziej szczegółowo

Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki

Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki Temat ćwiczenia: Przetwornica impulsowa DC-DC typu buck

Bardziej szczegółowo

Cyfrowy pomiar czasu i częstotliwości Przetwarzanie sygnałów pomiarowych (analogowych)

Cyfrowy pomiar czasu i częstotliwości Przetwarzanie sygnałów pomiarowych (analogowych) Cyfrowy pomiar czasu i częstotliwości Przetwarzanie sygnałów pomiarowych (analogowych) Wykład 10 2/38 Cyfrowy pomiar czasu i częstotliwości 3/38 Generatory, rezonatory, kwarce f w temperatura pracy np.-10

Bardziej szczegółowo

DATAFLEX. Momentomierz DATAFLEX. Aktualizowany na bieżąco katalog dostępny na stronie

DATAFLEX. Momentomierz DATAFLEX. Aktualizowany na bieżąco katalog dostępny na stronie 315 Spis treści 316 Opis urządzenia 317 Typ 16/10, 16/30, 16/50 318 NEW Typ 32/100, 32/300, 32/500 319 Typ 22/20, 22/50, 22/100 320 Typ 42/200, 42/500, 42/1000 321 Typ 85/2000, 85/5000, 85/10000 322 Typ

Bardziej szczegółowo

Układy reprogramowalne i SoC Implementacja w układach FPGA

Układy reprogramowalne i SoC Implementacja w układach FPGA Układy reprogramowalne i SoC Implementacja w układach FPGA Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez

Bardziej szczegółowo

ANALIZATOR TOPAS 1000 (FLUKE 1760) POMIARY PARAMETRÓW JAKOŚCI ENERGII ELEKTRYCZNEJ

ANALIZATOR TOPAS 1000 (FLUKE 1760) POMIARY PARAMETRÓW JAKOŚCI ENERGII ELEKTRYCZNEJ ANALIZATOR TOPAS 1000 (FLUKE 1760) POMIARY PARAMETRÓW JAKOŚCI ENERGII ELEKTRYCZNEJ dr inż. Andrzej Firlit dr inż. Robert Jarocha Laboratorium Jakości Energii Elektrycznej AKADEMIA GÓRNICZO-HUTNICZA im.

Bardziej szczegółowo

Układy sekwencyjne przerzutniki 2/18. Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1.

Układy sekwencyjne przerzutniki 2/18. Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1. Przerzutniki Układy sekwencyjne przerzutniki 2/18 Pojęcie przerzutnika Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1... x n ), 1-bitową pamięć oraz 1 wyjście

Bardziej szczegółowo

a) dolno przepustowa; b) górno przepustowa; c) pasmowo przepustowa; d) pasmowo - zaporowa.

a) dolno przepustowa; b) górno przepustowa; c) pasmowo przepustowa; d) pasmowo - zaporowa. EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2009/2010 Zadania dla grupy elektroniczno-telekomunikacyjnej na zawody I. stopnia 1 Na rysunku przedstawiony jest schemat

Bardziej szczegółowo

Gromadzenie danych. Przybliżony czas ćwiczenia. Wstęp. Przegląd ćwiczenia. Poniższe ćwiczenie ukończysz w czasie 15 minut.

Gromadzenie danych. Przybliżony czas ćwiczenia. Wstęp. Przegląd ćwiczenia. Poniższe ćwiczenie ukończysz w czasie 15 minut. Gromadzenie danych Przybliżony czas ćwiczenia Poniższe ćwiczenie ukończysz w czasie 15 minut. Wstęp NI-DAQmx to interfejs służący do komunikacji z urządzeniami wspomagającymi gromadzenie danych. Narzędzie

Bardziej szczegółowo

PRZETWORNIKI A/C I C/A.

PRZETWORNIKI A/C I C/A. Przetworniki A/C i C/A 0 z 8 PRACOWNIA ENERGOELEKTRONICZNA w ZST Radom 2006/2007 PRZETWORNIKI A/C I C/A. Przed wykonaniem ćwiczenia powinieneś znać odpowiedzi na 4 pierwsze pytania i polecenia. Po wykonaniu

Bardziej szczegółowo

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu. DATA: Ćwiczenie nr 4 PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.pl 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie

Bardziej szczegółowo

Dzielnik T A [ o C] t PHL [ns] t PLH U DD [V] I CC. f max [MHz] Rys. obud. Prod Programowalny licznik/dzielnik przez n. Udd.

Dzielnik T A [ o C] t PHL [ns] t PLH U DD [V] I CC. f max [MHz] Rys. obud. Prod Programowalny licznik/dzielnik przez n. Udd. Dzielnik 4018 4018 Programowalny licznik/dzielnik przez n 4018 D D1 D2 Q3 D3 1 2 3 Q2 4 Q1 5 6 7 8 Udd Wejœcia Wyjœcie T R PE Dn Qn X H H X H H X H X X H X Qn X ount D- wejœcie sprzê enia D1-D5- wejœcia

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

Cyfrowe układy scalone c.d. funkcje

Cyfrowe układy scalone c.d. funkcje Cyfrowe układy scalone c.d. funkcje Ryszard J. Barczyński, 206 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Kombinacyjne układy cyfrowe

Bardziej szczegółowo