SCALONY LICZNIK CZASU Z DWUSTOPNIOWĄ INTERPOLACJĄ
|
|
- Kacper Jasiński
- 8 lat temu
- Przeglądów:
Transkrypt
1 Rafał SZYMANOWSKI, Józef KALISZ WAT, Instytut Telekomunikacji SCALONY LICZNIK CZASU Z DWUSTOPNIOWĄ INTERPOLACJĄ Opisany jest precyzyjny licznik czasu z dwustopniową interpolacją wykonany w programowalnym układzie scalonym CMOS FPGA. Uzyskano rozdzielczość pomiaru równą 200 ps w zakresie pomiarowym od 0 do 167 ms. Maksymalny błąd liniowości sumacyjnej w użytych dwu konwerterach czasowo-cyfrowych wynosi 312 ps. W celu zmniejszenia błędu liniowości zastosowano programową korekcję charakterystyk nieliniowości sumacyjnych konwerterów i uzyskano standardową niepewność pomiarową licznika poniżej 140 ps. Do stabilizacji opóźnień czasowych układu FPGA wprowadzono pętlę DLL. INTEGRATED TIME COUNTER WITH TWO-STAGE INTERPOLATION The precision time counter with two-stage interpolation, integrated on a single CMOS FPGA device is presented. The resolution about 200 ps has been achieved in the measurement range ms. The maximum differential nonlinearity (DNL) is 312 ps. The correction of the linearity error is implemented and the standard measurement uncertainty below 140 ps is achieved. Delay-locked loop (DLL) is used for stabilization of the propagation time of delay elements. 1. WSTĘP W scalonych licznikach czasu, wykonywanych w technologii CMOS FPGA stosuje się cyfrowe konwertery czasowo-cyfrowe, które zawierają linie opóźniające, decydujące o dokładności pomiaru [1-3]. Aby uzyskać rozdzielczość konwertera równą 200 ps w zakresie pomiarowym 10 ns, linie opóźniające muszą zawierać co najmniej 50 komórek [2, 3]. W tak długich liniach uzyskanie jednakowych czasów propagacji wszystkich komórek jest praktycznie niemożliwe. Wpływa to niekorzystnie na nieliniowość konwersji i tym samym na dokładność pomiarów. Ponadto długie linie opóźniające są stosunkowo wrażliwe na zmiany temperatury otoczenia i napięcia zasilającego. Istotne skrócenie linii można uzyskać w konwerterach o architekturze dwustopniowej zaprojektowanych po raz pierwszy w technologii CMOS ASIC [4, 5]. Jednak projektowanie i realizacja liczników czasu w technologii ASIC są długotrwałe i bardzo kosztowne. Możliwości projektowania i budowy precyzyjnych liczników czasu z użyciem cyfrowych układów programowalnych (CPLD, FPGA) pozostają zatem aktualne. Opisany poniżej scalony licznik czasu wykorzystuje dwustopniową interpolację czasu w układzie CMOS FPGA. Pomiar odcinka czasu T przez
2 licznik opiera się na metodzie Nutta [6], w której dwie skrajne części T A i T B są określane przez dwa odrębne interpolatory (rys. 1). Rys. 1. Zasada pomiaru odcinka czasu metodą Nutta Fig. 1. The Nutt principle of time interval measurement 2. INTERPOLATOR DWUSTOPNIOWY Schemat logiczny zaprojektowanego interpolatora dwustopniowego przedstawia rys. 2. Jest on synchronizowany przez sygnał zegarowy o częstotliwości f o = 100 MHz, czyli o okresie T o = 10 ns. Linia opóźniająca dzieli zakres pomiarowy interpolatora (T o ) na pięć podzakresów. Po wystąpieniu zmiany L/H sygnału ST, przerzutnik (Q5a..Q1a), który pierwszy zmieni poziom na swoim wyjściu z L na H, blokuje poprzez bramkę AND poprzedzający go przerzutnik przed zmianą L/H. Wynik pomiaru w tym stopniu jest określany na podstawie sygnałów R5..R1. W ten sposób otrzymuje się na wyjściu dane w kodzie 1 z 5. Sygnał ST SYNC wyznacza koniec odcinka czasu mierzonego w drugim stopniu interpolacji. W celu zmniejszenia wpływu efektu metastabilności na sygnał ST SYNC zastosowano podwójne synchronizatory w każdym podzakresie pierwszego stopnia interpolacji [7, 8]. Drugi stopień interpolacji zawiera różnicową linię opóźniającą, pokazaną na rys. 3 [2]. Jest to łańcuch komórek opóźniających, z których każda zawiera przerzutnik zatrzaskowy DL o opóźnianiu τ DL i bufor B o opóźnieniu τ B, przy czym τ DL > τ B. Rozdzielczość pomiaru wynosi q = τ DL τ B, a zakres pomiarowy odpowiada podzakresom pierwszego stopnia. Mierzony odcinek czasu jest wyznaczany przez numer zatrzasku, na którego wyjściu ustalony zostanie poziom H. Bufor o opóźnieniu τ ST T o (rys. 2) umożliwia ograniczenie zakresu pomiarowego linii do wartości T o / 5 = 2 ns. Ponieważ szerokość podzakresu pomiarowego (przedział kwantowania) w pierwszym stopniu interpolacji określa liczbę aktywnych komórek różnicowej linii opóźniającej w drugim stopniu interpolacji, to charakterystyka przetwarzania interpolatora jest tworzona
3 przez złożenie pięciu tych samych charakterystyk czasowo-cyfrowych drugiego stopnia interpolacji. Wynik pomiaru odcinka czasu T I w interpolatorze jest zatem równy T r 2 = k= 1 = ( n n M k 1 ) q, 0 TI < To, M 0 I (1) 0, gdzie: r numer podzakresu pierwszego stopnia interpolacji, w którym pojawiło się zbocze narastające sygnału ST (r = 1..5), n 1 numer pierwszej aktywnej komórki w różnicowej linii opóźniającej dla podzakresu k = r pierwszego stopnia interpolacji, n 2 numer komórki linii różnicowej, na której wyjściu ustalił się poziom H, M k liczba aktywnych komórek różnicowej linii opóźniającej dla podzakresu k pierwszego stopnia interpolacji, 5 q = T o / M k rozdzielczość interpolatora. k = 1 Rys. 2. Schemat interpolatora dwustopniowego Fig. 2. Block diagram of the two-stage interpolator
4 Rys. 3. Schemat cyfrowej różnicowej linii opóźniającej Fig. 3. Logic diagram of the differential delay line 3. SCALONY LICZNIK CZASU CMOS FPGA Schemat blokowy zaprojektowanego licznika czasu przedstawia rys. 4. Licznik zawiera: detektor wejściowy, pętlę DLL, interpolatory torów START i STOP, konwertery kodów, 24-bitowy licznik główny oraz multiplekser grupowy MUX. W przypadku użycia jednej (wspólnej) linii opóźniającej dla pierwszego stopnia interpolacji i pętli DLL, wzmacniacz zasilający wymuszał napięcie powyżej dopuszczalnej wartości 6,5 V [9]. Było to spowodowane dużym obciążeniem wyjść poszczególnych buforów opóźniających, czyli dużym opóźnieniem linii. Dlatego zastosowano dwie osobne linie opóźniające. Użyte cyfrowe linie różnicowe umożliwiają konwersję czasowo-cyfrową z rozdzielczością 200 ps. Dla uzyskania zakresu pomiarowego T o / 5 = 2 ns należy użyć dziesięciu komórek opóźniających. Biorąc pod uwagę rozrzut technologiczny, dodano po pięć komórek na początku i na końcu linii. Zatem każda linia zawiera łącznie dwadzieścia komórek, czyli trzykrotnie mniej niż w interpolatorze jednostopniowym [2]. W celu zapewnienia stabilizacji parametrów czasowych zaprojektowanych linii opóźniających i pozostałych elementów licznika wprowadzono pętlę DLL. Istota metody stabilizacji opóźnienia polega na wprowadzeniu ograniczonych zmian napięcia zasilania licznika U CC z układu zewnętrznego, który tworzą filtr dolnoprzepustowy i wzmacniacz zasilający [10]. Napięcie zasilające układ scalony jest regulowane automatycznie w zakresie od 4,5 V do 6,5 V.
5 Rys. 4. Schemat blokowy licznika czasu z dwustopniową interpolacją, wykonanego w układzie CMOS FPGA Fig. 4. Block diagram of the time counter with two-stage interpolation integrated on a single CMOS FPGA device 4. BADANIA W celu wyznaczenia metodą statystyczną charakterystyk przetwarzania interpolatorów, wykonano serię pomiarów odcinków czasu o rozkładzie równomiernym w obrębie okresu T o [11]. W torze START uzyskano 53 kanały pomiarowe (przedziały kwantowania), czyli rozdzielczość pomiaru jest równa LSB Start = T o / 53 = 189 ps. Natomiast w torze STOP rozdzielczość wynosi LSB Stop = 196 ps (51 kanałów pomiarowych). Maksymalne wartości nieliniowości sumacyjnej są równe INL max = 1,65 LSB Start w torze START, czyli 312 ps oraz INL max 1,1 LSB Stop (216 ps) w torze STOP (rys. 5 i rys. 6). Wartości te są trzy razy mniejsze w porównaniu do nieliniowości sumacyjnej licznika czasu z pojedynczą interpolacją, wykonanym w tej samej technologii pasic1 [3, 9]. W celu zmniejszenia błędu liniowości zastosowano programową korekcję, której wynik przedstawiają rys. 7 i rys. 8. Maksymalna wartość nieliniowości sumacyjnej nie przekracza 0,1 LSB w obu torach pomiarowych START i STOP. Jak wykazano w [12] standardowa niepewność pomiaru (błąd losowy) licznika czasu jest okresowa (z okresem równym T o ). Zatem w celu wyznaczenia jej wartości wykonano pomiary odcinków czasu w obrębie okresu T o zegara referencyjnego. Do pomiarów użyto zestawu 11 kabli koncentrycznych, których opóźnienia różnią się o 1 ns. Dla każdego odcinka czasu wykonano pomiarów. Wartości odchyleń standardowych jako estymatorów standardowej niepewności pomiaru, z korekcją i bez korekcji nieliniowości interpolatorów
6 przedstawia rys. 9. Przedstawione wykresy potwierdzają skuteczność dwustopniowej interpolacji, ponieważ standardowa niepewność pomiaru bez korekcji nie przekracza rozdzielczości interpolatorów. Z korekcją jej wartość średnia jest równa 121 ps. Dla zaprojektowanej linii opóźniającej zawartej w pętli DLL uzyskano napięcie zasilające U CC równe 5,48 V. Rys. 5. Nieliniowość sumacyjna interpolatora w torze START Fig. 5. Integral nonlinearity in START channel Rys. 6. Nieliniowość sumacyjna interpolatora w torze STOP Fig. 6. Integral nonlinearity in STOP channel Rys. 7. Nieliniowość sumacyjna interpolatora w torze START po korekcji programowej Fig. 7. Corrected integral nonlinearity in START channel
7 Rys. 8. Nieliniowość sumacyjna interpolatora w torze STOP po korekcji programowej Fig. 8. Corrected integral nonlinearity in STOP channel Rys. 9. Odchylenie standardowe pomiaru odcinka czasu T w obrębie okresu T o = 10 ns bez korekcji oraz z korekcją nieliniowości interpolatorów Fig. 9. Standard deviation of the time interval measurement with uncorrected and corrected linearity error 5. WNIOSKI Jak wykazano, możliwe jest wykonanie licznika czasu z dwustopniową interpolacją w układzie CMOS FPGA. Zasoby logiczne zastosowanego układu scalonego QL12X16 zostały wykorzystane w 80 %, czyli użyto 152 makrokomórki z dostępnych 192 [9]. Zastosowanie metody dwustopniowej interpolacji ponad dwukrotnie zmniejszyło złożoność licznika czasu w strukturze FPGA w porównaniu z pojedynczą interpolacją [3]. LITERATURA 1. Kalisz J., Review of methods for time interval measurements with picosecond resolution, Metrologia (41), 2004, pp Kalisz J., Szplet R., Pasierbiński J., Poniecki A., Field-Programmable-Gate-Array-based time-to-digital converter with 200-ps resolution, IEEE Trans. Instrum. Meas., Vol. 46, No. 1, February 1997, pp 51-55
8 3. Kalisz J., Szplet R., Pełka R., Poniecki A., Single-chip interpolating time counter with 200-ps resolution and 43-s range, IEEE Trans. Instrum. Meas., Vol. 46, No. 4, August 1997, pp Mäntyniemi A., Rahkonen T., Kostamovaara J., A high resolution digital CMOS time-todigital converter based on nested delay locked loops, IEEE Intern. Symp. on Circuits and Systems (ISCAS 99), Orlando, FL, USA, 1999, Vol. II, pp II.537-II Mäntyniemi A., Rahkonen T., Kostamovaara J., An integrated digital CMOS time-todigital converter with 92 ps LSB, Midwest Symp. on Circuits and Systems, Notre Dame, Indiana, USA, 9-12 August 1998, pp Nutt R., Digital time intervalometer, Rev. Sci. Instrum., Vol. 39, No. 9, September 1968, pp Kalisz J., Podstawy elektroniki cyfrowej, wyd. 4, WKŁ, Warszawa Szymanowski R., Metastability effects in a two-stage time interpolator, Metrology and Measurement Systems, Vol. X, No. 3, 2003, pp QuickLogic Corporation, QuickLogic data book, Kalisz J., Orżanowski T., Szplet R., Delay-locked loop technique for stabilization of internal delay of CMOS FPGA devices, Electronics Letters, Vol. 36, No. 14, 6th July 2000, pp Pełka R., Kalisz J., Szplet R., Nonlinearity correction of the integrated time-to-digital converter with direct coding, IEEE Trans. Instrum. Meas., Vol. 46, No. 2, April 1997, pp Kalisz J., Pawłowski M., Pełka R., Error analysis and design of the Nutt time-interval digitiser with picosecond resolution, J. Phys. E: Sci. Instr., Vol. 20, 1987, pp ABSTRACT The integrated time counter on a single CMOS FPGA device has been designed. The time interval measurement is based on a 24-bit counter and a parallel two-stage interpolation used separately in START and STOP channels. The first coarse interpolator consists of a 5-element delay line. This provides 5 different phases of reference clock for synchronizing the input signals (START, STOP). The first synchronizing signal is found by 5-input OR gate, the output of which is fed as a strobe signal to the fine interpolator. The phase difference between synchronized signal and input pulse (START or STOP) is measured by the fine interpolator. In the fine interpolator two tapped delay lines working in differential mode are used. The resolution about 200 ps has been achieved in the measurement range ms. The maximum differential nonlinearity (DNL) in both interpolators is 312 ps. As a result of the correction of the linearity error the standard measurement uncertainty below 140 ps (rms) was achieved. Delay-locked loop (DLL) was used for stabilization of the propagation time of delay elements.
Błąd kwantyzacji w interpolacyjnym liczniku czasu
Biuletyn WAT Vol. LV, Numer specjalny, 006 Błąd kwantyzacji w interpolacyjnym liczniku czasu RAFAŁ SZYMANOWSKI Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, 00-908 Warszawa,
Bardziej szczegółowoSynchronizacja sygnałów w interpolacyjnych licznikach czasu
BIULETYN WAT VOL. LVII, NR 4, 2008 Synchronizacja sygnałów w interpolacyjnych licznikach czasu RYSZARD SZPLET Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, 00-908 Warszawa,
Bardziej szczegółowoPrecyzyjny licznik czasu i częstotliwości z interfejsem PCI
Biuletyn WAT Vol. LV, Numer specjalny, 2006 Precyzyjny licznik czasu i częstotliwości z interfejsem PCI JÓZEF KALISZ, ZBIGNIEW JACHNA, RYSZARD SZPLET, KRZYSZTOF RÓŻYC Wojskowa Akademia Techniczna, Wydział
Bardziej szczegółowoZastosowanie interpolacyjnej metody pomiaru odcinka czasu do precyzyjnego pomiaru częstotliwości
BIULETYN WAT VOL. LVII, NR 2, 2008 Zastosowanie interpolacyjnej metody pomiaru odcinka czasu do precyzyjnego pomiaru częstotliwości ZBIGNIEW JACHNA, RYSZARD SZPLET, KRZYSZTOF RÓŻYC, KAMIL KLEPACKI Wojskowa
Bardziej szczegółowoStruktury specjalizowane wykorzystywane w mikrokontrolerach
Struktury specjalizowane wykorzystywane w mikrokontrolerach Przetworniki analogowo-cyfrowe i cyfrowoanalogowe Interfejsy komunikacyjne Zegary czasu rzeczywistego Układy nadzorujące Układy generacji sygnałów
Bardziej szczegółowoOPBOX ver USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych ze
OPBOX ver 2.0 - USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych ze OPBOX ver 2.0 - USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych Charakterystyka OPBOX 2.0 wraz z dostarczanym oprogramowaniem
Bardziej szczegółowoJacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego
Jacek Szlachciak Urządzenia wirtualne systemu wieloparametrycznego Warszawa, 2009 1 1. Spektrometryczny przetwornik analogowo-cyfrowy (spectroscopy ADC) - wzmocnienie sygnału wejściowego (Conversion Gain
Bardziej szczegółowoĆWICZENIE nr 3. Badanie podstawowych parametrów metrologicznych przetworników analogowo-cyfrowych
Politechnika Łódzka Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych WWW.DSOD.PL LABORATORIUM METROLOGII ELEKTRONICZNEJ ĆWICZENIE nr 3 Badanie podstawowych parametrów metrologicznych przetworników
Bardziej szczegółowoPROBLEMY PROJEKTOWE W PRECYZYJNEJ METROLOGII ODCINKÓW CZASU
Konf. MWK 2001, Metrologia wspomagana komputerowo, Rynia, 21-24 maja 2001, Tom 1, str. 117-165 PROBLEMY PROJEKTOWE W PRECYZYJNEJ METROLOGII ODCINKÓW CZASU Józef Kalisz 1, Ryszard Pełka 2, Ryszard Szplet
Bardziej szczegółowoPodstawowe funkcje przetwornika C/A
ELEKTRONIKA CYFROWA PRZETWORNIKI CYFROWO-ANALOGOWE I ANALOGOWO-CYFROWE Literatura: 1. Rudy van de Plassche: Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe, WKŁ 1997 2. Marian Łakomy, Jan Zabrodzki:
Bardziej szczegółowoPrzetworniki analogowo-cyfrowe
POLITECHNIKA ŚLĄSKA WYDZIAŁ INŻYNIERII ŚRODOWISKA I ENERGETYKI INSTYTUT MASZYN I URZĄDZEŃ ENERGETYCZNYCH LABORATORIUM ELEKTRYCZNE Przetworniki analogowo-cyfrowe (E-11) opracował: sprawdził: dr inż. Włodzimierz
Bardziej szczegółowoPRZETWORNIKI C / A PODSTAWOWE PARAMETRY
PRZETWORIKI C / A PODSTAWOWE PARAMETRY Rozdzielczość przetwornika C/A - Określa ją liczba - bitów słowa wejściowego. - Definiuje się ją równieŝ przez wartość związaną z najmniej znaczącym bitem (LSB),
Bardziej szczegółowoOPBOX ver USB 2.0 Mini Ultrasonic Box with Integrated Pulser and Receiver
OPBOX ver.0 USB.0 Mini Ultrasonic Box with Integrated Pulser and Receiver Przedsiębiorstwo BadawczoProdukcyjne OPTEL Sp. z o.o. ul. Morelowskiego 30 PL59 Wrocław phone: +8 7 39 8 53 fax.: +8 7 39 8 5 email:
Bardziej szczegółowoPODSTAWY ELEKTRONIKI TEMATY ZALICZENIOWE
PODSTAWY ELEKTRONIKI TEMATY ZALICZENIOWE 1. Wyznaczanie charakterystyk statycznych diody półprzewodnikowej a) Jakie napięcie pokaże woltomierz, jeśli wiadomo, że Uzas = 11V, R = 1,1kΩ a napięcie Zenera
Bardziej szczegółowoBADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA
BADANIE UKŁADÓW CYFROWYCH CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA 1. OGLĘDZINY Dokonać oględzin badanego układu cyfrowego określając jego:
Bardziej szczegółowoPrzetwornik analogowo-cyfrowy
Przetwornik analogowo-cyfrowy Przetwornik analogowo-cyfrowy A/C (ang. A/D analog to digital; lub angielski akronim ADC - od słów: Analog to Digital Converter), to układ służący do zamiany sygnału analogowego
Bardziej szczegółowoLABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych
WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM Technika Cyfrowa Badanie Bramek Logicznych Opracował: mgr inż. Andrzej Biedka 1 BADANIE FUNKCJI LOGICZNYCH 1.1 Korzystając
Bardziej szczegółowoProjektowanie systemów pomiarowych. 02 Dokładność pomiarów
Projektowanie systemów pomiarowych 02 Dokładność pomiarów 1 www.technidyneblog.com 2 Jak dokładnie wykonaliśmy pomiar? Czy duża / wysoka dokładność jest zawsze konieczna? www.sparkfun.com 3 Błąd pomiaru.
Bardziej szczegółowoUKŁADY Z PĘTLĄ SPRZĘŻENIA FAZOWEGO (wkładki DA171A i DA171B) 1. OPIS TECHNICZNY UKŁADÓW BADANYCH
UKŁADY Z PĘTLĄ SPRZĘŻENIA FAZOWEGO (wkładki DA171A i DA171B) WSTĘP Układy z pętlą sprzężenia fazowego (ang. phase-locked loop, skrót PLL) tworzą dynamicznie rozwijającą się klasę układów, stosowanych głównie
Bardziej szczegółowoInstrukcja do ćwiczenia laboratoryjnego
Instrukcja do ćwiczenia laboratoryjnego adanie parametrów statycznych i dynamicznych ramek Logicznych Opracował: mgr inż. ndrzej iedka Wymagania, znajomość zagadnień: 1. Parametry statyczne bramek logicznych
Bardziej szczegółowoPrzetwarzanie A/C i C/A
Przetwarzanie A/C i C/A Instrukcja do ćwiczenia laboratoryjnego opracował: Łukasz Buczek 05.2015 Rev. 204.2018 (KS) 1 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z przetwornikami: analogowo-cyfrowym
Bardziej szczegółowoTransceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań
Transceiver do szybkiej komunikacji szeregowej i pętla fazowa do ogólnych zastosowań Mirosław Firlej Opiekun: dr hab. inż. Marek Idzik Faculty of Physics and Applied Computer Science AGH University of
Bardziej szczegółowoPrzetworniki cyfrowo analogowe oraz analogowo - cyfrowe
Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo / analogowe W cyfrowych systemach pomiarowych często zachodzi konieczność zmiany sygnału cyfrowego na analogowy, np. w celu
Bardziej szczegółowoBadanie przetworników A/C i C/A
9 POLITECHNIKA POZNAŃSKA KATEDRA STEROWANIA I INŻYNIERII SYSTEMÓW Pracownia Układów Elektronicznych i Przetwarzania Sygnałów ELEKTRONICZNE SYSTEMY POMIAROWE Instrukcja do ćwiczeń laboratoryjnych Badanie
Bardziej szczegółowoPrzetwarzanie AC i CA
1 Elektroniki Elektroniki Elektroniki Elektroniki Elektroniki Katedr Przetwarzanie AC i CA Instrukcja do ćwiczenia laboratoryjnego opracował: Łukasz Buczek 05.2015 1. Cel ćwiczenia 2 Celem ćwiczenia jest
Bardziej szczegółowoModuł wejść/wyjść VersaPoint
Analogowy wyjściowy napięciowo-prądowy o rozdzielczości 16 bitów 1 kanałowy Moduł obsługuje wyjście analogowe sygnały napięciowe lub prądowe. Moduł pracuje z rozdzielczością 16 bitów. Parametry techniczne
Bardziej szczegółowoPL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 10/14. KRZYSZTOF GOŁOFIT, Lublin, PL PIOTR ZBIGNIEW WIECZOREK, Warszawa, PL
PL 225188 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 225188 (13) B1 (21) Numer zgłoszenia: 401523 (51) Int.Cl. G06F 7/58 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:
Bardziej szczegółowoZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS
inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz
Bardziej szczegółowoTemat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:
Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Licznik elektroniczny - układ cyfrowy, którego zadaniem jest zliczanie wystąpień sygnału zegarowego. Licznik złożony
Bardziej szczegółowoJęzyk opisu sprzętu VHDL
Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów
Bardziej szczegółowoAPPLICATION OF ADUC MICROCONTROLLER MANUFACTURED BY ANALOG DEVICES FOR PRECISION TENSOMETER MEASUREMENT
Sławomir Marczak - IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński - opiekun naukowy APPLICATION OF ADUC MICROCONTROLLER MANUFACTURED BY ANALOG DEVICES FOR PRECISION TENSOMETER MEASUREMENT
Bardziej szczegółowoKOMPARACYJNY MIERNIK REZYSTANCJI IZOLACJI
ZESZYTY NAUKOWE POLITECHNIKI ŚLĄSKIEJ Seria: ELEKTRYKA z. 162 1998 Nr kol. 1395 Brunon SZADKOWSKI Eligiusz PASECKI Politechnika Śląska KOMPARACYJNY MIERNIK REZYSTANCJI IZOLACJI Streszczenie. W artykule
Bardziej szczegółowoZastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości
Politechnika Lubelska Wydział Elektrotechniki i Informatyki PRACA DYPLOMOWA MAGISTERSKA Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Marcin Narel Promotor: dr inż. Eligiusz
Bardziej szczegółowoAby w pełni przetestować układ o trzech wejściach IN_0, IN_1 i IN_2 chcemy wygenerować wszystkie możliwe kombinacje sygnałów wejściowych.
Generowanie sygnałów testowych VHDL Wariant współbieżny (bez procesu): sygnał
Bardziej szczegółowoTable of Contents. Table of Contents UniTrain-I Kursy UniTrain Kursy UniTrain: Technika cyfrowa. Lucas Nülle GmbH 1/7
Table of Contents Table of Contents UniTrain-I Kursy UniTrain Kursy UniTrain: Technika cyfrowa 1 2 2 3 Lucas Nülle GmbH 1/7 www.lucas-nuelle.pl UniTrain-I UniTrain is a multimedia e-learning system with
Bardziej szczegółowoImię.. Nazwisko Nr Indeksu...
1) Podaj różnicę pomiędzy szumem a zniekształceniem. 2) Podaj różnicę pomiędzy szumem a zakłóceniem. 3) Dlaczego sprawność wzmacniacza mocy jest istotna? 4) Podaj warunki jakie musi spełniać wzmacniacz
Bardziej szczegółowoPrzetworniki A/C i C/A w systemach mikroprocesorowych
Przetworniki A/C i C/A w systemach mikroprocesorowych 1 Przetwornik A/C i C/A Przetworniki analogowo-cyfrowe (A/C) i cyfrowoanalogowe (C/A) to układy elektroniczne umożliwiające przesyłanie informacji
Bardziej szczegółowoStatyczne badanie wzmacniacza operacyjnego - ćwiczenie 7
Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi zastosowaniami wzmacniacza operacyjnego, poznanie jego charakterystyki przejściowej
Bardziej szczegółowoImię i nazwisko (e mail) Grupa:
Wydział: EAIiE Kierunek: Imię i nazwisko (e mail) Rok: Grupa: Zespół: Data wykonania: LABORATORIUM METROLOGII Ćw. 12: Przetworniki analogowo cyfrowe i cyfrowo analogowe budowa i zastosowanie. Ocena: Podpis
Bardziej szczegółowoPrzetworniki analogowo-cyfrowe (A/C)
Przetworniki analogowo-cyfrowe (A/C) Przetworniki analogowo-cyfrowe to urządzenia, przetwarzające ciągły analogowy sygnał wejściowy jedno wejście na odpowiadający mu dyskretny cyfrowy sygnał wyjściowy
Bardziej szczegółowoLABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI
Wydział EAIiE LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI Temat projektu OŚMIOWEJŚCIOWA KOMÓRKA UKŁADU PAL Z ZASTOSOWANIEM NA PRZYKŁADZIE MULTIPLEKSERA Autorzy Tomasz Radziszewski Zdzisław Rapacz Rok akademicki
Bardziej szczegółowoImię.. Nazwisko Nr Indeksu...
(V) (V) (V) (V) Układy elektroniczne 2 Zestaw pytań przykładowych Łódź 213 1) Podaj różnicę pomiędzy szumem a zniekształceniem. 2) Podaj różnicę pomiędzy szumem a zakłóceniem. 3) Dlaczego sprawność wzmacniacza
Bardziej szczegółowoWYZNACZANIE NIEPEWNOŚCI POMIARU METODAMI SYMULACYJNYMI
WYZNACZANIE NIEPEWNOŚCI POMIARU METODAMI SYMULACYJNYMI Stefan WÓJTOWICZ, Katarzyna BIERNAT ZAKŁAD METROLOGII I BADAŃ NIENISZCZĄCYCH INSTYTUT ELEKTROTECHNIKI ul. Pożaryskiego 8, 04-703 Warszawa tel. (0)
Bardziej szczegółowoU 2 B 1 C 1 =10nF. C 2 =10nF
Dynamiczne badanie przerzutników - Ćwiczenie 3. el ćwiczenia Zapoznanie się z budową i działaniem przerzutnika astabilnego (multiwibratora) wykonanego w technice TTL oraz zapoznanie się z działaniem przerzutnika
Bardziej szczegółowoLaboratorium Komputerowe Systemy Pomiarowe
Jarosław Gliwiński, Łukasz Rogacz Laboratorium Komputerowe Systemy Pomiarowe ćw. Zastosowania wielofunkcyjnej karty pomiarowej Data wykonania: 06.03.08 Data oddania: 19.03.08 Celem ćwiczenia było poznanie
Bardziej szczegółowoUkłady czasowo-licznikowe w systemach mikroprocesorowych
Układy czasowo-licznikowe w systemach mikroprocesorowych 1 W każdym systemie mikroprocesorowym znajduje zastosowanie układ czasowy lub układ licznikowy Liczba liczników stosowanych w systemie i ich długość
Bardziej szczegółowoSynteza częstotliwości z pętlą PLL
Synteza częstotliwości z pętlą PLL. Cel ćwiczenia. Celem ćwiczenia jest zapoznanie się z zasadą działania pętli synchronizacji fazowej (PLL Phase Locked Loop). Ćwiczenie polega na zaprojektowaniu, uruchomieniu
Bardziej szczegółowoPodstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita
Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur Piotr Fita Elektronika cyfrowa i analogowa Układy analogowe - przetwarzanie sygnałów, których wartości zmieniają się w sposób ciągły w pewnym zakresie
Bardziej szczegółowoUkłady reprogramowalne i SoC Język VHDL (część 4)
Język VHDL (część 4) Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez ograniczeń - zintegrowany rozwój Politechniki
Bardziej szczegółowoUproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1.
Dodatek D 1. Przetwornik analogowo-cyfrowy 1.1. Schemat blokowy Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1. Rys. 1. Schemat blokowy przetwornika A/C Przetwornik
Bardziej szczegółowoP-1a. Dyskryminator progowy z histerezą
wersja 03 2017 1. Zakres i cel ćwiczenia Celem ćwiczenia jest zaprojektowanie dyskryminatora progowego z histerezą wykorzystując komparatora napięcia A710, a następnie zmontowanie i przebadanie funkcjonalne
Bardziej szczegółowoArchitektura przetworników A/C. Adam Drózd
Architektura przetworników A/C Adam Drózd Rozdział 1 Architektura przetworników A/C Rozwój techniki cyfrowej spowodował opacownie wielu zasad działania i praktycznych rozwiązań przetworników analogowo
Bardziej szczegółowoObsługa przetwornika ADC na mikrokontrolerze ATmega8 CEZARY KLIMASZ OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8
OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8 Opracowanie zawiera treści różnych publikacji takich jak: książki, datasheety, strony internetowe Cezary Klimasz Kraków 2008 1 Spis treści 1. Wprowadzenie...
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja 0.1 29.10.2013 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące
Bardziej szczegółowoPrzetworniki A/C. Ryszard J. Barczyński, 2010 2015 Materiały dydaktyczne do użytku wewnętrznego
Przetworniki A/C Ryszard J. Barczyński, 2010 2015 Materiały dydaktyczne do użytku wewnętrznego Parametry przetworników analogowo cyfrowych Podstawowe parametry przetworników wpływające na ich dokładność
Bardziej szczegółowoPOLITECHNIKA ŚLĄSKA INSTYTUT AUTOMATYKI ZAKŁAD SYSTEMÓW POMIAROWYCH
POLITECHNIKA ŚLĄSKA INSTYTUT AUTOMATYKI ZAKŁAD SYSTEMÓW POMIAROWYCH Gliwice, wrzesień 2005 Pomiar napięcia przemiennego Cel ćwiczenia Celem ćwiczenia jest zbadanie dokładności woltomierza cyfrowego dla
Bardziej szczegółowoPomiar podstawowych parametrów liniowych układów scalonych
Instytut Fizyki ul Wielkopolska 15 70-451 Szczecin 5 Pracownia Elektroniki Pomiar podstawowych parametrów liniowych układów scalonych Zakres materiału obowiązujący do ćwiczenia: wzmacniacz operacyjny,
Bardziej szczegółowoKomputerowe systemy pomiarowe. Podstawowe elementy sprzętowe elektronicznych układów pomiarowych
Komputerowe systemy pomiarowe Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny laboratorium Wykład III Podstawowe elementy sprzętowe elektronicznych układów pomiarowych 1 - Linearyzatory, wzmacniacze, wzmacniacze
Bardziej szczegółowo(12)OPIS PATENTOWY (19) PL (11)
RZECZPOSPOLITA POLSKA (12)OPIS PATENTOWY (19) PL (11) 178696 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 314900 (22) Data zgłoszenia: 19.06.1996 (51) Int.Cl.7: H03M 1/12 H01L
Bardziej szczegółowoELEKTRONIKA WYPOSAŻENIE LABORATORIUM DYDAKTYCZNEGO POMOC DYDAKTYCZNA DLA STUDENTÓW WYDZIAŁU ELEKTRYCZNEGO SERIA: PODSTAWY ELEKTRONIKI
ELEKTRONIKA WYPOSAŻENIE LABORATORIUM DYDAKTYCZNEGO POMOC DYDAKTYCZNA DLA STUDENTÓW WYDZIAŁU ELEKTRYCZNEGO SERIA: PODSTAWY ELEKTRONIKI TEMAT: GENERATOR FUNKCYJNY GENERATOR FUNKCYJNY TYPOWY GENERATOR FUNKCYJNY
Bardziej szczegółowoSprawozdanie z ćwiczenia na temat. Badanie dokładności multimetru cyfrowego dla funkcji pomiaru napięcia zmiennego
Szablon sprawozdania na przykładzie ćwiczenia badanie dokładności multimetru..... ================================================================== Stronę tytułową można wydrukować jak podano niżej lub
Bardziej szczegółowoZakres wymaganych wiadomości do testów z przedmiotu Metrologia. Wprowadzenie do obsługi multimetrów analogowych i cyfrowych
Zakres wymaganych wiadomości do testów z przedmiotu Metrologia Ćwiczenie 1 Wprowadzenie do obsługi multimetrów analogowych i cyfrowych budowa i zasada działania przyrządów analogowych magnetoelektrycznych
Bardziej szczegółowoNOWA KONCEPCJA ZINTEGROWANYCH FOTODETEKTORÓW PÓŁPRZEWODNIKOWYCH *)
Marian GILEWSKI Lech GRODZKI NOWA KONCEPCJA ZINTEGROWANYCH FOTODETEKTORÓW PÓŁPRZEWODNIKOWYCH *) STRESZCZENIE Stosowane obecnie konstrukcje torów pomiarowych promieniowania optycznego zawierają fotodetektory,
Bardziej szczegółowoZESPÓŁ BADAWCZY METROLOGII CZASU
BADANIA W DZIEDZINACH WYSOKICH TECHNOLOGII WOJSKOWA AKADEMIA TECHNICZNA WYDZIAŁ ELEKTRONIKI ZESPÓŁ BADAWCZY METROLOGII CZASU Zespołem kieruje prof. Józef Kalisz, a w jego skład wchodzą obecnie (2010) dr
Bardziej szczegółowoćw. Symulacja układów cyfrowych Data wykonania: Data oddania: Program SPICE - Symulacja działania układów liczników 7490 i 7493
Laboratorium Komputerowe Wspomaganie Projektowania Układów Elektronicznych Jarosław Gliwiński, Paweł Urbanek 1. Cel ćwiczenia ćw. Symulacja układów cyfrowych Data wykonania: 16.05.08 Data oddania: 30.05.08
Bardziej szczegółowoPOMIARY WYBRANYCH PARAMETRÓW TORU FONICZNEGO W PROCESORACH AUDIO
Politechnika Rzeszowska Katedra Metrologii i Systemów Diagnostycznych Laboratorium Elektroniczne przyrządy i techniki pomiarowe POMIARY WYBRANYCH PARAMETRÓW TORU FONICZNEGO W PROCESORACH AUDIO Grupa Nr
Bardziej szczegółowoPrzykładowe zadanie praktyczne
Przykładowe zadanie praktyczne Opracuj projekt realizacji prac związanych z uruchomieniem i testowaniem kodera i dekodera PCM z układem scalonym MC 145502 zgodnie z zaleceniami CCITT G.721 (załączniki
Bardziej szczegółowoProjektowania Układów Elektronicznych CAD Laboratorium
Projektowania Układów Elektronicznych CAD Laboratorium ĆWICZENIE NR 3 Temat: Symulacja układów cyfrowych. Ćwiczenie demonstruje podstawowe zasady analizy układów cyfrowych przy wykorzystaniu programu PSpice.
Bardziej szczegółowoKATEDRA ELEKTRONIKI AGH WYDZIAŁ EAIIE. Dydaktyczny model 4-bitowego przetwornika C/A z siecią rezystorów o wartościach wagowych
KATEDRA ELEKTRONIKI AGH WYDZIAŁ EAIIE Przetworniki A/C i C/A Data wykonania LABORATORIUM TECHNIKI CYFROWEJ Skład zespołu: Dydaktyczny model 4-bitowego przetwornika C/A z siecią rezystorów o wartościach
Bardziej szczegółowoWzmacniacze różnicowe
Wzmacniacze różnicowe 1. Cel ćwiczenia : Zapoznanie się z podstawowymi układami wzmacniaczy różnicowych zbudowanych z wykorzystaniem wzmacniaczy operacyjnych. 2. Wprowadzenie Wzmacniacze różnicowe są naj
Bardziej szczegółowoWpływ szumu na kluczowanie fazy (BPSK)
Politechnika Warszawska Wydział Elektryczny Laboratorium Teletechniki Skrypt do ćwiczenia T.9 Wpływ szumu na kluczowanie fazy () . Wpływ szumu na kluczowanie fazy () Ćwiczenie ma na celu wyjaśnienie wpływu
Bardziej szczegółowoLista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014
Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole
Bardziej szczegółowoMetoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym
Bi u l e t y n WAT Vo l. LXI, Nr 3, 2012 Metoda pomiaru błędu detektora fazoczułego z pierścieniem diodowym Bronisław Stec, Czesław Rećko Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Radioelektroniki,
Bardziej szczegółowoBramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132
Skład zespołu: 1. 2. 3. 4. KTEDR ELEKTRONIKI G Wydział EIiE LBORTORIUM TECNIKI CYFROWEJ Data wykonania: Suma punktów: Grupa Ocena 1 Bramki TTL i CMOS 7400, 74S00, 74C00, 74CT00, 7403, 74132 I. Konspekt
Bardziej szczegółowoPRZETWORNIK ADC w mikrokontrolerach Atmega16-32
Zachodniopomorski Uniwersytet Technologiczny WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM TECHNIKA MIKROPROCESOROWA PRZETWORNIK ADC w mikrokontrolerach Atmega16-32
Bardziej szczegółowoTECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Badanie rejestrów
LABORATORIUM TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA Badanie rejestrów Opracował: Tomasz Miłosławski Wymagania, znajomość zagadnień: 1. Typy, parametry, zasada działania i tablice stanów przerzutników
Bardziej szczegółowoMikroprocesory i Mikrosterowniki Analog-Digital Converter Konwerter Analogowo-Cyfrowy
Mikroprocesory i Mikrosterowniki Analog-Digital Converter Konwerter Analogowo-Cyfrowy Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji
Bardziej szczegółowoPROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE
Paweł Bogumił BRYŁA IV rok Koło Naukowe Techniki Cyfrowej Dr inŝ. Wojciech Mysiński opiekun naukowy PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE Keywords: PAL, PLA, PLD, CPLD, FPGA, programmable device, electronic
Bardziej szczegółowoĆw. 7 Przetworniki A/C i C/A
Ćw. 7 Przetworniki A/C i C/A 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z zasadami przetwarzania sygnałów analogowych na cyfrowe i cyfrowych na analogowe poprzez zbadanie przetworników A/C i
Bardziej szczegółowoKierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1
Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe Platforma sprzętowa Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Program wykładu Architektura układów FPGA Rodzina Xilinx Spartan-6
Bardziej szczegółowoĆwiczenie 23. Cyfrowe pomiary czasu i częstotliwości.
Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości. Program ćwiczenia: 1. Pomiar częstotliwości z wykorzystaniem licznika 2. Pomiar okresu z wykorzystaniem licznika 3. Obserwacja działania pętli synchronizacji
Bardziej szczegółowoPRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające
PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające Zapamiętywanie wartości wybranych zmiennych binarnych, jak również sekwencji tych wartości odbywa się w układach
Bardziej szczegółowoLABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY
LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY Cel ćwiczenia Zapoznanie się z budową i zasadą działania rejestrów cyfrowych wykonanych w ramach TTL. Zestawienie przyrządów i połączenie rejestru by otrzymać
Bardziej szczegółowoWpływ kwantowania na dokładność estymacji momentów sygnałów o rozkładach normalnych
Wpływ kwantowania na dokładność estymacji momentów sygnałów o rozkładach normalnych Elżbieta Kawecka Jadwiga Lal-Jadziak * Przedstawiono twierdzenia Widrowa i warunki odtwarzalności dla kwantowania w zastosowaniu
Bardziej szczegółowoDiscretization of continuous signals (M 19) Dyskretyzacja sygnałów ciągłych
SILESIAN UNIVESITY OF TECHNOLOGY FACULTY OF ENERGY AND ENVIRONMENTAL ENGINEERING INSTITUTE OF POWER ENGINEERING AND TURBOMACHINERY POLITECHNIKA ŚLĄSKA WYDZIAŁ INŻYNIERII ŚRODOWISKA I ENERGETYKI INSTYTUT
Bardziej szczegółowoPolitechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki
Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki Temat ćwiczenia: Przetwornica impulsowa DC-DC typu buck
Bardziej szczegółowoUkłady reprogramowalne i SoC Implementacja w układach FPGA
Układy reprogramowalne i SoC Implementacja w układach FPGA Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez
Bardziej szczegółowoa) dolno przepustowa; b) górno przepustowa; c) pasmowo przepustowa; d) pasmowo - zaporowa.
EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2009/2010 Zadania dla grupy elektroniczno-telekomunikacyjnej na zawody I. stopnia 1 Na rysunku przedstawiony jest schemat
Bardziej szczegółowoPRECYZYJNY SYNCHRONIZOWANY GENERATOR DWUFAZOWY
Materiały VI Międzyuczelnianej Konferencji Metrologów MKM 04 _ Politechnika Śląska Instytut Metrologii i Automatyki Elektrotechnicznej PRECYZYJY SYCHROIZOWAY GEERATOR DWUFAZOWY W pracy przedstawiono układ
Bardziej szczegółowoCHARAKTERYSTYKI BRAMEK CYFROWYCH TTL
CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL. CEL ĆWICZENIA Celem ćwiczenia jest poznanie zasad działania, budowy i właściwości podstawowych funktorów logicznych wykonywanych w jednej z najbardziej rozpowszechnionych
Bardziej szczegółowoProcedury obsługi monolitycznego przetwornika analogowo-cyfrowego AD 7865
Dodatek do instrukcji Ćwiczenia 8 Laboratorium AiCUE Procedury obsługi monolitycznego przetwornika analogowo-cyfrowego AD 7865 Literatura: - nota katalogowa fotodiody BPW34 - nota katalogowa przetwornika
Bardziej szczegółowoLaboratorium Telewizji Cyfrowej
Laboratorium Telewizji Cyfrowej Badanie wybranych elementów sieci TV kablowej Jarosław Marek Gliwiński Robert Sadowski Przemysław Szczerbicki Paweł Urbanek 14 maja 2009 1 Cel ćwiczenia Celem ćwiczenia
Bardziej szczegółowoWstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne
Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Schemat ogólny X Y Układ kombinacyjny S Z Pamięć Zegar Działanie układu Zmiany wartości wektora S możliwe tylko w dyskretnych chwilach czasowych
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów
Bardziej szczegółowoWielkość analogowa w danym przedziale swojej zmienności przyjmuje nieskończoną liczbę wartości.
TECHNOLOGE CYFOWE kłady elektroniczne. Podzespoły analogowe. Podzespoły cyfrowe Wielkość analogowa w danym przedziale swojej zmienności przyjmuje nieskończoną liczbę wartości. Wielkość cyfrowa w danym
Bardziej szczegółowoMIERNIKI MAŁYCH CZĘSTOTLIWOŚCI DO ZASTOSOWAŃ SYSTEMOWYCH
Materiały XXXVI Międzyuczelnianej onferencji Metrologów MM 04 Janusz OCIEPA, Adam RZYWAŹNIA, Stefan GIŻEWSI Politechnika Wrocławska Wydziału Elektroniki Zakład Wydziałowy Miernictwa i Systemów Pomiarowych
Bardziej szczegółowoZakład Techniki Cyfrowej. Tematy prac dyplomowych na rok akademicki 2011-2012
Tematy prac dyplomowych na rok akademicki 2011-2012 Temat: Badanie właściwości pamięci hierarchicznych w systemach mikroprocesorowych Promotor: prof. dr hab. inż. Ryszard Pełka e-mail: rpelka@wel.wat.edu.pl,
Bardziej szczegółowoKOMPUTEROWE SYSTEMY POMIAROWE
KOMPUTEROWE SYSTEMY POMIAROWE Dr inż. Eligiusz PAWŁOWSKI Politechnika Lubelska Wydział Elektrotechniki i Informatyki Prezentacja do wykładu dla EMST - ITE Semestr zimowy Wykład nr 7 Prawo autorskie Niniejsze
Bardziej szczegółowoĆwiczenie 23. Cyfrowe pomiary czasu i częstotliwości.
Ćwiczenie 23. Cyfrowe pomiary czasu i częstotliwości. Program ćwiczenia: 1. Pomiar częstotliwości z wykorzystaniem licznika 2. Pomiar okresu z wykorzystaniem licznika 3. Obserwacja działania pętli synchronizacji
Bardziej szczegółowoPrzetworniki analogowo - cyfrowe CELE ĆWICZEŃ PODSTAWY TEORETYCZNE Zasada pracy przetwornika A/C
Przetworniki analogowo - cyfrowe CELE ĆWICZEŃ Zrozumienie zasady działania przetwornika analogowo-cyfrowego. Poznanie charakterystyk przetworników ADC0804 i ADC0809. Poznanie aplikacji układów ADC0804
Bardziej szczegółowo