Zakład Techniki Cyfrowej. Tematy prac dyplomowych na rok akademicki

Transkrypt

1 Tematy prac dyplomowych na rok akademicki

2 Temat: Badanie właściwości pamięci hierarchicznych w systemach mikroprocesorowych Promotor: prof. dr hab. inż. Ryszard Pełka rpelka@wel.wat.edu.pl, p. 124/45, tel Przegląd wariantów architektur pamięci cache. Metody projektowania hierarchicznych systemów pamięci. Metody odwzorowania w pamięciach cache (bezpośrednia, skojarzeniowa, sekcyjno-skojarzeniowa). Linijki i algorytmy wymiany (LRU, FIFO, LFU, algorytm losowy). Problem zgodności. Badania porównawcze architektur cache z wykorzystaniem programu SMPCache. Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

3 Temat: Implementacja generatorów liczb pseudolosowych w układach FPGA Promotor: prof. dr hab. inż. Ryszard Pełka rpelka@wel.wat.edu.pl, p. 124/45, tel Przegląd podstawowych metod generacji liczb pseudolosowych Analiza możliwości implementacji generatorów sprzętowych i programowych w układach FPGA Statystyczne metody oceny jakości generatorów Projekt generatora (generatorów) w układzie FPGA Weryfikacja eksperymentalna projektu Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

4 Temat: Aplikacja do badań algorytmów genetycznych w środowisku Java SE Promotor: prof. dr hab. inż. Ryszard Pełka rpelka@wel.wat.edu.pl, p. 124/45, tel Przegląd podstawowych własności algorytmów genetycznych (AG) Analiza programowych metod realizacji głównych elementów AG Projekt przykładowego AG w środowisku Java SE (+NetBeans/Eclipse) Weryfikacja eksperymentalna projektu Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

5 Temat: Metody projektowania interaktywnych aplikacji teleinformatycznych w środowisku Java Enterprise Promotor: prof. dr hab. inż. Ryszard Pełka rpelka@wel.wat.edu.pl, p. 124/45, tel Przegląd platform Java. Właściwości platformmy Java EE. Java EE vs. ASP.NET Projekt przykładowej aplikacji Java EE Weryfikacja eksperymentalna projektu Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

6 Temat: Aplikacja do badań automatów komórkowych w środowisku Java SE Promotor: prof. dr hab. inż. Ryszard Pełka rpelka@wel.wat.edu.pl, p. 124/45, tel Przegląd podstawowych własności automatów komórkowych (CA) Analiza programowych metod realizacji głównych elementów CA Projekt przykładowego CA w środowisku Java SE (+NetBeans/Eclipse) Weryfikacja eksperymentalna projektu Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

7 Temat: Analiza algorytmów kompresji obrazów pod kątem ich przydatności w termowizji Promotor: dr inż. Jerzy Pasierbiński jpasierbinski@wel.wat.edu.pl, p. 21/45, tel Przegląd algorytmów kompresji Przegląd układów do kompresji sprzętowej Realizacja programowa wybranego algorytmu Przykład realizacji sprzętowej w układzie FPGA

8 Temat: Analiza metod odtwarzania sygnałów RGB i wizyjnego na podstawie cyfrowego sygnału obrazu Promotor: dr inż. Jerzy Pasierbiński jpasierbinski@wel.wat.edu.pl, p. 21/45, tel Parametry sygnału obrazu w formacie składowych RGB i złożonego sygnału wizyjnego Przegląd metod odtwarzania analogowego sygnału obrazu na podstawie skompresowanego sygnału cyfrowego Projekt układu wyświetlania na monitorze zapamiętanego cyfrowego sygnału obrazu Realizacja sprzętowa wybranych bloków układu

9 Temat: Implementacja softprocesorów w układach FPGA firmy Actel Promotor: dr inż. Jerzy Pasierbiński jpasierbinski@wel.wat.edu.pl, p. 21/45, tel Przegląd softprocesorów oferowanych (w formie IP code) przez firmę Actel do realizacji w układach FPGA Przegląd narzędzi programowych do implementacji softprocesorów Przykład implementacji procesora z rdzeniem Cortex w układach FPGA rodziny Fusion Realizacja przykładowego układu sterującego w laboratoryjnym układzie uruchomieniowym

10 Temat: Sprzętowe uwierzytelnianie korespondenta oraz transmitowanych danych Promotor: dr inż. Jerzy Pasierbiński p. 21/45, tel Przegląd scalonych układów kryptograficznouwierzytelniających (CryptoAuthentication) Przegląd narzędzi programowych do konfigurowania tych układów Projekt systemu host-client z użyciem dedykowanych do tego celu układów firmy Atmel Realizacja układowa systemu w układzie laboratoryjnym

11 Temat: Aplikacja Agilent VEE do precyzyjnego licznika czasu Promotor: dr inż. Zbigniew Jachna p. 19/45, tel Przegląd rozwiązań programowych Agilent VEE stosowanych do sterowania przyrządów pomiarowych. Analiza trybów pracy oraz nastaw licznika czasu w celu identyfikacji zestawu potrzebnych funkcji sterujących. Wykonanie i weryfikacja oprogramowania. Wnioski.

12 Temat: Mikrosystem akwizycji danych pomiarowych wykonany z użyciem zestawu prototypowego CY3684 EZ-USB FX2LP Development Kit Promotor: dr inż. Zbigniew Jachna zjachna@wel.wat.edu.pl, p. 19/45, tel Charakterystyka zestawu prototypowego CY3684 EZ-USB FX2LP Development Kit. Analiza działania mikrokontrolera występującego w zestawie prototypowym pod względem możliwości gromadzenia i przesyłania danych łączem USB. Opracowanie oprogramowania testowego. Wykonanie badań eksperymentalnych. Opracowanie wniosków i redakcja tekstu pracy.

13 Temat: Uniwersalny sterownik przyrządu pomiarowego z wbudowanym systemem Linux Promotor: dr inż. Zbigniew Jachna zjachna@wel.wat.edu.pl, p. 19/45, tel Analiza literatury dotyczącej systemów operacyjnych implementowanych w układach FPGA. Koncepcja i projekt modułu sterownika. Implementacja modułu sterownika w układzie FPGA. Opracowanie zestawu narzędzi diagnostycznych oraz prezentacja wyników testów. Wnioski.

14 Temat: Projekt zautomatyzowanego stanowiska do pomiaru charakterystyk bramek cyfrowych Promotor: dr inż. Zbigniew Jachna p. 19/45, tel Przegląd literatury dotyczącej zautomatyzowanych systemów pomiarowych Określenie zbioru charakterystyk, zestawu potrzebnych przyrządów pomiarowych oraz środowiska programowego Opracowanie programów sterujących Wykonanie przykładowych eksperymentów Opracowanie instrukcji laboratoryjnej Wnioski

15 Temat: Aplikacja sterująca generatorem odcinków czasu z użyciem stron WWW Promotor: dr inż. Zbigniew Jachna zjachna@wel.wat.edu.pl, p. 19/45, tel Przegląd literatury nt. sposobów użycia serwisów WWW do sterowania przyrządów pomiarowych Opracowanie stron WWW Nawiązanie połączenia z generatorem Weryfikacja działania urządzenia Wnioski

16 Temat: Precyzyjny konwerter czas-liczba w układzie programowalnym z dynamiczną rekonfiguracją Promotor: dr inż. Ryszard Szplet rszplet@wel.wat.edu.pl, p. 22/45, tel Precyzyjne metody pomiaru odcinka czasu Analiza możliwości realizacji układu konwertera wykorzystującego rekonfigurację dynamiczną układu FPGA Projekt i badania symulacyjne układu konwertera Wykonanie modelu konwertera Badania eksperymentalne. Wnioski

17 Temat: Zastosowanie metody stempli czasowych w precyzyjnym liczniku czasu Promotor: dr inż. Ryszard Szplet rszplet@wel.wat.edu.pl, p. 22/45, tel Precyzyjne metody konwersji czasowo-cyfrowej Analiza możliwości realizacji układu licznika wykorzystującego metodę stempli czasowych w układzie FPGA Projekt i badania symulacyjne układu licznika czasu Wykonanie modelu licznika Badania eksperymentalne. Wnioski

18 Temat: Bezpośredni konwerter czas-liczba o podwyższonej rozdzielczości w układzie FPGA Promotor: dr inż. Ryszard Szplet rszplet@wel.wat.edu.pl, p. 22/45, tel Precyzyjne metody konwersji czasowo-cyfrowej Analiza możliwości realizacji układu konwertera wykorzystującego metodę kodowania z użyciem linii opóźniającej o podwyższonej rozdzielczości w układzie FPGA Projekt i badania symulacyjne układu konwertera czasliczba Wykonanie modelu konwertera Badania eksperymentalne. Wnioski

19 Temat: Badania układów synchronizacji w precyzyjnych licznikach czasu Promotor: dr inż. Ryszard Szplet rszplet@wel.wat.edu.pl, p. 22/45, tel Efekt metastabilności przerzutników Podstawowe układy synchronizatorów Projekty i badania symulacyjne wybranych układów synchronizacji Wykonanie modeli zaprojektowanych układów Badania eksperymentalne. Wnioski

20 Temat: Projekt wielokanałowego scalonego licznika czasu Promotor: dr inż. Ryszard Szplet p. 22/45, tel Metody precyzyjnej metrologii czasu Metoda pomiarów wielostopowych Projekt wielokanałowego scalonego licznika czasu do realizacji w układzie programowalnym FPGA Badania symulacyjne. Wnioski

21 Temat: Generator sygnału testowego EKG Promotor: dr inż. Rafał Szymanowski p. 17/45, tel Określenie optymalnych parametrów generowanego sygnału na podstawie ogólnej charakterystyki przebiegu EKG Opracowanie schematu blokowego przy zastosowaniu cyfrowej metody generowania sygnału EKG Projekt i wykonanie praktyczne Badania praktyczne Redakcja tekstu pracy

22 Temat: Cyfrowy generator sygnałowy Promotor: dr inż. Rafał Szymanowski p. 17/45, tel Analiza możliwości cyfrowej syntezy w układach FPGA Dobór próbek przebiegu sinusoidalnego Modulacja amplitudy i częstotliwości Projekt filtra wyjściowego Projekt i wykonanie modelu generatora (VHDL) Badania modelu Redakcja tekstu pracy

23 Temat: Biopotencjalne czujniki pojemnościowe Promotor: dr inż. Rafał Szymanowski p. 17/45, tel Określenie wymagań dla czujnika pojemnościowego do pomiaru potencjału na skórze pacjenta Projekt i wykonanie czujnika Badania praktyczne Redakcja tekstu pracy

24 Temat: Czujnik generacyjny EMFiT Promotor: dr inż. Rafał Szymanowski p. 17/45, tel Przegląd zastosowań maty EMFiT Określenie wymagań dla generatora sygnału prostokątnego z matą EMFiT jako zmienną pojemnością Projekt i wykonanie generatora Badania praktyczne Redakcja tekstu pracy

25 Temat: Serwer WWW z układem reprogramowalnym Promotor: dr inż. Rafał Szymanowski rszymanowski@wat.edu.pl, p. 17/45, tel Sterowanie poprzez procesor programowy Obsługa pamięci zewnętrznej stos IP Implementacja przykładowej strony www Redakcja tekstu pracy

26 Temat: Metodyka programowania w środowisku RTOS ćwiczenie laboratoryjne Promotor: dr inż. Lech Zagoździński lzago@wat.edu.pl Analiza strukturywybranych systemówoperacyjnych czasu rzeczywistego dla mikrokontrolerów Opracowaniemetodyprzełączania wątkówdla systemu RTOS dedykowanegodo rodzinymikrokontrolerówmsp430 Projekt i uruchomienieoprogramowaniawykorzystującegoopracowaną metodę przełączania wątkówdla systemu RTOS dedykowanegodo rodziny mikrokontrolerówmsp430 Koncepcja ćwiczenia laboratoryjnego dla demonstracji metodyki programowania w systemie RTOS Opracowanie instrukcji do ćwiczenia laboratoryjnego. Opracowaniewnioskówi dokumentacji. Redakcjatekstupracy

27 Temat: Metodyka programowania warstwowego systemów wbudowanych ćwiczenie laboratoryjne Promotor: dr inż. Lech Zagoździński Analiza bazy laboratoryjnej ZTC i wybór platformy uruchomieniowej dla demonstracji programowania warstwowego. Opracowanie koncepcji ćwiczenia laboratoryjnego dla demonstracji metodyki programowania warstwowego Opracowanie oprogramowania skalowalnych sterowników wybranej płyty uruchomieniowej Aplikacja i uruchomienie oprogramowania do demonstracji programowania warstwowego. Opracowanie instrukcji do ćwiczenia laboratoryjnego. Opracowaniewnioskówi dokumentacji. Redakcjatekstupracy

28 Temat: System oprogramowania kontroli poboru energii dla mikrokontrolerów rodziny MSP430 Promotor: dr inż. Lech Zagoździński Analiza i badaniearchitekturywybranegomikrokontrolera rodzinymsp430 pod kątem poboru energii Opracowaniesystemu oprogramowaniakontroli poboruenergii dla wybranegomikrokontrolera rodzinymsp430 Projekt i uruchomienieoprogramowaniasterowaniapoborem energii Badaniacharakterystyk poboru energii orazczasu odpowiedzi procesora na komendyzmianytrybu pracy Opracowaniewnioskówi dokumentacji. Redakcjatekstupracy

29 Temat: Urządzenie w technologii DSP do stojenia instrumentów muzycznych Promotor: dr inż. Lech Zagoździński lzago@wel.wat.edu.pl, p. 6/47, tel Analiza metod cyfrowej generacji orazporównania częstotliwości sygnałów w zakresie akustycznym. Wybórmetodyprzetwarzania orazsposobuprezentacjiwynikudla platformydsk firmytexas Instruments. Opracowaniealgorytmu przetwarzania. Projekt uruchomieniei badanieoprogramowania naplatformiedsk. Opracowaniewnioskówi dokumentacji. Redakcjatekstupracy

30 Temat: Biblioteka skalowalnych interfejsów komunikacyjnych typu IP Core dla systemu FPGA z wbudowaną magistralą Wishbone Promotor: dr inż. Lech Zagoździński lzago@wat.edu.pl Analiza interfejsówkomunikacyjnych IP Core typu Open Source. Opracowanie zunifikowanej metodyki skalowania I sterowania interfejsów komunikacyjnych. Opracowaniew języku VHDL wybranych interfejsówkomunikacyjnych dla systemu wykorzystującegomagistralę Wishbone. Uruchomienieinterfejsówkomunikacyjnych z wykorzystaniem płyty uruchomieniowej z układem FPGA. Weryfikacjapoprawności pracyi badaniewydajności opracowanych interfejsów. Opracowaniewnioskówi dokumentacji. Redakcjatekstupracy

31 Temat: Projekt cyfrowego generatora radiowych sygnałów testowych Promotor: dr inż. Andrzej Poniecki p. 21/45, tel Analiza rozwiązań generatorów wzorców Projekt generatora wielobitowego wykorzystujący układ programowalny FPGA Virtex5 w języku VHDL o częstotliwości 800MHz Projekt interfejsu dostępowego danych do przetwornika D/A typu DAC5682 Weryfikacja układowa projektu Wnioski

32 Temat: Projekt autonomicznego systemu sterującego robota Promotor: dr inż. Andrzej Poniecki p. 21/45, tel Jest to część projektu konstrukcji autonomicznego robota (cz. II to czujniki, silniki, elementy mechaniki precyzyjnej Instytut PE, promotor Z. Watral) Analiza rozwiązań systemów sterujących robotów Projekt systemu sterującego analiza kosztów Projekt oprogramowania sterującego w języku C++ Wnioski

33 Temat: Projekt specjalizowanego interfejsu danych parametryzujących przetwornika DAC Promotor: dr inż. Andrzej Poniecki p. 21/45, tel Analiza metod i funkcji parametryzujących ultra szybkich przetworników DAC Projekt interfejsu UART wymiany danych parametryzacji przetwornika D/A typu DAC5682 wykorzystujący układ programowalny FPGA Virtex5 w języku VHDL Projekt interfejsu graficznego w języku C Weryfikacja układowa projektu specjalizowanego interfejsu danych Opracowanie dokumentacji

34 Temat: Projekt szybkiej pamięci masowej typu FLASH wielkiej pojemności Promotor: dr inż. Andrzej Poniecki p. 21/45, tel Analiza stosowanych pamięci masowych w sprzęcie mikrokomputerowym Projekt szybkiej pamięci masowej typu FLASH wielkiej pojemności Projekt interfejsu pamięci w układzie FPGA Projekt elektryczny pamięci masowej typu FLASH wielkiej pojemności Wnioski

35 Temat: Projekt specjalizowanego interfejsu danych dla interpolatora cyfrowego Promotor: dr inż. Andrzej Poniecki p. 21/45, tel Analiza modułów dostępowych dla danych sygnałowych i parametryzujących kanału interpolacyjnego upkonwertera typu GC4116 Projekt interfejsu bloku pamięci SDRAM wykorzystujący układ programowalny FPGA Spartan3 w języku VHDL Projekt struktury interfejsu danych parametryzujących kanału interpolacyjnego up-konwertera typu GC4116 w języku VHDL Weryfikacja układowa projektu specjalizowanego interfejsu danych Wnioski

36 Temat: Analiza darmowych systemów RTOS dla procesorów ARM Cortex-M Promotor: dr inż. Tadeusz Sondej p. 16/45, tel Analiza budowy i działania systemów RTOS dla mikrokontrolerów Charakterystyka dostępnych darmowych systemów RTOS. Weryfikacja wymagań i działania wybranych systemów RTOS dla mikrokontrolera ARM Cortex-M Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

37 Temat: Przetwarzanie danych w procesorach ARM Cortex-M4 Promotor: dr inż. Tadeusz Sondej tsondej@wat.edu.pl, p. 16/45, tel Analiza sposobów przetwarzania danych w systemach z mikrokontrolerem. Charakterystyka rdzenia Cortex-M4. Opracowanie przykładowych algorytmów przetwarzania danych. Eksperymentalna weryfikacja działania zaproponowanych algorytmów. Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

38 Temat: Implementacja i badania systemu plików FatFs z mikrokontrolerem Cortex-M Promotor: dr inż. Tadeusz Sondej tsondej@wat.edu.pl, p. 16/45, tel Analiza systemów plików dla mikrokontrolerów Charakterystyka systemu plików FatFs Implementacja systemu FatFs na wybranej płycie uruchomieniowej z procesorem STM32 i interfejsem SDIO Weryfikacja działania Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

39 Temat: Badanie interfejsu CAN ćwiczenie laboratoryjne Promotor: dr inż. Tadeusz Sondej p. 16/45, tel Budowa i właściwości CAN. Oprogramowanie i sprzęt do testowania CAN. Opracowanie ćwiczenia laboratoryjnego. Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.

40 Temat: Linux i Windows CE w systemach wbudowanych ćwiczenie laboratoryjne z zestawem DevKit8000 Promotor: dr inż. Tadeusz Sondej tsondej@wat.edu.pl, p. 16/45, tel Charakterystyka systemów Linux i Windows CE. Charakterystyka zestawu uruchomieniowego DevKit8000. Opracowanie ćwiczenia laboratoryjnego. Opracowanie wniosków i dokumentacji. Redakcja tekstu pracy.