I 2 C BUS (1) 1 L.Łukasiak: Podstawy Techniki Mikroprocesorowej (materiały pomocnicze)
|
|
- Karol Mazur
- 5 lat temu
- Przeglądów:
Transkrypt
1 I 2 C BUS (1) Protokół komunikacyjny I 2 C BUS został opracowany przez firmę Philips w celu umożliwienia komunikacji między układami scalonymi Magistrala (bus) składa się z dwóch linii dwukierunkowych: linii danych SDA linii zegara SCL 1
2 I 2 C BUS (2) Obie linie muszą być podłączone do dodatniego napięcia zasilania: V cc V cc SDA SCL 2
3 I 2 C BUS (3) Definicja protokołu komunikacji: 1) Przesył danych może nastąpić tylko wtedy, kiedy magistrala jest wolna 2) Podczas przesyłu danych linia danych nie może zmieniać stanu wtedy, kiedy linia sygnału zegarowego jest w stanie wysokim 3) Zmiana stanu linii danych podczas wysokiego stanu linii sygnału zegarowego oznacza sygnał sterujący 3
4 4) Stany magistrali: I 2 C BUS (4) a) magistrala wolna - obie linie w stanie wysokim b) początek przesyłu danych (START) - sygnał sterujący SCL SDA t BUF t HD_STA 4
5 I 2 C BUS (5) 4) Stany magistrali (c.d.): c) koniec przesyłu danych (STOP) - sygnał sterujący SCL SDA t SU_STOP 5
6 I 2 C BUS (6) 4) Stany magistrali (c.d.): d) przesył danych SCL SDA ważne dane ważne dane Na jeden bit danych przypada jeden takt sygnału zegarowego 6
7 I 2 C BUS (7) Nadajnik -urządzenie, które wysyła dane Odbiornik -urządzenie, które odbiera dane Urządzenie nadrzędne (master) - urządzenie, które generuje sygnał zegarowy Dane są przesyłane bajtami. Po przyjęciu bajtu odbiornik wysyła potwierdzenie (9-ty bit) 7
8 I 2 C BUS (8) Potwierdzenie: Master generuje dodatkowy takt sygnału zegarowego. Nadajnik wystawia na linię SDA stan wysoki. Odbiornik musi wymusić na linii SDA stan niski przez cały czas, kiedy SCL jest w stanie wysokim. 8
9 I 2 C BUS (9) Koniec danych (w przeciwieństwie do końca bajtu) jest sygnalizowany przez odbiornik typu master poprzez brak potwierdzenia. Nadajnik pozostawia linię SDA w stanie wysokim, aby master mógł wygenerować sekwencję STOP. 9
10 I 2 C BUS (10) Przykład: Master (np. można użyć linii portu P1) Slave - PCF8582A - EEPROM 256B 1) Zapis danych S SLAVE ADDR. 0AWORD ADDRESSA BAJT DANYCH AP R/W 10
11 2) Odczyt danych: I 2 C BUS (11) Potwierdzenie od pamięci S SLAVE ADDR. 0 AWORD ADDRESSA S SLAVE ADDR. 1 A R/W BAJT DANYCH A BAJT DANYCH A BAJT DANYCH 1 P Potwierdzenie od 8051 Brak potwierdzenia 11
12 I 2 C BUS (12) Adresy: Adres urządzenia składa się z 7 bitów. Zwykle cztery z nich są ustalone i oznaczają grupę urządzeń (np. pamięci EEPROM) Pozostałe są programowane (wyprowadzenia podłączane do masy lub zasilania) Najmłodszy bit określa kierunek przepływu danych: 0 - zapis, 1 - odczyt 12
13 I 2 C BUS (13) Synchronizacja sygnału zegarowego 1) Wszystkie urządzenia typu master generują swój sygnał zegarowy na linii SCL. 2) Synchronizacja wynika ze sposobu podłączenia urządzeń do linii SCL (wired AND) - 0 jest stanem dominującym. 3) Kiedy na linii SCL pojawia się zbocze opadające, wszystkie układy typu master zaczynają odliczać swój niski stan sygnału zegarowego. 13
14 I 2 C BUS (14) Synchronizacja sygnału zegarowego (c.d.) 4) Stan niski pozostaje na linii SCL dotąd, aż urządzenie wymuszające stan niski najdłużej zakończy odliczanie. 5) Od momentu wykrycia zbocza narastającego na SCL wszystkie układy typu master zaczynają odliczać stan wysoki. 6) Układ, który odlicza stan wysoki najkrócej, wymusi na linii SCL stan niski, itd. 14
15 I 2 C BUS (15) Synchronizacja sygnału zegarowego (c.d.) wait state U1 Reset licznika U2 SCL 15
16 I 2 C BUS (16) Arbitraż: 1) Przeprowadzany na linii danych SDA 2) Wygrywa to urządzenie typu master, które pierwsze wyśle stan niski 3) Arbitraż obejmuje wiele bitów, aż do rozstrzygnięcia 4) Urządzenie typu master, które przegrało, może generować sygnał zegarowy do końca bajtu, w którym przegrało. 16
17 I 2 C BUS (17) 5) Jeżeli rozstrzygnięcie nastąpiło w trakcie przesyłu adresu, to urządzenie, które przegrało, przechodzi w tryb slave receive (bo istnieje możliwość, że ten, który wygrał, odwoływał się do tego, który przegrał. 6) Hand-shake - jeżeli odbiornik typu slave nie nadąża z odbiorem na poziomie bajtów, to po wygenerowaniu potwierdzenia przytrzymuje linię zegara w stanie niskim (urządzenie typu master przechodzi wtedy w stan oczekiwania) aż do czasu, kiedy będzie gotów. 17
18 CAN - Controller Area Network Sieć CAN opracowana w latach 80-tych przez firmę Bosch -miała być stosowana w systemach pracujących w czasie rzeczywistym Szybki przesył informacji ( do 1Mb/s), duża odporność na zakłócenia - dlatego często stosowana w motoryzacji W samochodach obecne są różnego typu funkcje sterowane elektronicznie, np. wtrysk paliwa, ABS czy ASC (acceleration skid control) 18
19 CAN - Controller Area Network ASC wymaga synchronizacji pracy silnika oraz wtrysku paliwa, aby można było zredukować obroty, jeżeli koło się ślizga. Jeżeli wykonanie jakiejś funkcji wymaga bieżącej informacji z kilku urządzeń, to urządzenia te należy połączyć w jakąś sieć. Aby ograniczyć liczbę kabli stosuje się transmisję szeregową. 19
20 CAN - Controller Area Network Węzeł 1 Węzeł 2 CPU CPU Terminator magistrali Sterownik CAN Sterownik CAN Terminator magistrali CAN_H CAN_L 20
21 CAN - Controller Area Network Przesył danych odbywa się na dwóch liniach: CAN_H oraz CAN_L. Logiczne 0 CAN_H > CAN_L (stan dominujący). Logiczna 1 CAN_H < CAN_L (stan recesywny). Różnicowy przesył danych zwiększa niezawodność!!! Transmisja danych musi być szybka i skuteczna, bo wymaga tego bezpieczeństwo użytkownika (samochód). Jak zatem zorganizować arbitraż??? 21
22 CAN - Controller Area Network Destination-oriented -każdy węzeł w sieci ma swój adres - tak było do tej pory. Data-oriented lub content-oriented (sieć CAN) - każdy rodzaj przesyłanej informacji ma swój identyfikator. 22
23 CAN - Controller Area Network Arbitraż przeprowadza się na 11-bitowym identyfikatorze informacji. Wygrywa ten węzeł, który wcześniej wysłał zero (stan dominujący) - węzły monitorują stan linii. Jeżeli wykryją, że na linii pojawił się stan inny, niż ten, który próbowały wystawić, przechodzą w tryb odbioru. Węzeł, który wygrał wysyła swoją informację do końca. Zaleta: przynajmniej jedna informacja została wysłana. 23
24 CAN - Controller Area Network Każdy rodzaj informacji (np. liczba obrotów silnika, poziom oleju, itd.) ma swój identyfikator. Identyfikator informacji jest tym niższy, im ważniejsza jest informacja. 24
25 CAN - Controller Area Network Arbitraż -przykład Węzeł nr 1 Węzeł nr 2 Węzeł nr 3 Stan linii przegrał nr 1 przegrał nr 3 25
26 CAN - Controller Area Network Skuteczny arbitraż to nie wszystko, potrzebne jest także wykrywanie błędów Format danych (standardowy): linia nieaktywna S O F Identyfikator informacji (11 bitów) arbitraż R T R I D E r 0 DLC (4 bity) sterowanie SOF - Start Of Frame - 1 bit dominujący ( 0 ) Identyfikator informacji - arbitraż RTR - Remote Transmission Request dominujący - przesył danych recesywny - prośba o dane 0-8 bajt d danyc 26
27 CAN - Controller Area Network Format danych (c.d.): linia nieaktywna S O F Identyfikator informacji (11 bitów) arbitraż R T R I D E r 0 DLC (4 bity) sterowanie 0-8 bajt d danyc IDE - IDentifier Extension dominujący - format standardowy (identyfikator 11-bitowy) recesywny - format rozszerzony (identyfikator 29-bitowy) r0 - bit zarezerwowany dla przyszłych zasto 27 sowań (zawsze dominujący)
28 CAN - Controller Area Network Format danych (c.d.): koniec CRC koniec ACK I D E r 0 DLC (4 bity) 0-8 bajtów danych CRC 15 bitów A C K EOF 3 bity sterowanie dane CRC ACK EOF DLC - Data Length Code (określa długość danych 0-8 bajtów) CRC - Cyclic Redundancy Check ( suma kontrolna) koniec CRC - zawsze recesywny ACK - potwierdzenie (nadajnik zwalnia linię, odbiornik musi wystawić stan dominujący) koniec ACK - zawsze recesywny 28
29 CAN - Controller Area Network Format danych (c.d.): koniec CRC koniec ACK 0-8 bajtów danych CRC 15 bitów A C K EOF 3 bity dane CRC ACK EOF I N T linia nieaktywna EOF - End Of Frame (3 bity recesywne) INT - INTermission Field - (3 bity recesywne - w tym czasie nie wolno nadawać) 29
30 CAN - Controller Area Network Format rozszerzony: linia nieaktywna S O F Identyfikator (11 bitów) S R R I D E Identyfikator (18 bitów) R T R r 1 r 0 SRR - Substitute Remote Request - część pola arbitrażu (zawsze recesywny - 1 ) Jeżeli pierwsza część identyfikatora jest taka sama, to wygrywa format standardowy 30
31 CAN - Controller Area Network Wykrywanie błędów: Suma kontrolna CRC odbiornik oblicza CRC i porównuje z otrzymaną wartością, brak zgodności oznacza błąd. Sprawdzanie formatu ramki Niektóre pola mają ustalone wartości np.: koniec CRC, koniec ACK, EOF, INT Jeżeli w tym polu zostanie odebrana inna wartość niż przewidziana, oznacza to błąd. 31
32 CAN - Controller Area Network Wykrywanie błędów (c.d.): Sprawdzanie potwierdzenia Odbiornik ma obowiązek wystawić stan dominujący w polu ACK. Jeżeli nadajnik nie wykryje potwierdzenia, zgłasza błąd Monitorowanie stanu linii Jeżeli nadajnik stwierdzi, że poza polem arbitrażu lub potwierdzenia nie udało mu się wystawić żądanej wartości, zgłasza błąd. 32
33 CAN - Controller Area Network Wykrywanie błędów (c.d.): Bit stuffing W trakcie poprawnej transmisji w pewnych polach ramki SOF, Arbitraż, Sterowanie, Dane, CRC nie może się pojawić więcej niż 5 bitów o tej samej wartości. Po każdych 5 bitach tej samej wartości nadajnik automatycznie wstawia dodatkowy bit o wartości przeciwnej. Odbiorniki automatycznie opuszczają ten bit. Jeżeli go jednak zabraknie, zgłaszają błąd. 33
34 CAN - Controller Area Network Wykrywanie błędów (c.d.): Komunikat o błędzie: Więcej niż 5 kolejnych bitów o tej samej wartości Wykrywanie awarii węzła: Każdy węzeł posiada dwa liczniki błędów TEC - Transmit Error Counter REC - Receive Error Counter 34
35 CAN - Controller Area Network Błąd W zależności od typu błędu liczniki są zwiększane o pewną wartość Poprawna transmisja lub odbiór Zawartość odpowiedniego licznika jest zmniejszana (pod warunkiem, że jest różna od zera). 35
36 CAN - Controller Area Network 6 x 0 6 x 1 TEC lub REC > 127 Error Active TEC i REC < 128 Error Passive TEC > x 11 bitów recesywnych Bus Off 36
37 CAN - Controller Area Network Skuteczność wykrywania błędów: prawdopodobieństwo nie wykrycia błędu danych: 4.7x10-11 Przykład: Sieć CAN pracuje codziennie przez 8 godzin z szybkością 1Mb/s, przy założeniu, że przesyłane komunikaty mają średnio długość 80 bitów, a sieć wykorzystana jest w 50% Jeden nie wykryty błąd pojawi się raz na 1000 lat 37
38 CAN - Controller Area Network Skuteczność wykrywania błędów: prawdopodobieństwo nie wykrycia błędu danych: 4.7x10-11 Przykład: Sieć CAN pracuje codziennie przez 8 godzin z szybkością 1Mb/s, średnia długość komunikatów 80 bitów, sieć wykorzystana w 50% Jeden nie wykryty błąd pojawi się raz na 1000 lat 38
39 83C152 83C152 - Universal Communications Controller (oparty na 8051BH) Zwykły port szeregowy (local serial channel - LSC) Maksymalna szybkość transmisji w trybie 0 to 1Mb/s (f osc = MHz) Maksymalna szybkość transmisji w trybie 2 to 375 kb/s Ulepszony port szeregowy (Global Serial Channel - GSC), szybkość przesyłu do 2.4 Mb/s, realizuje kilka protokołów przesyłu danych. 39
40 83C152 CSMA/CD (Carrier Sense Multiple Access with Collision Detection) Format danych: PREAMBUŁA BOF ADRES DANE CRC EOF Preambuła - na przemian zera i jedynki, długość programowalna: 0, 8, 16, 32, 64 bity umożliwia odbiornikom synchronizację informuje pozostałe nadajniki, że linia jest zajęta 40
41 83C152 CSMA/CD (c.d.) Format danych (c.d.) PREAMBUŁA BOF ADRES DANE CRC EOF BOF -początek ramki (dwie kolejne jedynki) informuje o końcu preambuły oraz o tym, że za chwilę będzie nadawany adres ADRES - adres odbiornika (8 lub 16 bitów), automatyczne rozpoznawanie adresów 41
42 83C152 CSMA/CD (c.d.) Format danych (c.d.) PREAMBUŁA BOF ADRES DANE CRC EOF DANE - długość dowolna, ale musi być wielokrotnością 8 bitów CRC - suma kontrolna generowana sprzętowo EOF - koniec ramki (wysoki stan linii przez 2 bity) 42
43 83C152 CSMA/CD (c.d.) Problemy: Jak wykryć błędy transmisji? Jak przeprowadzić arbitraż? 43
44 Kodowanie danych Błędy transmisji Najprostszym sposobem kodowania danych jest kodowanie poziomem, tj. Niski poziom - 0 Wysoki poziom - 1 Wady: Wysyłanie długich sekwencji może spowodować, że odbiornik się rozsynchronizuje. 44
45 Błędy transmisji Port szeregowy kontrolera 8051 przesyła dane w porcjach 10 lub 11-bitowych (bit startu, 8 lub 9 bitów danych, bit stopu), problem utraty synchronizacji nie jest więc krytyczny. Bywają jednak protokoły, które dopuszczają możliwość przesyłania danych o znaczącej długości - tutaj problem jest poważny Rozwiązania: Bit stuffing Zmiana sposobu kodowania 45
46 Błędy transmisji Kod Manchester - dane kodowane zboczem: Zbocze narastające 1 Zbocze opadające 0 sekwencja Manchester sekwencja kodowanie poziomem 46
47 Błędy transmisji Kod Manchester (c.d.) Zbocze powinno pojawić się dokładnie w połowie czasu trwania bitu. Zbocza występują nie częściej niż co 1/2 bitu i nie rzadziej niż co 1 bit Własność tę wykorzystuje się do wykrywania błędów transmisji (np. kolizja) 47
48 Błędy transmisji Kod Manchester (c.d.) Tolerancja wahań częstotliwości: Zbocze musi się pojawić w środku każdego bitu oraz może się pojawić na granicy bitów. W kontrolerze 83C152 linia odbioru danych jest próbkowana z częstotliwością 8x większą niż częstotliwość przesyłu danych 48
49 Błędy transmisji Kod Manchester (c.d.) Tolerancja wahań częstotliwości (c.d.) Wynik próbkowania sekwencji 001 powinien być następujący: : : System próbkowania toleruje wahania częstotliwości rzędu: a) ± 1 próbka, gdy zbocza oddalone o 1/2 bitu b) ± 2 próbki, gdy zbocza oddalone o 1 bit 49
50 Błędy transmisji Kod Manchester (c.d.) Tolerancja wahań częstotliwości (c.d.) Badane są trzy przypadki: a) określony stan linii trwa zbyt krótko (wąski impuls) b) brakujące zbocze narastające c) nieoczekiwane zbocze opadające 50
51 Błędy transmisji Kod Manchester (c.d.) Tolerancja wahań częstotliwości (c.d.) a) Wykrywanie wąskich impulsów: Dany stan linii musi się utrzymywać przez co najmniej 3 próbki: OK źle!!! 51
52 Błędy transmisji Kod Manchester (c.d.) b) Brakujące zbocze narastające: Zbocze narastające jest zawsze oczekiwane w połowie każdego bitu zaczynającego się od zera Jeżeli poprzednie zbocze (opadające) pojawiło się na granicy bitów, to wahania częstotliwości są tolerowane na poziomie ± 1 próbki: 1111: idealnie 1111: OK 1111: źle!!! 52
53 Błędy transmisji Kod Manchester (c.d.) Tolerancja wahań częstotliwości (c.d.) b) Brakujące zbocze narastające (c.d.) ± Jeżeli poprzednie zbocze (opadające) pojawiło się w środku poprzedniego bitu, to wahania częstotliwości są tolerowane na poziomie ± 2 próbek: : idealnie : OK : źle!!! 53
54 Błędy transmisji Kod Manchester (c.d.) c) Nieoczekiwane zbocze opadające: Jeżeli bit rozpoczął się od poziomu wysokiego, to oczekuje się, że w połowie bitu pojawi się zbocze opadające. Jeżeli się nie pojawiło, to zakłada się, że transmitowany jest koniec ramki (linia w stanie wysokim przez 2 bity) Jeżeli w środku następnego bitu pojawiło się zbocze opadające, to znaczy, że nastąpił błąd transmisji. 54
55 CSMA/CD (c.d.) Po wykryciu kolizji: Arbitraż Węzły, które próbowały dokonać transmisji nadają sygnał blokujący (np. 16 lub 32 logiczne 0 ). Nadawanie sygnału blokującego (jam) umożliwia wszystkim węzłom w sieci zorientowanie się, że nastąpiła kolizja Po nadaniu sygnału blokującego wszystkie węzły wycofują się (tj. przestają obciążać linię) i czekają, aż linia przestanie być aktywna. 55
56 CSMA/CD (c.d.) INTERFRAME SPACE Arbitraż INTERFRAME SPACE to minimalny czas, który musi upłynąć między dwiema kolejnymi transmisjami, nawet jeżeli nie było żadnej kolizji. To, co dzieje się dalej, zależy od metody arbitrażu 1. Arbitraż losowy normalny (normal random) Jednocześnie z INTERFRAME SPACE odliczany jest czas określony przez rejestr BACKOFF. Decyduje dłuższy z obu czasów. 56
57 Arbitraż losowy licznik kolizji generator liczb losowych TCDCNT PRBS AND Załaduj BACKOFF ZEGAR BACKOFF BACKOFF=0 57
58 Arbitraż LICZNIK KOLIZJI TCDCNT - transmission collision detection counter - na początku jego wartość jest równa 0 Po wykryciu pierwszej kolizji z prawej strony wpisywana jest wartość 1, po każdej kolejnej kolizji wpisywane kolejne jedynki pierwsze podejście do nadawania pierwsza kolizja druga kolizja trzecia kolizja ósma kolizja
59 Arbitraż GENERATOR LICZB LOSOWYCH PRBS - pseudo-random bit sequence BACKOFF - iloczyn logiczny licznika kolizji oraz generatora liczb losowych pierwsza kolizja: druga kolizja: i tak dalej lub lub lub lub
60 BACKOFF zlicza w dół. Arbitraż Częstotliwość zliczania (tzw. SLOT TIME) jest programowalną wielokrotnością czasu trwania jednego bitu: SLOT TIME = liczba bitów x czas trwania 1 bitu liczba bitów zapisana w rejestrze specjalnym SLOTTM INTERFRAME SPACE również jest wielokrotnością czasu trwania jednego bitu (zapisaną w rejestrze specjalnym IFS i na ogół różną od SLOTTM) 60
61 Arbitraż losowy normalny W arbitrażu losowym normalnym zliczanie BACKOFF rozpoczyna się w momencie wykrycia, że linia jest wolna, tzn. równocześnie z rozpoczęciem odliczania czasu INTERFRAME SPACE. Jeżeli BACKOFF=0 i upłynął czas INTERFRAME SPACE, można zacząć nadawać. Co będzie, jeżeli SLOT TIME < INTEFRAME SPACE??? (SLOTTM < IFS) 61
62 Arbitraż losowy normalny SLOT TIME < INTEFRAME SPACE Załóżmy, że dwa węzły: rozpoczęły nadawanie, wykryły kolizję (pierwszą), przesłały sygnał blokujący, odczekały, aż linia będzie wolna rozpoczęły odliczanie czasu INTERFRAME SPACE i BACKOFF 62
63 Arbitraż losowy normalny SLOT TIME < INTEFRAME SPACE Po wykryciu pierwszej kolizji zawartość BACKOFF może wynosić albo , albo , czyli czas, po którym BACKOFF osiągnie wartość zero, będzie nie większy niż SLOT TIME Oznacza to, że: BACKOFF < INTERFRAME SPACE W rezultacie oba węzły odliczają ten sam czas INTERFRAME SPACE, ponownie przystępują do transmisji i ponownie wykrywają kolizję. 63
64 Arbitraż losowy normalny SLOT TIME < INTEFRAME SPACE Wartość licznika kolizji się zwiększa, ale BACKOFF nadal może mieć niską wartość (wszystko zależy od zawartości generatora liczb losowych), co oznacza kolejne kolizje. Jeżeli licznik kolizji się przepełni, oprogramowanie może go wyzerować, ale kolizje nadal będą się zdarzać. Arbitraż losowy normalny jest mało skuteczny Jak go poprawić??? 64
65 Arbitraż losowy 2. Arbitraż losowy alternatywny Odliczanie BACKOFF rozpoczyna się dopiero po odliczeniu INTERFRAME SPACE 3. Arbitraż deterministyczny Stosowany przy dużym obciążeniu sieci. Podobnie jak w arbitrażu losowym alternatywnym odliczanie BACKOFF rozpoczyna się dopiero po odliczeniu INTERFRAME SPACE 65
66 Arbitraż deterministyczny 3. Arbitraż deterministyczny (c.d.) Odliczanie BACKOFF rozpoczyna się dopiero po odliczeniu INTERFRAME SPACE Każdemu węzłowi przypisuje się pewien numer (zapisany w rejestrze MYSLOT) Im wyższy numer, tym wyższy priorytet Najwyższy numer w sieci wpisywany jest do rejestru TCDCNT każdego węzła sieci. Do rejestru PRBS wpisywana jest wartość 0FFH 66
67 Arbitraż deterministyczny 3. Arbitraż deterministyczny (c.d.) Podobnie jak poprzednio: BACKOFF = TCDCNT and PRBS czyli jest taki sam dla każdego węzła sieci. BACKOFF zlicza w dół. Jeżeli jego wartość zrówna się z MYSLOT (priorytet węzła), to węzeł może przystąpić do nadawania. Najszybciej przystąpi do nadawania węzeł, który ma najwyższą zawartość MYSLOT. 67
68 Komunikacja szeregowa Udoskonalenia portu szeregowego kontrola poprawności bitu stopu automatyczne rozpoznawanie adresów sprzętowa suma kontrolna kilka równorzędnych nadajników sposoby wykrywania kolizji i błędów arbitraż Czy można dodać coś jeszcze??? 68
69 UPI-452 UPI - Universal Peripheral Interface interfejs do procesora zewnętrznego FIFO 8051 DMA 69
70 UPI-452 FIFO = 128 komórek o długości 9 bitów FIFO jest strukturą o dostępie szeregowym (w przeciwieństwie do dostępu swobodnego) Komunikacja szeregowa jest przeciwieństwem komunikacji równoległej Komunikacja między UPI-452 a procesorem zewnętrznym zachodzi w obu kierunkach, toteż FIFO można podzielić na dwa kanały: kanał wejściowy (μp zewnętrzny do UPI-452) kanał wyjściowy (UPI-452 do μp zewnętrznego) 70
71 UPI-452 Co jest istotne przy obsłudze dużych bloków danych? 1. Jak uniknąć przesuwania danych do wyjścia? odczyt zapis 71
72 UPI-452 Co jest istotne przy obsłudze dużych bloków danych? Zamiast przesuwania danych stosuje się wskaźniki zapisu i odczytu. Oba wskaźniki zmieniają się niezależnie, w miarę jak dane napływają do FIFO i są zeń odczytywane. 2. Jak uniknąć przepełnienia FIFO? Sprawa jest prosta: blokujemy zapis, jeżeli FIFO jest pełne. 72
73 UPI-452 Co jest istotne przy obsłudze dużych bloków danych? 3. Kiedy zezwalać na zapis do FIFO? Zezwalanie na zapis tylko wtedy, kiedy FIFO jest puste, nie ma sensu, zwłaszcza jeżeli bloki danych przesyłanych do FIFO są znacznie krótsze od samego FIFO Zezwalanie na zapis jeżeli wolna jest chociaż jedna komórka FIFO też nie ma sensu, bo procesor na ogół wysyła jakieś paczki danych. Najlepiej wprowadzić progową liczbę bajtów, które 73 muszą być wolne, aby zezwolić na zapis.
74 UPI-452 Co jest istotne przy obsłudze dużych bloków danych? 4. Zablokować odczyt z pustego FIFO Można poinformować procesor zewnętrzny za pomocą przerwania. Jak funkcjonują wskaźniki odczytu i zapisu? FIFO pracuje jako tzw. bufor cyrkulacyjny: jeżeli wartość wskaźnika przekroczyła długość FIFO, to wskaźnik jest zerowany. 74
75 Kolejka FIFO Jak funkcjonują wskaźniki odczytu i zapisu? FIFO pracuje jako tzw. bufor cyrkulacyjny: jeżeli wartość wskaźnika przekroczyła długość FIFO, to wskaźnik jest zerowany. Wskaźnik zapisu przechowuje adres komórki, do której będzie zapisany następny bajt. Jest automatycznie inkrementowany po każdym zapisie. Wskaźnik odczytu przechowuje adres następnej komórki do odczytu. Jest automatycznie inkrementowany po każdej operacji odczytu. 75
76 Kolejka FIFO Przykład 1 a) 0 b) 0 FIFO puste 1 zapis 2B 1 WO=WZ=0 2 WO=0 2 3 WZ=2 3 c) 0 odczyt 2B 1 WYNIK: WO=WZ=2 2 FIFO puste 3 WO=WZ=2 76
77 Kolejka FIFO Przykład 2 a) 0 b) 0 FIFO pełne 1 odczyt 2B 1 WO=WZ=0 2 WO=2 2 3 WZ=0 3 c) 0 zapis 2B 1 WYNIK: WO=WZ=2 2 FIFO pełne 3 WO=WZ=2 77
78 Kolejka FIFO Jak odróżnić sytuacje, kiedy kolejka FIFO jest pełna lub pusta, jeżeli w obu przypadkach wskaźniki odczytu i zapisu są sobie równe??? 78
79 Kolejka FIFO Jeżeli WZ i WO zrównały się w wyniku odczytu, kolejka FIFO jest pusta. Jeżeli WZ i WO zrównały się w wyniku zapisu, to kolejka FIFO jest pełna. 79
Systemy wbudowane - wykład 8. Dla zabicia czasu Notes. I 2 C aka IIC aka TWI. Notes. Notes. Notes. Przemek Błaśkiewicz.
Systemy wbudowane - wykład 8 Przemek Błaśkiewicz 17 maja 2017 1 / 82 Dla zabicia czasu Bluetooth Terminal HC-05, urządzenie...:8f:66, kod 1234 2 / 82 I 2 C aka IIC aka TWI Inter-Integrated Circuit 3 /
Bardziej szczegółowoWspółpraca procesora ColdFire z urządzeniami peryferyjnymi
Współpraca procesora ColdFire z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe:
Bardziej szczegółowoMikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface
Mikroprocesory i Mikrosterowniki Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na
Bardziej szczegółowo2010-04-12. Magistrala LIN
Magistrala LIN Protokoły sieciowe stosowane w pojazdach 2010-04-12 Dlaczego LIN? 2010-04-12 Magistrala LIN(Local Interconnect Network) została stworzona w celu zastąpienia magistrali CAN w przypadku, gdy
Bardziej szczegółowoMIKROKONTROLERY - MAGISTRALE SZEREGOWE
Liczba magistral szeregowych jest imponująca RS232, i 2 C, SPI, 1-wire, USB, CAN, FireWire, ethernet... Równie imponująca jest różnorodność protokołow komunikacyjnych. Wiele mikrokontrolerów ma po kilka
Bardziej szczegółowoHardware mikrokontrolera X51
Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)
Bardziej szczegółowoZastosowania mikrokontrolerów w przemyśle
Zastosowania mikrokontrolerów w przemyśle Cezary MAJ Katedra Mikroelektroniki i Technik Informatycznych Interfejsy komunikacyjne Interfejs Urządzenie elektroniczne lub optyczne pozwalające na komunikację
Bardziej szczegółowoUniwersalny asynchroniczny. UART Universal Asynchronous Receier- Transmiter
UART Universal Asynchronous Receier- Transmiter Cel projektu: Zbudowanie układu transmisji znaków z komputera na wyświetlacz zamontowany na płycie Spartan-3AN, poprzez łacze RS i program TeraTerm. Laboratorium
Bardziej szczegółowoKomunikacja w mikrokontrolerach. Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface
Komunikacja w mikrokontrolerach Magistrala szeregowa I2C / TWI Inter-Integrated Circuit Two Wire Interface Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie
Bardziej szczegółowoNa początku lat dziewięćdziesiątych międzynarodowy przemysł samochodowy stanął przed dwoma problemami dotyczącymi rozwoju samochodów: jak poprawić kom
Politechnika Gdańska Wydział Elektroniki, Telekomunikacji i Informatyki Katedra Systemów Geoinformatycznych Aplikacje Systemów Wbudowanych Magistrala CAN (Contorller Area Network) Gdańsk, 2018 Na początku
Bardziej szczegółowoMikroprocesor Operacje wejścia / wyjścia
Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych
Bardziej szczegółowoWbudowane układy komunikacyjne cz. 1 Wykład 10
Wbudowane układy komunikacyjne cz. 1 Wykład 10 Wbudowane układy komunikacyjne UWAGA Nazwy rejestrów i bitów, ich lokalizacja itd. odnoszą się do mikrokontrolera ATmega32 i mogą być inne w innych modelach!
Bardziej szczegółowoWykład 3. Interfejsy CAN, USB
Wykład 3 Interfejsy CAN, USB Interfejs CAN CAN Controller Area Network CAN Controller Area Network CAN - podstawy Cechy: - różnicowy protokół komunikacji zdefiniowany w ISO11898 - bardzo niezawodny - dostępna
Bardziej szczegółowoInterfejsy systemów pomiarowych
Interfejsy systemów pomiarowych Układ (topologia) systemu pomiarowe może być układem gwiazdy układem magistrali (szyny) układem pętli Ze względu na rodzaj transmisji interfejsy możemy podzielić na równoległe
Bardziej szczegółowoProblematyka sieci miejscowej LIN
Problematyka sieci miejscowej LIN Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska 1.08.07 Zygmunt Kubiak 1 Wprowadzenie Przykładowe rozwiązanie sieci LIN Podsumowanie 1.08.07 Zygmunt Kubiak
Bardziej szczegółowoKomunikacja w mikrokontrolerach Laboratorium
Laboratorium Ćwiczenie 4 Magistrala SPI Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem oraz sterownikiem wyświetlaczy 7-segmentowych przy użyciu magistrali
Bardziej szczegółowoSieci komputerowe - warstwa fizyczna
Sieci komputerowe - warstwa fizyczna mgr inż. Rafał Watza Katedra Telekomunikacji AGH Al. Mickiewicza 30, 30-059 Kraków, Polska tel. +48 12 6174034, fax +48 12 6342372 e-mail: watza@kt.agh.edu.pl Wprowadzenie
Bardziej szczegółowoWydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.
Bardziej szczegółowoPrzesyłania danych przez protokół TCP/IP
Przesyłania danych przez protokół TCP/IP PAKIETY Protokół TCP/IP transmituje dane przez sieć, dzieląc je na mniejsze porcje, zwane pakietami. Pakiety są często określane różnymi terminami, w zależności
Bardziej szczegółowoLaboratorium mikroinformatyki. Szeregowe magistrale synchroniczne.
Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne. Transmisja szeregowa charakteryzująca się niewielką ilością linii transmisyjnych może okazać się użyteczna nawet w wypadku zastosowania
Bardziej szczegółowoSystemy wbudowane - wykład 7
Systemy wbudowane - wykład 7 Przemek Błaśkiewicz 11 kwietnia 2019 1 / 76 I 2 C aka IIC aka TWI Inter-Integrated Circuit 2 / 76 I 2 C aka IIC aka TWI Inter-Integrated Circuit używa dwóch linii przesyłowych
Bardziej szczegółowoMagistrala I 2 C. Podstawy systemów mikroprocesorowych. Wykład nr 5 Interfejsy szeregowe c.d.
Magistrala I 2 C Podstawy systemów mikroprocesorowych Wykład nr 5 Interfejsy szeregowe c.d. dr Piotr Fronczak http://www.if.pw.edu.pl/~agatka/psm.html Inter-integrated circuit bus TWI Two-wire Serial Interface
Bardziej szczegółowoArchitektura komputerów. Układy wejścia-wyjścia komputera
Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs
Bardziej szczegółowoPaweł MOROZ Politechnika Śląska, Instytut Informatyki pawel.moroz@polsl.pl
Rozdział Biblioteka funkcji komunikacyjnych CAN Paweł MOROZ Politechnika Śląska, Instytut Informatyki pawel.moroz@polsl.pl Streszczenie W rozdziale zaprezentowano bibliotekę funkcji komunikacyjnych CAN,
Bardziej szczegółowoPrzemysłowe Sieci Informatyczne. Sieć CAN (Controller Area Network)
Przemysłowe Sieci Informatyczne Sieć CAN (Controller Area Network) Powstanie sieci CAN W początku lat dziewięćdziesiątych, międzynarodowy przemysł samochodowy stanął przed dwoma problemami dotyczącymi
Bardziej szczegółowoUkłady transmisji przewodowej. na przykładzie USB
Układy transmisji przewodowej na przykładzie USB 1 Standardy 2 Standardy USB 1.1: Low Speed (LS) 1,5 Mb/s, Full Speed (FS)12 Mb/s USB 2.0: High Speed (HS) 480 Mb/s USB 3.0: Super Speed (SS) 5 Gb/s, dupleks
Bardziej szczegółowoPRZEDSTAWIENIE WYNIKÓW ANALIZY STRUKTURY NAGŁÓWKA RAMKI CAN POD KĄTEM WPŁYWU POSZCZEGÓLNYCH PÓL NA LICZBĘ WSTAWEK BITOWYCH
Szybkobieżne Pojazdy Gąsienicowe (33) nr 2, 2013 Dariusz CABAN Paweł MOROZ PRZEDSTAWIENIE WYNIKÓW ANALIZY STRUKTURY NAGŁÓWKA RAMKI CAN POD KĄTEM WPŁYWU POSZCZEGÓLNYCH PÓL NA LICZBĘ WSTAWEK BITOWYCH Streszczenie.
Bardziej szczegółowoWspółpraca procesora z urządzeniami peryferyjnymi
Współpraca procesora z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe: Interfejs
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne
Bardziej szczegółowoZygmunt Kubiak Instytut Informatyki Politechnika Poznańska
Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Interfejsy można podzielić na synchroniczne (oddzielna linia zegara), np. I 2 C, SPI oraz asynchroniczne, np. CAN W rozwiązaniach synchronicznych
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Bardziej szczegółowo3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8
3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 Układ PCF 8583 jest pobierającą małą moc, 2048 bitową statyczną pamięcią CMOS RAM o organizacji 256 x 8 bitów. Adresy i dane są przesyłane szeregowo
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu
Bardziej szczegółowoInterfejsy. w systemach pomiarowych. Ryszard J. Barczyński, 2016 Materiały dydaktyczne do użytku wewnętrznego
Interfejsy w systemach pomiarowych Ryszard J. Barczyński, 2016 Materiały dydaktyczne do użytku wewnętrznego Interfejsy w systemach pomiarowych Układ (topologia) systemu pomiarowe może być układem gwiazdy
Bardziej szczegółowoStandard transmisji równoległej LPT Centronics
Standard transmisji równoległej LPT Centronics Rodzaje transmisji szeregowa równoległa Opis LPT łącze LPT jest interfejsem równoległym w komputerach PC. Standard IEEE 1284 został opracowany w 1994 roku
Bardziej szczegółowoAkademickie Centrum Informatyki PS. Wydział Informatyki PS
Akademickie Centrum Informatyki PS Wydział Informatyki PS Akademickie Centrum Informatyki Instytut Informatyki P.S. Topologie sieciowe: Sieci pierścieniowe Sieci o topologii szyny Krzysztof Bogusławski
Bardziej szczegółowoMAGISTRALA CAN STRUKTURA RAMKI CAN
MAGISTRALA CAN Informacje zawarte w opisie maja wprowadzić szybko w tematykę CAN w pojazdach samochodowych. Struktura ramki jest dla bardziej dociekliwych ponieważ analizatory CAN zapewniają odczyt wszystkich
Bardziej szczegółowoSieci komputerowe. Wykład 2: Sieci LAN w technologii Ethernet. Marcin Bieńkowski. Instytut Informatyki Uniwersytet Wrocławski
Sieci komputerowe Wykład 2: Sieci LAN w technologii Ethernet Marcin Bieńkowski Instytut Informatyki Uniwersytet Wrocławski Sieci komputerowe (II UWr) Wykład 2 1 / 21 Sieci LAN LAN: Local Area Network sieć
Bardziej szczegółowoProgramowanie mikrokontrolerów 2.0
Programowanie mikrokontrolerów 2.0 Sterowanie podczerwienią, zaawansowane tryby liczników Marcin Engel Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 8 grudnia 2016 Sterowanie podczerwienią
Bardziej szczegółowoWarstwa łącza danych. Model OSI Model TCP/IP. Aplikacji. Aplikacji. Prezentacji. Sesji. Transportowa. Transportowa. Sieciowa.
Warstwa łącza danych Model OSI Model TCP/IP Aplikacji Prezentacji Aplikacji Sesji - nadzór nad jakością i niezawodnością fizycznego przesyłania informacji; - podział danych na ramki Transportowa Sieciowa
Bardziej szczegółowoMIKROPROCESORY architektura i programowanie
Struktura portów (CISC) Port to grupa (zwykle 8) linii wejścia/wyjścia mikrokontrolera o podobnych cechach i funkcjach Większość linii we/wy może pełnić dwie lub trzy rozmaite funkcje. Struktura portu
Bardziej szczegółowodokument DOK 02-05-12 wersja 1.0 www.arskam.com
ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania
Bardziej szczegółowoTCP/IP. Warstwa łącza danych. mgr inż. Krzysztof Szałajko
TCP/IP Warstwa łącza danych mgr inż. Krzysztof Szałajko Modele odniesienia 7 Aplikacji 6 Prezentacji 5 Sesji 4 Transportowa 3 Sieciowa 2 Łącza danych 1 Fizyczna Aplikacji Transportowa Internetowa Dostępu
Bardziej szczegółowo5. Model komunikujących się procesów, komunikaty
Jędrzej Ułasiewicz str. 1 5. Model komunikujących się procesów, komunikaty Obecnie stosuje się następujące modele przetwarzania: Model procesów i komunikatów Model procesów komunikujących się poprzez pamięć
Bardziej szczegółowoWstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali
Wstęp doinformatyki Architektura interfejsów Interfejsy, urządzenia we/wy i komunikacja Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 Slajd 1 Slajd 2 Magistrala Linie magistrali Sterowanie
Bardziej szczegółowoAdresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów
Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście
Bardziej szczegółowoMagistrale szeregowe
Magistrale szeregowe Magistrale 2/21 pamięci zewn. ukł.obsługi PAO dekodery adresów kontrolery przerwań timery RTC procesor magistrala systemowa pamięć programu (ROM) pamięć danych (RAM) urz. operatorskie
Bardziej szczegółowoInstrukcja MM-717 Tarnów 2010
Instrukcja MM-717 Tarnów 2010 Przeznaczenie modułu komunikacyjnego MM-717. Moduł komunikacyjny MM-717 służy do realizacji transmisji z wykorzystaniem GPRS pomiędzy systemami nadrzędnymi (systemami SCADA)
Bardziej szczegółowoMetody obsługi zdarzeń
SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału
Bardziej szczegółowoMIKROPROCESORY architektura i programowanie
Systematyczny przegląd. (CISC) SFR umieszczane są w wewnętrznej pamięci danych (80H 0FFH). Adresowanie wyłącznie bezpośrednie. Rejestry o adresach podzielnych przez 8 są też dostępne bitowo. Adres n-tego
Bardziej szczegółowoProtokół CAN-bus PKP.
Protokol_CANBUS_UTXvTR 18.12.09 Protokół CAN-bus PKP. 1 ADRES URZĄDZENIA CAN-BUS.... 2 2 POLECENIE RESETU I POLECENIE KONTROLNE....2 3 BLOKADY....2 4 KODY BŁĘDÓW WYKONANIA POLECEŃ....2 5 LISTA POLECEŃ
Bardziej szczegółowoSEGMENT TCP CZ. II. Suma kontrolna (ang. Checksum) liczona dla danych jak i nagłówka, weryfikowana po stronie odbiorczej
SEGMENT TCP CZ. I Numer portu źródłowego (ang. Source port), przeznaczenia (ang. Destination port) identyfikują aplikacje wysyłającą odbierającą dane, te dwie wielkości wraz adresami IP źródła i przeznaczenia
Bardziej szczegółowoInstrukcja do ćwiczenia : Matryca komutacyjna
Instrukcja do ćwiczenia : Matryca komutacyjna 1. Wstęp Każdy kanał w systemach ze zwielokrotnieniem czasowym jest jednocześnie określany przez swoją współrzędną czasową T i współrzędną przestrzenną S.
Bardziej szczegółowoxx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy
Testowanie układów kombinacyjnych Przykładowy układ Wykrywanie błędów: 1. Sklejenie z 0 2. Sklejenie z 1 Testem danego uszkodzenia nazywa się takie wzbudzenie funkcji (wektor wejściowy), które daje błędną
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak 3.12.2015 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące funkcje
Bardziej szczegółowoIC200UDR002 ASTOR GE INTELLIGENT PLATFORMS - VERSAMAX NANO/MICRO
IC200UDR002 8 wejść dyskretnych 24 VDC, logika dodatnia/ujemna. Licznik impulsów wysokiej częstotliwości. 6 wyjść przekaźnikowych 2.0 A. Port: RS232. Zasilanie: 24 VDC. Sterownik VersaMax Micro UDR002
Bardziej szczegółowoMateriały dodatkowe Krótka charakterystyka protokołu MODBUS
Katedra Inżynierii Systemów Sterowania Materiały dodatkowe Krótka charakterystyka protokołu MODBUS Opracowali: mgr inż. Tomasz Karla Data: Luty, 2017 r. Dodatkowe informacje Materiały dodatkowe mają charakter
Bardziej szczegółowoProgramowanie mikrokontrolerów. 8 listopada 2007
Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 8 listopada 2007 Alfanumeryczny wyświetlacz LCD umożliwia wyświetlanie znaków ze zbioru będącego rozszerzeniem ASCII posiada zintegrowany sterownik
Bardziej szczegółowoAby w pełni przetestować układ o trzech wejściach IN_0, IN_1 i IN_2 chcemy wygenerować wszystkie możliwe kombinacje sygnałów wejściowych.
Generowanie sygnałów testowych VHDL Wariant współbieżny (bez procesu): sygnał
Bardziej szczegółowointerfejs szeregowy wyświetlaczy do systemów PLC
LDN SBCD interfejs szeregowy wyświetlaczy do systemów PLC SEM 08.2003 Str. 1/5 SBCD interfejs szeregowy wyświetlaczy do systemów PLC INSTRUKCJA OBSŁUGI Charakterystyka Interfejs SBCD w wyświetlaczach cyfrowych
Bardziej szczegółowoSieci komputerowe. Zadania warstwy łącza danych. Ramka Ethernet. Adresacja Ethernet
Sieci komputerowe Zadania warstwy łącza danych Wykład 3 Warstwa łącza, osprzęt i topologie sieci Ethernet Organizacja bitów danych w tzw. ramki Adresacja fizyczna urządzeń Wykrywanie błędów Multipleksacja
Bardziej szczegółowoZaliczenie Termin zaliczenia: Sala IE 415 Termin poprawkowy: > (informacja na stronie:
Zaliczenie Termin zaliczenia: 14.06.2007 Sala IE 415 Termin poprawkowy: >18.06.2007 (informacja na stronie: http://neo.dmcs.p.lodz.pl/tm/index.html) 1 Współpraca procesora z urządzeniami peryferyjnymi
Bardziej szczegółowoMAGISTRALE MIKROKONTROLERÓW (BSS) Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska
(BSS) Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Odległości pomiędzy źródłem a odbiorcą informacji mogą być bardzo zróżnicowane, przykładowo zaczynając od pojedynczych milimetrów w przypadku
Bardziej szczegółowoOPROGRAMOWANIE ODBIORNIKA / NADAJNIKA PODCZERWIENI UNIV
OPROGRAMOWANIE ODBIORNIKA / NADAJNIKA PODCZERWIENI 1. Cechy Oprogramowanie odbiornika / nadajnika podczerwieni UNIV 3.5.0.x Odbiera i rozpoznaje kody podczerwieni - Sony SIRC 12 bitowy (32 adresy, 127
Bardziej szczegółowoKomunikacja z urzadzeniami zewnętrznymi
Komunikacja z urzadzeniami zewnętrznymi Porty Łacza równoległe Łacza szeregowe Wymiana informacji - procesor, pamięć oraz urzadzenia wejścia-wyjścia Większość mikrokontrolerów (Intel, AVR, PIC) używa jednego
Bardziej szczegółowoSieci komputerowe. Wykład 2: Sieci LAN w technologii Ethernet. Marcin Bieńkowski. Instytut Informatyki Uniwersytet Wrocławski
Sieci komputerowe Wykład 2: Sieci LAN w technologii Ethernet Marcin Bieńkowski Instytut Informatyki Uniwersytet Wrocławski Sieci komputerowe (II UWr) Wykład 2 1 / 27 Sieci LAN LAN: Local Area Network sieć
Bardziej szczegółowoTEMPERATURE CONTROL SYSTEM BY THE CAN BUS UKŁAD REGULACJI TEMPERATURY POPRZEZ MAGISTRALĘ CAN
Mateusz Niedziółka V rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy TEMPERATURE CONTROL SYSTEM BY THE CAN BUS UKŁAD REGULACJI TEMPERATURY POPRZEZ MAGISTRALĘ CAN Keywords:
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja 0.1 29.10.2013 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące
Bardziej szczegółowoSieci komputerowe. Zajęcia 2 Warstwa łącza, sprzęt i topologie sieci Ethernet
Sieci komputerowe Zajęcia 2 Warstwa łącza, sprzęt i topologie sieci Ethernet Zadania warstwy łącza danych Organizacja bitów danych w tzw. ramki Adresacja fizyczna urządzeń Wykrywanie błędów Multipleksacja
Bardziej szczegółowoStandard sieci komputerowej Ethernet
Standard sieci komputerowej Ethernet 1 Ethernet Standard sieci komputerowych opracowany przez firmę Xerox, DEC oraz Intel w 1976 roku Standard wykorzystuje topologie sieci typu magistrala, pierścień lub
Bardziej szczegółowoKomunikacja w mikrokontrolerach Laboratorium
Laboratorium Ćwiczenie 3 Magistrala I 2 C Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem przy użyciu magistrali I 2 C. Zagadnienia do przygotowania: podstawy
Bardziej szczegółowoRozproszone przewodowe systemy pomiarowe
Rozproszone przewodowe systemy pomiarowe 7.1. System interfejsu CAN 7.1.1. Dane ogólne interfejsu CAN Interfejs szeregowy CAN (ang. Controller Area Network) opracowano w firmach Bosch i Intel na zamówienie
Bardziej szczegółowo1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU.
1. Cel ćwiczenia Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 2. Porty szeregowe w sterowniku VersaMax Micro Obydwa porty szeregowe sterownika
Bardziej szczegółowoSieci Komputerowe Mechanizmy kontroli błędów w sieciach
Sieci Komputerowe Mechanizmy kontroli błędów w sieciach dr Zbigniew Lipiński Instytut Matematyki i Informatyki ul. Oleska 48 50-204 Opole zlipinski@math.uni.opole.pl Zagadnienia Zasady kontroli błędów
Bardziej szczegółowoProgramowany układ czasowy APSC
Programowany układ czasowy APSC Ośmiobitowy układ czasowy pracujący w trzech trybach. Wybór trybu realizowany jest przez wartość ładowaną do wewnętrznego rejestru zwanego słowem sterującym. Rejestr ten
Bardziej szczegółowoMOBOT-RCR v2 miniaturowe moduły radiowe Bezprzewodowa transmisja UART
MOBOT-RCR v2 miniaturowe moduły radiowe Bezprzewodowa transmisja UART Własności MOBOT-RCR v2a: - pasmo komunikacji: ISM 433MHz lub 868MHz - zasięg 50m 300m * - zasilanie: z USB, - interfejs wyjściowy:
Bardziej szczegółowoZagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe
Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.
Bardziej szczegółowoArchitektura mikrokontrolera MCS51
Architektura mikrokontrolera MCS51 Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Architektura mikrokontrolera
Bardziej szczegółowoWykład 14. Zagadnienia związane z systemem IO
Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty
Bardziej szczegółowoTRD-MINI COMBO. Uniwersalny moduł czytnika transponderów UNIQUE - wersja OEM. Podstawowe cechy :
TRD-MINI COMBO Uniwersalny moduł czytnika transponderów UNIQUE - wersja OEM Podstawowe cechy : niewielkie rozmiary - 19 x 26 x 12 mm zasilanie od 3V do 6V 12 formatów danych wyjściowych tryb IDLE wyjście
Bardziej szczegółowoMikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe
Mikrokontroler ATmega32 System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe 1 Przerwanie Przerwanie jest inicjowane przez urządzenie zewnętrzne względem mikroprocesora, zgłaszające potrzebę
Bardziej szczegółowoArchitektura mikrokontrolera MCS51
Architektura mikrokontrolera MCS51 Ryszard J. Barczyński, 2018 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Architektura mikrokontrolera
Bardziej szczegółowoStruktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami
Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
Bardziej szczegółowoOprogramowanie przekaźnika monostabilnego UNIV
Oprogramowanie przekaźnika monostabilnego UNIV 1.0.2.11 1. Cechy: 6-cio kanałowy moduł przekaźników monostabilnych. 3 instrukcje sterujące przekaźnikami (włącz, wyłącz, zaneguj) 3 instrukcje blokujące.
Bardziej szczegółowoWspółpraca procesora z urządzeniami peryferyjnymi
Współpraca procesora z urządzeniami peryferyjnymi 1 Moduł transceivera szeregowego UART (Universal Asynchronous Receiver/Transmitter module) 2 Interfejs szeregowy EIA RS232 3 Transceiver UART Rejestr przesuwny
Bardziej szczegółowoProjekt MARM. Dokumentacja projektu. Łukasz Wolniak. Stacja pogodowa
Projekt MARM Dokumentacja projektu Łukasz Wolniak Stacja pogodowa 1. Cel projektu Celem projektu było opracowanie urządzenia do pomiaru temperatury, ciśnienia oraz wilgotności w oparciu o mikrokontroler
Bardziej szczegółowo2.1 Porównanie procesorów
1 Wstęp...1 2 Charakterystyka procesorów...1 2.1 Porównanie procesorów...1 2.2 Wejścia analogowe...1 2.3 Termometry cyfrowe...1 2.4 Wyjścia PWM...1 2.5 Odbiornik RC5...1 2.6 Licznik / Miernik...1 2.7 Generator...2
Bardziej szczegółowoArchitektura Systemów Komputerowych. Transmisja szeregowa danych Standardy magistral szeregowych
Architektura Systemów Komputerowych Transmisja szeregowa danych Standardy magistral szeregowych 1 Transmisja szeregowa Idea transmisji szeregowej synchronicznej DOUT Rejestr przesuwny DIN CLK DIN Rejestr
Bardziej szczegółowoETHERNET. mgr inż. Krzysztof Szałajko
ETHERNET mgr inż. Krzysztof Szałajko Ethernet - definicja Rodzina technologii wykorzystywanych w sieciach: Specyfikacja mediów transmisyjnych Specyfikacja przesyłanych sygnałów Format ramek Protokoły 2
Bardziej szczegółowoProtokół CAN-bus PKP.
Protokol_CANBUS_UTXvSZR 13.07.09 Protokół CAN-bus PKP. 1 ADRES URZĄDZENIA CAN-BUS.... 2 2 POLECENIE RESETU I POLECENIE KONTROLNE.... 2 3 BLOKADY.... 2 4 KODY BŁĘDÓW WYKONANIA POLECEŃ.... 2 5 LISTA POLECEŃ
Bardziej szczegółowoUkłady sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).
Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów
Bardziej szczegółowoPomoc dla użytkowników systemu asix 6. www.asix.com.pl. Strategia buforowa
Pomoc dla użytkowników systemu asix 6 www.asix.com.pl Strategia buforowa Dok. Nr PLP6024 Wersja: 29-01-2010 ASKOM i asix to zastrzeżone znaki firmy ASKOM Sp. z o. o., Gliwice. Inne występujące w tekście
Bardziej szczegółowoĆWICZENIE 7. Wprowadzenie do funkcji specjalnych sterownika LOGO!
ćwiczenie nr 7 str.1/1 ĆWICZENIE 7 Wprowadzenie do funkcji specjalnych sterownika LOGO! 1. CEL ĆWICZENIA: zapoznanie się z zaawansowanymi możliwościami mikroprocesorowych sterowników programowalnych na
Bardziej szczegółowoSprzężenie mikrokontrolera (nie tylko X51) ze światem zewnętrznym lokalne interfejsy szeregowe
Sprzężenie mikrokontrolera (nie tylko X51) ze światem zewnętrznym lokalne interfejsy szeregowe Ryszard J. Barczyński, 2009 2015 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały
Bardziej szczegółowoCompactPCI. PCI Industrial Computers Manufacturers Group (PICMG)
PCI Industrial Computers Manufacturers Group (PICMG) nowy standard; nowa jakość komputerów realizujących krytyczne zadania w systemach pracujących w trudnych warunkach; Baza specyfikacji: format kaset
Bardziej szczegółowoTECHNIKA MIKROPROCESOROWA
LABORATORIUM TECHNIKA MIKROPROCESOROWA Port transmisji szeregowej USART MCS'51 Opracował: Tomasz Miłosławski 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się ze sposobami komunikacji mikrokontrolera
Bardziej szczegółowoInterfejs transmisji danych
Interfejs transmisji danych Model komunikacji: RS232 Recommended Standard nr 232 Specyfikacja warstw 1 i 2 Synchroniczna czy asynchroniczna DTE DCE DCE DTE RS232 szczegóły Uproszczony model komunikacyjny
Bardziej szczegółowoPośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:
Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej
Bardziej szczegółowoAkademickie Centrum Informatyki PS. Wydział Informatyki PS
Akademickie Centrum Informatyki PS Wydział Informatyki PS Wydział Informatyki Sieci komputerowe i Telekomunikacyjne DQDB - dwumagistralowa sieć z rozproszoną kolejką Krzysztof Bogusławski tel. 449 41 82
Bardziej szczegółowoSterowniki programowalne
Wykład w ramach przedmiotu Sterowniki programowalne Sterowniki programowalne GE Fanuc serii 90-30 Zasady działania systemu (część II) Na podstawie dokumentacji GE Fanuc przygotował dr inż. Jarosław Tarnawski
Bardziej szczegółowo