CompactPCI. PCI Industrial Computers Manufacturers Group (PICMG)

Transkrypt

1 PCI Industrial Computers Manufacturers Group (PICMG)

2 nowy standard; nowa jakość komputerów realizujących krytyczne zadania w systemach pracujących w trudnych warunkach;

3 Baza specyfikacji: format kaset Eurocard; dedykowane złącza; wydajne chłodzenie; specyfikacja PCI.

4 Specyfikacja PCI Peripherial Component Interonnect Pozwala tworzyć złożone systemy komputerowe. Zgodnie ze specyfikacją 2.1 standardu PCI, w jednym systemie może współpracować do 256 magistral PCI, każda z nich może obsługiwać do 32 urządzeń, które mogą pełnić do 8 funkcji (w komputerach stacjonarnych najczęściej mamy do czynienia z jedną magistralą PCI, która obsługuje do kilkunastu urządzeń). Praca w trybie ang. burst dostęp do adresowanego obiektu w jednym takcie zegarowym. Magistrala PCI jest niezależna od typu procesora z powodzeniem wykorzystywana jest w systemach opartych o procesory PowerPC, UltraSparc.

5 Właściwości magistrali CompactPCI: wydajność magistrali PCI taktowanej 33 lub 66 MHz 32- i 64-bitowy transfer danych 8 CompactPCI slotów na segment magistrali przy taktowaniu zegarem 33 MHz 5 CompactPCI slotów na segment magistrali przy taktowaniu zegarem 66 MHz Wsparcie programowe standardu przemysłowego Karty formatu 3U (100 mm x 160 mm) Karty formatu 6U ( mm x 160 mm) Obudowy Eurocard IEEE (1101.1, i ) Szeroki asortyment kart rozszerzeń Szyna Zarządzania Systemem

6

7 Sygnały magistrali PCI AD[31-00] ang. Address Data Bus linie o podwójnym znaczeniu. W fazie adresowej wystawiany jest na nich adres urządzenia docelowego. W fazie przekazywania danych wystawiane są na nich transmitowane dane. C/~BE[3-0] ang. Command/Byte Enable, sygnały o różnym znaczeniu. W fazie adresowej przekazują komendę PCI (określającą typ transmisji). W fazie przekazywania danych przekazują informacje, które linie danych są wykorzystane do przesyłania danych. PAR ang. Parity Signal, sygnał kontroli parzystości linii AD[31-00] i C/~BE[3-0]. Wystawia go Inicjator po fazie adresowania. W fazie przekazywania danych sygnał ten wystawiany jest przez urządzenie transmitujące dane w cyklu po zakończeniu transmisji. ~FRAME ang. Cycle Frame, sygnał wystawiany przez Inicjatora, któremu układ arbitrażu przydzielił kontrolę nad magistralą. Inicjator zwalnia linię ~FRAME przed wysłaniem ostatniej danej.

8 Sygnały magistrali PCI ~TRDY ang. Target Ready, sygnał wystawiany przez urządzenie docelowe, świadczący o jego gotowości do transmisji danych. ~IRDY ang. Initiator Ready, sygnał wystawiany przez inicjatora i świadczy o jego gotowości do transmisji danych. ~STOP sygnał wystawiany przez urządzenie docelowe, w sytuacji gdy chce ono natychmiast zakończyć transmisję danych. ~DEVSEL ang. Device Select, linia ustawiana przez urządzenie docelowe, które rozpoznało swój adres w fazie adresowej. Mówi o nawiązaniu połączenia pomiędzy inicjatorem a urządzeniem docelowym. IDSEL ang. Initialization Device Select, sygnał używany w czasie konfigurowania magistrali PCI. ~REQ ang. Request, sygnał wystawiany przez inicjatora, który żąda dostępu do magistrali. ~GNT ang. Grant, linia ustawiana przez układ arbitrażowy przydzielający kontrolę nad magistralą.

9 Sygnały magistrali PCI CLK ang. PCI Clock Signal, sygnał zegara taktującego magistralę PCI. ~RST ang. Reset Signal, wystawianie tego sygnału powoduje inicjalizację wszystkich urządzeń podłączonych do magistrali PCI. ~PERR ang. Parity Error, linia informująca moduł inicjatora o wystąpieniu błędu parzystości. Specyfikacja nie definiuje reakcji inicjatora na wykrycie błędu parzystości danych. ~SERR ang. System Error, oznacza wystąpienie krytycznego błędu innego niż błąd parzystości. Pojawienie się tego sygnału powoduje wygenerowanie niemaskowalnego przerwania NMI a w rezultacie restart systemu. AD[63-32] ang. Data Bus, linie będące odpowiednikami linii AD[31-00]; C/~BE[7-4] ang. Command/Byte Enable, sygnały wykorzystywane w 64-bitowej magistrali PCI. PAR64 ang. Parity Signal for the upper doubleword, sygnał kontroli parzystości linii AD[63-32] i C/~BE[7-4]. ~REQ64 ang. Request 64-bit Transfer, sygnał informujący urządzenie docelowe o próbie przeprowadzenia 64-birowego transferu danych. Odpowiednik lini ~FRAME.

10 Sygnały magistrali PCI ~ACK64 ang. Acknowledge 64-bit Transfer, sygnał wystawiany przez urządzenie docelowe, wyrażający zgodę na 64-bitowy transfer. Odpowiednik sygnału ~DEVSEL. ~LOCK sygnał umożliwia zablokowanie innym inicjatorom dostępu do określonego urządzenia docelowego. ~CLKRUN sygnał określa, czy magistrala taktowana jest ze standardowączy obniżoną częstotliwością. ~SBO ang. Snoop Back Off, sygnał ustawiany przez sterownik magistrali. Zabezpiecza inicjator przed zapisem lub odczytem do /z cache owanego, niezaktualizowanego obszaru pamięci. Musi być zaimplementowany w systemach wykorzystujących write-back cache. W systemach write through chace sygnał ma zawsze wartość 1. ~SDONE ang. Snoop Done, sygnał mówi czy sterownik magistrali sprawdził, czy dane są zaktualiwzowane. ~INT[A-D] ang. Interrupt Request, kanały przerwań sprzętowych magistrali PCI.

11 Pamięć konfiguracyjna magistrali PCI Pamięć konfiguracyjna 256 bajtów. 64 bajty nagłówek, identyczna struktura we wszystkich urządzeniach PCI (wyjątek układy sprzęgające magistrale PCI); 192 bajty rejestry specyficzne dla danego urządzenia.

12 Pamięć konfiguracyjna magistrali PCI

13 Device Selection

14 64-bit Read Request With 64-bit Transfer

15 64-bit Write Request With 32-bit Transfer

16 Interrupt Acknowledge Cycle

17 Coding Key Color Assignments

18

19 3U Connector Implementation

20 6U Connector Implementation

21