Architektura systemów komputerowych. Moduł kontrolera

Save this PDF as:

Wielkość: px
Rozpocząć pokaz od strony:

Download "Architektura systemów komputerowych. Moduł kontrolera"

Transkrypt

1

2 Architektura systemów komputerowych

3 Plan wykładu. Implementacja kontrolera. 2. Projekt P kontroler. 3. Projekt P synteza kontrolera. Cele Znajomość architektury oraz technik projektowania mikroprocesorów. Poznanie zasad projektowania kontrolera.

4 Implementacja kontrolera

5 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa mikroprogramowanie Układ kontrolera steruje przepływem sterowania wewnątrz procesora, koordynując pracę poszczególnych modułów CPU. Pojęcia: funkcje kontrolera sygnały sterujące synteza kontrolera

6 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa mikroprogramowanie Układ kontrolera steruje przepływem sterowania wewnątrz procesora, koordynując pracę poszczególnych modułów CPU. Pojęcia: funkcje kontrolera sygnały sterujące synteza kontrolera W ogólności kontroler implementuje model rozkazów CPU, realizując zadania: szeregowania zadań dla modułów CPU, synchronizacji operacji: pobrania rozkazu, dekodowania i wykonania rozkazu, zapisania wyników wykonania operacji. Pewne typu procesorów posiadają kontroler rozproszony, realizujący złożone funkcje np. wykonanie rozkazów poza kolejnością, przetwarzanie potokowe.

7 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa mikroprogramowanie Układ kontrolera steruje przepływem sterowania wewnątrz procesora, koordynując pracę poszczególnych modułów CPU. Pojęcia: funkcje kontrolera sygnały sterujące synteza kontrolera W ogólności kontroler implementuje model rozkazów CPU, realizując zadania: szeregowania zadań dla modułów CPU, synchronizacji operacji: pobrania rozkazu, dekodowania i wykonania rozkazu, zapisania wyników wykonania operacji. Pewne typu procesorów posiadają kontroler rozproszony, realizujący złożone funkcje np. wykonanie rozkazów poza kolejnością, przetwarzanie potokowe. Układ kontrolera generuje sygnały sterujące dla modułów CPU. W ogólności są to: sygnały sterujące rejestrami: włączanie, wyłączanie, zatrzaskiwanie danych, sygnały sterujące magistralami: blokowanie dostępu do magistrali, przekierowania, sygnały faz rozkazu, sygnały sterujące pamięcią. Sygnały sterujące można łączyć z sygnałami faz w równania rozkazów (funkcje logiczne).

8 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa mikroprogramowanie Układ kontrolera steruje przepływem sterowania wewnątrz procesora, koordynując pracę poszczególnych modułów CPU. Pojęcia: funkcje kontrolera sygnały sterujące synteza kontrolera Układu kontrolera może zrealizować stosując: logikę układową (ang. hard-wired, hardware): - stosuje się dowolne elementy logiczne, układu PLA, FPGA, pamięć ROM/RAM itp. - uzyskuje się szybkie urządzenie, ale dedykowane. programowanie sprzętowe (ang. firmware): - stosując mikroprogramowanie, - kontroler przypomina komputer posiada mikroinstrukcje oraz mikroprogram, - moduł ma elastyczną konstrukcję: możliwe są zmiany w sposobie wykonania rozkazów lub kompletna zmiana całego zbioru instrukcji, cena - układ ma mniejszą szybkość działania niż w logice układowej, głównie wynikającą z szybkości działania pamięci mikrokomputera. złożoność układu W ogólności kontroler implementuje model rozkazów CPU, realizując zadania: szeregowania zadań dla modułów CPU, synchronizacji operacji: pobrania rozkazu, dekodowania i wykonania rozkazu, zapisania wyników wykonania operacji. Pewne typu procesorów posiadają kontroler rozproszony, realizujący złożone funkcje np. wykonanie rozkazów poza kolejnością, przetwarzanie potokowe. Układ kontrolera generuje sygnały sterujące dla modułów CPU. W ogólności są to: sygnały sterujące rejestrami: włączanie, wyłączanie, zatrzaskiwanie danych, sygnały sterujące magistralami: blokowanie dostępu do magistrali, przekierowania, sygnały faz rozkazu, sygnały sterujące pamięcią. Sygnały sterujące można łączyć z sygnałami faz w równania rozkazów (funkcje logiczne).

9 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa mikroprogramowanie Ścieżka danych. wy A LA we B m LB C m2 S m3 LC m A, B, C rejestry typu latch.

10 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora LA we B m LB S m3 LC m A, B, C rejestry typu latch. ścieżka danych we A C kod rozkazu wy S B m m m2 m3 Układ może realizować operacje: ładowanie liczby do rejestru (ld_reg), iloczyn logiczny rejestrów prosty (and_reg) i zanegowany (nand_reg), sumę logiczną rejestrów prostą (or_reg) i zanegowaną (nor_reg), sumę arytmetyczną rejestrów (sum_reg), ładowanie rejestru A zawartością B (ld_ab). Kontroler musi generować sygnały: m wybór źródła danych dla rejestrów, m wybór trybu pracy sumatora, m 2 wybór funkcji logicznej, m 3 wybór źródła wyniku, L X sygnał zapisu danej do rejestru, gdzie X = A, B lub C. C m2 kontroler LC mikroprogramowanie wy A LB logika układowa Ścieżka danych. LA wstęp

11 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa mikroprogramowanie Ścieżka danych. wy A LA we B m LB S m3 LC m Układ może realizować operacje: ładowanie liczby do rejestru (ld_reg), iloczyn logiczny rejestrów prosty (and_reg) i zanegowany (nand_reg), sumę logiczną rejestrów prostą (or_reg) i zanegowaną (nor_reg), sumę arytmetyczną rejestrów (sum_reg), ładowanie rejestru A zawartością B (ld_ab). Kontroler musi generować sygnały: m wybór źródła danych dla rejestrów, m wybór trybu pracy sumatora, m 2 wybór funkcji logicznej, m 3 wybór źródła wyniku, L X sygnał zapisu danej do rejestru, gdzie X = A, B lub C. C m2 A, B, C rejestry typu latch. Ładowanie danej do rejestru z wejścia: kod rozkazu m m m2 m3 LA LB A=we - B=we - LC A=we (kod rozkazu), B=we Iloczyn dwóch rejestrów: kod rozkazu m m m2 m3 LA A=A and B B=A and B A=A and B, B=A and B LB LC

12 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa Ścieżka danych. mikroprogramowanie wy A LA we B LB m C m2 S m3 LC m A, B, C rejestry typu latch. Tabela logiczna kontrolera: kod rozkazu m m m2 m3 LA nop A=we B=we A=A and B B=A and B A=A nand B B=A nand B A=A or B B=A or B A=A nor B B=A nor B A=A+B B=A+B A=B LB LC m = c + c + c3 c3 c c m m = c2c3 + c + cc3 c2 c3 c c c3 m

13 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa Ścieżka danych. mikroprogramowanie wy A LA we B LB m C m2 S m3 LC m A, B, C rejestry typu latch. Tabela logiczna kontrolera: kod rozkazu m m m2 m3 LA nop A=we B=we A=A and B B=A and B A=A nand B B=A nand B A=A or B B=A or B A=A nor B B=A nor B A=A+B B=A+B A=B LB LC m2 = cc + c2c3 m3 = cc + cc2c3 m3 = c2c3 + cc2c3 LA = cc2c3 + cc2c3 + ccc3 + ccc2c3 + ccc2c3 + ccc2c3 + ccc2c3 LB = cc2c3 + ccc3 + ccc2c3 + ccc2c3 + ccc2c3 + ccc2c3 LC = c + c + c 2 c 3

14 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp Ścieżka danych. logika układowa LA we mikroprogramowanie wy A B m LB C m2 S m3 LC m A, B, C rejestry typu D. Założenia budowy kontrolera mikroprogramowanego jak i jego prototyp opracował prof. Maurice V. Wilkes, twórca komputera EDSAC pierwszego komputera wewnętrznym programem, laureat nagrody Turinga z 967r, współautor książki The Preparation of Programs for an Electronic Digital Computer z 95, w której zawarto koncepcję bibliotek programistycznych. Maurice V. Wilkes (93-2)

15 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp Ścieżka danych. logika układowa LA we mikroprogramowanie wy A B m LB S Format mikrooperacji jest związany z sygnałami jakie ma generować kontroler. W tym przypadku może to być: m m m2 m3 LA LB LC adr_ctrl m3 LC m Założenia dla kontrolera: sygnały -bitowe: m, m, m, 2 sygnał 2-bitowy: m, 3 sygnał ładowania rejestru L, L, L, A B C rozpoznawanie 3-tu rozkazów, wykonanie najdłuższego rozkazu zajmuje dwa cykle zegara. C m2 A, B, C rejestry typu D. Ładowanie danej do rejestru z wejścia: A/B=we: t: m =, LA/B= / Iloczyn dwóch rejestrów: A/B=A and B: t: m2 =, m3 =, LC= / t: m =, LA/B= / Suma dwóch rejestrów: A/B=A+B: t: m =, m3 =, LC= / t: m =, LA/B= /

16 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp Ścieżka danych. logika układowa wy A LA we B mikroprogramowanie LB m S Tabela logiczna kontrolera: kod rozkazu m m m2 m3 LA LB LC f r B=A and B... A=A+B... A=B m3 LC m nop A=we B=we A=A and B C m2 A, B, C rejestry typu D. Algorytm działania kontrolera:. oczekiwanie na wyzwolenie narastającym zboczem zegara, 2. jeśli odczytany bit r= to opadające zbocze zegara spowoduje wpisanie do rejestry stanu bitu f i wybranie funkcji nop, 3. jeśli odczytany bit r= to do rejestru stanu wpisanie wartości bitu f. W ogólności układ sekwencyjny kontrolera może pracować w większej liczbie stanów niż 2.

17 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa Ścieżka danych. wy A LA we B mikroprogramowanie m LB C m2 S LC m3 m A, B, C rejestry typu D. Schemat blokowy kontrolera: adr [n..] US RAM/ROM SEQ kod rozkazu m adr [] (długość słowa danych b) m m2 m3 LA LB LC

18 Implementacja kontrolera metody projektowania i implementacji kontrolera procesora wstęp logika układowa Ścieżka danych. wy A LA we B mikroprogramowanie m LB C m2 S LC m3 m A, B, C rejestry typu D. Schemat blokowy kontrolera: kod rozkazu m adr [n..] US układ sekwencyjny asynchroniczny SEQ RAM/ROM adr [] (długość słowa danych b) m m2 m3 LA LB LC

19 Projekt P kontroler

20 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 PC + moduł kontrolera SEXT 2 SHL 4 sygnały, 2, 3 2 Ścieżka danych CPU. + moduły ścieżki D Smem 3 8 IR 2 4,5 2,3 6,7 SEG 2 6 2,3 4,5, 2,3 Sadr S 6 H Dwe Z/O L ALU RFILE 2 NAT Amem MBR RAM MAR IR SEXT 2 8 Aadr Badr Dwe Z/O A B 8 8 A W B STAN RSTAN 8 R

21 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 PC + moduł kontrolera SEXT 2 SHL 4 sygnały, 2, 3 2 Moduły ścieżki danych CPU. + moduły ścieżki D Smem 3 8 IR 2 4,5 2,3 6,7 SEG 2 6 2,3 4,5, 2,3 Sadr S 6 H Dwe Z/O L ALU RFILE 2 NAT Amem MBR RAM MAR IR SEXT 2 8 Aadr Badr Dwe Z/O A B 8 8 A W B STAN RSTAN 8 R

22 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 PC_src IR_size ADR_mod SEXT + ADRMAN IR_set SL_sel SL_lh IR SEG kontroler SL_fun IR MBR 8 ALU_fun A_sel IR_set NAT MAR MAR_set RAM 2 SEXT moduł kontrolera 2 2 PC SHL 4 sygnały, 2, 3 + moduły ścieżki ALU RFILE B_sel R_set NAT_set ALU_src RSTAN REG_fun RSTAN_set MEM_fun MBR_set WB_src R REG_src

23 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 PC_src IR_size ADR_mod SEXT + ADRMAN IR_set SL_sel SL_lh IR SEG kontroler SL_fun IR MBR 8 ALU_fun A_sel IR_set NAT MAR MAR_set RAM 2 SEXT moduł kontrolera 2 2 PC SHL 4 sygnały, 2, 3 + moduły ścieżki ALU RFILE B_sel R_set NAT_set ALU_src RSTAN REG_fun RSTAN_set MEM_fun MBR_set WB_src R REG_src

24 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 moduły ścieżki sygnały moduł kontrolera W projektowanym CPU moduł kontrolera będzie mikroprogramowanym układem cyfrowym synchroniczno-asynchronicznym. Pojęcia: cykl rozkazowy podmoduły kontrolera źródła sygnałów

25 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 moduły ścieżki sygnały moduł kontrolera W projektowanym CPU moduł kontrolera będzie mikroprogramowanym układem cyfrowym synchroniczno-asynchronicznym. Pojęcia: cykl rozkazowy podmoduły kontrolera źródła sygnałów Cykl rozkazowy CPU będzie składał się z: pobrania rozkazu, dekodowania instrukcji, pobrania argumentów, wykonania rozkazu, zapisania wyników, przerwania. W projekcie przewidziano możliwość obsługi jednego przerwania. Adres procedury obsługi tego przerwania będzie znajdował się w 4tej komórce RAM gdzie powinna znajdować się instrukcja dalekiego skoku.

26 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 moduły ścieżki sygnały moduł kontrolera W projektowanym CPU moduł kontrolera będzie mikroprogramowanym układem cyfrowym synchroniczno-asynchronicznym. Pojęcia: cykl rozkazowy podmoduły kontrolera źródła sygnałów Cykl rozkazowy CPU będzie składał się z: pobrania rozkazu, dekodowania instrukcji, pobrania argumentów, wykonania rozkazu, zapisania wyników, przerwania. W projekcie przewidziano możliwość obsługi jednego przerwania. Adres procedury obsługi tego przerwania będzie znajdował się w 4tej komórce RAM gdzie powinna znajdować się instrukcja dalekiego skoku. Zadania w obrębie etapów cyklu rozkazowego będzie zakodowana przy pomocy mikrorozkazów. Kontroler będzie zbudowany z modułów, w szczególności będzie zawierał: pamięć mikroinstrukcji, układ sekwensera (układ asynchroniczny), logikę towarzyszącą. Synteza modułów kontrolera wymaga opracowania diagramu pracy.

27 Projekt P kontroler kontroler CPU dla założeń z wykładu nr 4 moduły ścieżki W projektowanym CPU moduł kontrolera będzie mikroprogramowanym układem cyfrowym synchroniczno-asynchronicznym. sygnały moduł kontrolera Pojęcia: cykl rozkazowy podmoduły kontrolera źródła sygnałów IR 2,3 6,7 IR Ścieżkę danych kontrolują dwa rodzaje sygnałów: sygnały pochodzące z kodu instrukcji: 4,5 SEL 2,3 4,5, 2,3 2 RFILE 2 2 Sadr Aadr Badr sygnały generowane przez kontroler: - wymuszające zapis danych do rejestrów (np. IR_set), - sterujące przepływem danych (np. A_sel), - wyboru funkcji bloków funkcjonalnych (np. ALU_fun), - sterujące zapisem/odczytem RAM tylko, gdy CPU nie posiada dedykowanego kontrolera pamięci. Cykl rozkazowy CPU będzie składał się z: pobrania rozkazu, dekodowania instrukcji, pobrania argumentów, wykonania rozkazu, zapisania wyników, przerwania. W projekcie przewidziano możliwość obsługi jednego przerwania. Adres procedury obsługi tego przerwania będzie znajdował się w 4tej komórce RAM gdzie powinna znajdować się instrukcja dalekiego skoku. Zadania w obrębie etapów cyklu rozkazowego będzie zakodowana przy pomocy mikrorozkazów. Kontroler będzie zbudowany z modułów, w szczególności będzie zawierał: pamięć mikroinstrukcji, układ sekwensera (układ asynchroniczny), logikę towarzyszącą. Synteza modułów kontrolera wymaga opracowania diagramu pracy.

28 Projekt P synteza kontrolera

29 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Kontroler projektowanego CPU musi spełniać pewne założenia konstrukcyjne, wynikające w dużej mierze z architektury procesora. Pojęcia: stany pracy diagram pracy mikroinstrukcja

30 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Kontroler projektowanego CPU musi spełniać pewne założenia konstrukcyjne, wynikające w dużej mierze z architektury procesora. Pojęcia: stany pracy diagram pracy mikroinstrukcja CPU będzie posiadał następujące stabilne stany pracy: RST ustawianie CPU w stan początkowy, IF pobranie rozkazu ID zdekodowanie rozkazu, OF pobranie operandów, EX wykonanie rozkazu AC obliczenie adresu w pamięci, MEM wykonanie operacji na pamięci, WB zapisanie wyników. W każdym ze stanów znajdują się podstany, przeznaczone dla automatu asynchronicznego, zdefiniowane w mikroinstrukcjach.

31 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Kontroler projektowanego CPU musi spełniać pewne założenia konstrukcyjne, wynikające w dużej mierze z architektury procesora. Pojęcia: stany pracy diagram pracy mikroinstrukcja CPU będzie posiadał następujące stabilne stany pracy: RST, IF, ID, OF, EX, AC, MEM, oraz WB. IF INT ID MEM WB OF RST AC MEM EX AC

32 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Kontroler projektowanego CPU musi spełniać pewne założenia konstrukcyjne, wynikające w dużej mierze z architektury procesora. Pojęcia: stany pracy diagram pracy mikroinstrukcja CPU będzie posiadał następujące stabilne stany pracy: RST, IF, ID, OF, EX, AC, MEM, oraz WB. MEM_fun MBR_set MAR_set WB_src PC_src IR_size ADR_mod IR_set IR_set NAT_set SL_sel SL_fun SL_lh A_sel B_sel REG_src REG_fun ALU_src ALU_fun R_set RSTAN_set Format mikroinstrukcji będzie następujący: Sygnał: MEM_fun bit ( odczyt, / zapis), IR_size 2 bity liczba bajtów rozkazu, ADR_mod 2 bity rodzaj trybu adresowania, SL_sel 2 bity źródło selektora segmentu, REG_src 2 bity źródło zapisu dla rejestrów, ALU_fun 4 bity funkcja ALU. Długość słowa operacyjnego pamięci mikroinstrukcji wynosi 3 bitów. Ponadto należy uwzględnić pola dodatkowe. IF INT ID MEM WB OF RST AC MEM EX AC

33 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Procesory są układami złożonymi konstrukcyjnie, z tego powodu w syntezie takich układów trudno jest zastosować metody klasyczne. Pojęcia: technologie metody

34 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Procesory są układami złożonymi konstrukcyjnie, z tego powodu w syntezie takich układów trudno jest zastosować metody klasyczne. Pojęcia: technologie metody W konstrukcjach prototypowych (poza przemysłowych) w syntezie modułów CPU, w tym kontrolera stosuje się układy programowalne PLD: PAL, PLE, PLA, GAL, FPGA (Field Programmable Gate Array). Układy FPGA mogą posiadać w swojej strukturze programowalną pamięć RAM(ROM), którą można wykorzystać jako pamięć mikroinstrukcji. Proces projektowy odbywa się przy pomocy dedykowanych płyt prototypowych, zawierających, poza układem FPGA, urządzenia towarzyszące.

35 Projekt P synteza kontrolera synteza fragmentu kontrolera CPU dla założeń z wykładu nr 4 założenia synteza Procesory są układami złożonymi konstrukcyjnie, z tego powodu w syntezie takich układów trudno jest zastosować metody klasyczne. Pojęcia: technologie metody Moduły CPU, po podziale na mniejsze części, można syntezować metodami klasycznymi takie podejście utrudnia jednak procesy optymalizacji zmniejszając jakość układu. W konstrukcjach prototypowych (poza przemysłowych) w syntezie modułów CPU, w tym kontrolera stosuje się układy programowalne PLD: PAL, PLE, PLA, GAL, FPGA (Field Programmable Gate Array). Zazwyczaj na etapie prototypowania stosuje się języki opisu sprzętu HDL. Na przykład w języku VHDL każdy moduł zawierający blok process po syntezie będzie układem sekwencyjnym, czyli taki opis pozwoli na uzyskanie funkcjonalności modułu kontrolera. Należy pamiętać, że praca z językami HDL wymaga uwzględnienia następujących zasad: projektuje się rzeczywiste urządzenie, którego opis ma charakter sekwencyjny, wynik syntezy generuje pewną liczbę równolegle działających bloków, które nie zawsze są wprost definiowane w języku HDL. Układy FPGA mogą posiadać w swojej strukturze programowalną pamięć RAM(ROM), którą można wykorzystać jako pamięć mikroinstrukcji. Proces projektowy odbywa się przy pomocy dedykowanych płyt prototypowych, zawierających, poza układem FPGA, urządzenia towarzyszące.

36 Koniec wykładu

Architektura systemów komputerowych. Przetwarzanie potokowe I

Architektura systemów komputerowych. Przetwarzanie potokowe I Architektura systemów komputerowych Plan wykładu. Praca potokowa. 2. Projekt P koncepcja potoku: 2.. model ścieżki danych 2.2. rejestry w potoku, 2.3. wykonanie instrukcji, 2.3. program w potoku. Cele

Bardziej szczegółowo

Architektura Systemów Komputerowych 2

Architektura Systemów Komputerowych 2 Architektura Systemów Komputerowych 2 Pytania egzaminacyjne z części pisemnej mgr inż. Leszek Ciopiński Wykład I 1. Historia i ewolucja architektur komputerowych 1.1. Czy komputer Z3 jest zgodny z maszyną

Bardziej szczegółowo

Podstawy Informatyki Układ sterujący

Podstawy Informatyki Układ sterujący - wersja szyta - wersja mikroprogramowana Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi - wersja szyta - wersja mikroprogramowana Plan wykładu 1 Maszyna W Lista rozkazów maszyny

Bardziej szczegółowo

UKŁADY MIKROPROGRAMOWALNE

UKŁADY MIKROPROGRAMOWALNE UKŁAD MIKROPROGRAMOWALNE Układy sterujące mogą pracować samodzielnie, jednakże w przypadku bardziej złożonych układów (zwanych zespołami funkcjonalnymi) układ sterujący jest tylko jednym z układów drugim

Bardziej szczegółowo

Budowa i zasada działania komputera. dr Artur Bartoszewski

Budowa i zasada działania komputera. dr Artur Bartoszewski Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu

Bardziej szczegółowo

Organizacja typowego mikroprocesora

Organizacja typowego mikroprocesora Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu

Bardziej szczegółowo

Architektura systemów komputerowych

Architektura systemów komputerowych Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Architektura systemów komputerowych dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat

Bardziej szczegółowo

Projektowanie. Projektowanie mikroprocesorów

Projektowanie. Projektowanie mikroprocesorów WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna

Bardziej szczegółowo

architektura komputerów w. 4 Realizacja sterowania

architektura komputerów w. 4 Realizacja sterowania architektura komputerów w. 4 Realizacja sterowania Model komputera CPU Jednostka sterująca Program umieszczony wraz z danymi w pamięci jest wykonywany przez CPU program wykonywany jest sekwencyjnie, zmiana

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych 1 dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat blokowy CPU 4. Architektura CISC i RISC 2 Jednostka arytmetyczno-logiczna 3 Schemat blokowy

Bardziej szczegółowo

Logiczny model komputera i działanie procesora. Część 1.

Logiczny model komputera i działanie procesora. Część 1. Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.

Bardziej szczegółowo

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

dr inż. Rafał Klaus Zajęcia finansowane z projektu Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle POKL Architektura komputerów wprowadzenie materiał do wykładu 3/3 dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia na Politechnice Poznańskiej w zakresie technologii informatycznych

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

Metody optymalizacji soft-procesorów NIOS

Metody optymalizacji soft-procesorów NIOS POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Warszawa, 27.01.2011

Bardziej szczegółowo

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia

Bardziej szczegółowo

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Elementy cyfrowe i układy logiczne Wykład 5 Legenda Procedura projektowania Podział układów VLSI 2 1 Procedura projektowania Specyfikacja Napisz, jeśli jeszcze nie istnieje, specyfikację układu. Opracowanie

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania

Bardziej szczegółowo

Budowa komputera Komputer computer computare

Budowa komputera Komputer computer computare 11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386 Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 6: Budowa jednostki centralnej - CPU Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Procesor jednocyklowy Procesor

Bardziej szczegółowo

Architektura systemów komputerowych. Lista instrukcji procesora

Architektura systemów komputerowych. Lista instrukcji procesora Architektura systemów komputerowych Plan wykładu 1. Rozkaz, lista rozkazów procesora. 2. Mikroprogramowanie. 3. Język maszynowy. 4. Projekt P: koncepcja, model rozkazu. Cele Architektura procesorów: von

Bardziej szczegółowo

LEKCJA TEMAT: Współczesne procesory.

LEKCJA TEMAT: Współczesne procesory. LEKCJA TEMAT: Współczesne procesory. 1. Wymagania dla ucznia: zna pojęcia: procesor, CPU, ALU, potrafi podać typowe rozkazy; potrafi omówić uproszczony i rozszerzony schemat mikroprocesora; potraf omówić

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Wykład jest przygotowany dla IV semestru kierunku Elektronika i Telekomunikacja. Studia I stopnia Dr inż. Małgorzata Langer Architektura komputerów Prezentacja multimedialna współfinansowana przez Unię

Bardziej szczegółowo

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy

Bardziej szczegółowo

Architektura typu Single-Cycle

Architektura typu Single-Cycle Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć

Bardziej szczegółowo

Układy logiczne układy cyfrowe

Układy logiczne układy cyfrowe Układy logiczne układy cyfrowe Jak projektować układy cyfrowe (systemy cyfrowe) Układy arytmetyki rozproszonej filtrów cyfrowych Układy kryptograficzne X Selektor ROM ROM AND Specjalizowane układy cyfrowe

Bardziej szczegółowo

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936) Wstęp doinformatyki Architektura co to jest? Architektura Model komputera Dr inż Ignacy Pardyka Slajd 1 Slajd 2 Od układów logicznych do CPU Automat skończony Slajd 3 Slajd 4 Ile jest automatów skończonych?

Bardziej szczegółowo

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Definicja systemu operacyjnego (1) Miejsce,

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego

Bardziej szczegółowo

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Wprowadzenie Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1 i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 5 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) c.d. 2 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu

Bardziej szczegółowo

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Bramki logiczne Podstawowe składniki wszystkich układów logicznych Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości

Bardziej szczegółowo

Architektura potokowa RISC

Architektura potokowa RISC Architektura potokowa RISC Podział zadania na odrębne części i niezależny sprzęt szeregowe Brak nawrotów" podczas pracy potokowe Przetwarzanie szeregowe i potokowe Podział instrukcji na fazy wykonania

Bardziej szczegółowo

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,

Bardziej szczegółowo

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/2012 2 / 27 ARCHITEKTURA SYSTEÓW KOPUTEROWYCH strktry procesorów ASK SP. c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2/22 Założenia konstrkcyjne Układ pobierania instrkcji Układ przygotowania

Bardziej szczegółowo

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład I Podstawowe pojęcia 1, Cyfrowe dane 2 Wewnątrz komputera informacja ma postać fizycznych sygnałów dwuwartościowych (np. dwa poziomy napięcia,

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Podstawy Informatyki Systemy sterowane przepływem argumentów

Podstawy Informatyki Systemy sterowane przepływem argumentów Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Komputer i jego architektura Taksonomia Flynna 2 Komputer i jego architektura Taksonomia Flynna Komputer Komputer

Bardziej szczegółowo

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki. Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów

Bardziej szczegółowo

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...

Bardziej szczegółowo

POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji

POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Opiekun naukowy: dr

Bardziej szczegółowo

Układy mikroprogramowane

Układy mikroprogramowane 1. WPROWADZENIE DO MIKROPROGRAMOWANIA...2 2. PRZYKŁADOWY UKŁAD MIKROPROGRAMOWANY...3 2.1. UKŁAD TERUJĄCY...3 2.2. UKŁAD WYKONAWCZY...6 2.3. FORMAT MIKROROZKAZU...10 3. ZETAW LABORATORYJNY...12 Warszawa,

Bardziej szczegółowo

Architektura mikroprocesorów z rdzeniem ColdFire

Architektura mikroprocesorów z rdzeniem ColdFire Architektura mikroprocesorów z rdzeniem ColdFire 1 Rodzina procesorów z rdzeniem ColdFire Rdzeń ColdFire V1: uproszczona wersja rdzenia ColdFire V2. Tryby adresowania, rozkazy procesora oraz operacje MAC/EMAC/DIV

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 5 Jednostka Centralna Zadania realizowane przez procesor Pobieranie rozkazów Interpretowanie rozkazów Pobieranie danych Przetwarzanie danych Zapisanie danych Główne zespoły

Bardziej szczegółowo

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek Architektura systemów komputerowych Poziom układów logicznych. Układy sekwencyjne Cezary Bolek Katedra Informatyki Plan wykładu Układy sekwencyjne Synchroniczność, asynchroniczność Zatrzaski Przerzutniki

Bardziej szczegółowo

Specyfika projektowania Mariusz Rawski

Specyfika projektowania Mariusz Rawski CAD Specyfika projektowania Mariusz Rawski rawski@tele.pw.edu.pl http://rawski.zpt.tele.pw.edu.pl/ System cyfrowy pierwsze skojarzenie Urządzenia wprowadzania danych: klawiatury czytniki urządzenia przetwarzania

Bardziej szczegółowo

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż. Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN

Bardziej szczegółowo

Budowa Mikrokomputera

Budowa Mikrokomputera Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

WPROWADZENIE Mikrosterownik mikrokontrolery

WPROWADZENIE Mikrosterownik mikrokontrolery WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:

Bardziej szczegółowo

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut Podstawy Projektowania Przyrządów Wirtualnych Wykład 9 Wprowadzenie do standardu magistrali VMEbus mgr inż. Paweł Kogut VMEbus VMEbus (Versa Module Eurocard bus) jest to standard magistrali komputerowej

Bardziej szczegółowo

Systemy na Chipie. Robert Czerwiński

Systemy na Chipie. Robert Czerwiński Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki

Bardziej szczegółowo

Elektronika cyfrowa i mikroprocesory. Dr inż. Aleksander Cianciara

Elektronika cyfrowa i mikroprocesory. Dr inż. Aleksander Cianciara Elektronika cyfrowa i mikroprocesory Dr inż. Aleksander Cianciara Sprawy organizacyjne Warunki zaliczenia Lista obecności Kolokwium końcowe Ocena końcowa Konsultacje Poniedziałek 6:-7: Kontakt Budynek

Bardziej szczegółowo

Programowalne układy logiczne

Programowalne układy logiczne Programowalne układy logiczne Mikroprocesor Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 6 grudnia 2014 Zbudujmy własny mikroprocesor Bardzo prosty: 16-bitowy, 16 rejestrów

Bardziej szczegółowo

Przykładowe pytania DSP 1

Przykładowe pytania DSP 1 Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..

Bardziej szczegółowo

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne... Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8

Bardziej szczegółowo

Układy logiczne układy cyfrowe

Układy logiczne układy cyfrowe Układy logiczne układy cyfrowe Jak projektować układy cyfrowe (systemy cyfrowe) Układy arytmetyki rozproszonej filtrów cyfrowych Układy kryptograficzne Evatronix KontrolerEthernet MAC (Media Access Control)

Bardziej szczegółowo

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna Architektura komputerów. Literatura: 1. Piotr Metzger, Anatomia PC, wyd. IX, Helion 2004 2. Scott Mueller, Rozbudowa i naprawa PC, wyd. XVIII, Helion 2009 3. Tomasz Kowalski, Urządzenia techniki komputerowej,

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP

Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP Liczniki, rejestry lab. 08 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL

Bardziej szczegółowo

Podstawy Informatyki Układ przerwań

Podstawy Informatyki Układ przerwań maszyny W Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu maszyny W 1 Wprowadzenie Przerwania we współczesnych procesorach Rodzaje systemów przerwań Cykl rozkazowy

Bardziej szczegółowo

Technika mikroprocesorowa I Wykład 2

Technika mikroprocesorowa I Wykład 2 Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,

Bardziej szczegółowo

Układy kombinacyjne. cz.2

Układy kombinacyjne. cz.2 Układy kombinacyjne cz.2 Układy kombinacyjne 2/26 Kombinacyjne bloki funkcjonalne Kombinacyjne bloki funkcjonalne - dekodery 3/26 Dekodery Są to układy zamieniające wybrany kod binarny (najczęściej NB)

Bardziej szczegółowo

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy: Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej

Bardziej szczegółowo

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego. Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala

Bardziej szczegółowo

MIKROKONTROLERY I MIKROPROCESORY

MIKROKONTROLERY I MIKROPROCESORY PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013 Wykład nr 6 (03.04.2013) Rok akademicki 2012/2013, Wykład

Bardziej szczegółowo

drklaus 1 Model funkcjonalny komputera struktura, funkcje, komputer dr inż. Rafał KLAUS STRUKTURA I DZIAŁANIE KOMPUTERA

drklaus 1 Model funkcjonalny komputera struktura, funkcje, komputer dr inż. Rafał KLAUS STRUKTURA I DZIAŁANIE KOMPUTERA Szablon wykładu należy uzupełnić podczas spotkania z wykładowcą STRUKTURA I DZIAŁANIE KOMPUTERA dr inż. Rafał Klaus Instytut Informatyki Politechnika Poznańska rafal.klaus@cs.put.poznan.pl www.cs.put.poznan.pl/rklaus

Bardziej szczegółowo

dr inż. Jarosław Forenc Dotyczy jednostek operacyjnych i ich połączeń stanowiących realizację specyfikacji typu architektury

dr inż. Jarosław Forenc Dotyczy jednostek operacyjnych i ich połączeń stanowiących realizację specyfikacji typu architektury Rok akademicki 2012/2013, Wykład nr 6 2/43 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013

Bardziej szczegółowo

Podstawy techniki cyfrowej i mikroprocesorowej - opis przedmiotu

Podstawy techniki cyfrowej i mikroprocesorowej - opis przedmiotu Podstawy techniki cyfrowej i mikroprocesorowej - opis przedmiotu Informacje ogólne Nazwa przedmiotu Podstawy techniki cyfrowej i mikroprocesorowej Kod przedmiotu 06.5-WE-AiRP-PTCiM Wydział Kierunek Wydział

Bardziej szczegółowo

Tranzystor JFET i MOSFET zas. działania

Tranzystor JFET i MOSFET zas. działania Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej

Bardziej szczegółowo

Architektura mikroprocesorów TEO 2009/2010

Architektura mikroprocesorów TEO 2009/2010 Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład

Bardziej szczegółowo

Współczesne techniki informacyjne

Współczesne techniki informacyjne Współczesne techniki informacyjne są multimedialne, można oczekiwać, że po cywilizacji pisma (i druku) nastąpi etap cywilizacji obrazowej czyli coraz większa jest potrzeba gromadzenia i przysyłania wielkiej

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2009/2010 Wykład nr 7 (15.05.2010) dr inż. Jarosław Forenc Rok akademicki

Bardziej szczegółowo

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable

Bardziej szczegółowo

KARTA MODUŁU KSZTAŁCENIA

KARTA MODUŁU KSZTAŁCENIA KARTA MODUŁU KSZTAŁCENIA I. 1 Nazwa modułu kształcenia I. Informacje ogólne Architektura komputerów 2 Nazwa jednostki prowadzącej moduł Instytut Informatyki, Zakład Informatyki Stosowanej 3 Kod modułu

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 3: Architektura procesorów x86 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Pojęcia ogólne Budowa mikrokomputera Cykl

Bardziej szczegółowo

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur Piotr Fita Elektronika cyfrowa i analogowa Układy analogowe - przetwarzanie sygnałów, których wartości zmieniają się w sposób ciągły w pewnym zakresie

Bardziej szczegółowo

Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy

Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy 1 Wprowadzenie do informatyki i użytkowania komputerów Kodowanie informacji System komputerowy Kodowanie informacji 2 Co to jest? bit, bajt, kod ASCII. Jak działa system komputerowy? Co to jest? pamięć

Bardziej szczegółowo

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,

Bardziej szczegółowo

Szkolenia specjalistyczne

Szkolenia specjalistyczne Szkolenia specjalistyczne AGENDA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom podstawowy GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com Szczecin 2014

Bardziej szczegółowo

Systemy wbudowane. Uproszczone metody kosyntezy. Wykład 11: Metody kosyntezy systemów wbudowanych

Systemy wbudowane. Uproszczone metody kosyntezy. Wykład 11: Metody kosyntezy systemów wbudowanych Systemy wbudowane Wykład 11: Metody kosyntezy systemów wbudowanych Uproszczone metody kosyntezy Założenia: Jeden procesor o znanych parametrach Znane parametry akceleratora sprzętowego Vulcan Początkowo

Bardziej szczegółowo

Opracował: Jan Front

Opracował: Jan Front Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Wykład jest przygotowany dla IV semestru kierunku Elektronika i Telekomunikacja. Studia I stopnia Dr inż. Małgorzata Langer Architektura komputerów Prezentacja multimedialna współfinansowana przez Unię

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

Programowanie sterowników PLC wprowadzenie

Programowanie sterowników PLC wprowadzenie Programowanie sterowników PLC wprowadzenie Zakład Teorii Maszyn i Automatyki Katedra Podstaw Techniki Felin p.110 http://ztmia.ar.lublin.pl/sips waldemar.samociuk@up.lublin,pl Sterowniki programowalne

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne

Bardziej szczegółowo

Podstawy Techniki Mikroprocesorowej

Podstawy Techniki Mikroprocesorowej Podstawy Techniki Mikroprocesorowej Architektury mikroprocesorów Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com.

Bardziej szczegółowo

Informatyka I stopień (I stopień / II stopień) Ogólnoakademicki (ogólno akademicki / praktyczny) niestacjonarne (stacjonarne / niestacjonarne)

Informatyka I stopień (I stopień / II stopień) Ogólnoakademicki (ogólno akademicki / praktyczny) niestacjonarne (stacjonarne / niestacjonarne) KARTA MODUŁU / KARTA PRZEDMIOTU Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. Kod modułu Nazwa modułu Architektura systemów komputerowych 2 Nazwa modułu w języku angielskim Computer

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011 SYLLABUS na rok akademicki 010/011 Tryb studiów Studia stacjonarne Kierunek studiów Informatyka Poziom studiów Pierwszego stopnia Rok studiów/ semestr 1(rok)/1(sem) Specjalność Bez specjalności Kod katedry/zakładu

Bardziej szczegółowo