P ob 2. UCY 74S416N UCY 74S426N 4-bitowy nadajni k/odbiornik szyny danych. ib UIN "]lh. 11 DSEN 13 do 3. I! Dl 3. 3 di 2



Podobne dokumenty
INSTYTUT TECHNOLOGII ELEKTRONOWEJ

S I INSTYTUT TECHNOLOGII ELEK TR O N O W EJ

ci>2(ttl)e 6 UCY 74S424N GENERATOR IMPULSÓW ZEGAROWYCH 00 MIKROPROCESORA MCY 7880 N TANK a XTAL1 XTAL2 RESET-E i U 16 3*UCC 15-]]-XTAL1 RESIN C 2

INSTRUKCJA DO ĆWICZENIA BADANIE STANDARDOWEJ BRAMKI NAND TTL (UCY 7400)

Tranzystory w pracy impulsowej

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych

Wzmacniacz operacyjny

Badanie właściwości multipleksera analogowego

jm ST Y T U T TECHNOLOGII E LE K T

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.

PRZETWORNIKI A/C I C/A.

ELEKTRONIKA WYPOSAŻENIE LABORATORIUM DYDAKTYCZNEGO POMOC DYDAKTYCZNA DLA STUDENTÓW WYDZIAŁU ELEKTRYCZNEGO SERIA: PODSTAWY ELEKTRONIKI

Technika Cyfrowa. Badanie pamięci

Parametry układów cyfrowych

ELEKTRONIKA WYPOSAŻENIE LABORATORIUM DYDAKTYCZNEGO POMOC DYDAKTYCZNA DLA STUDENTÓW WYDZIAŁU ELEKTRYCZNEGO SERIA: PODSTAWY ELEKTRONIKI

Bramki logiczne V MAX V MIN

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

Tranzystorowe wzmacniacze OE OB OC. na tranzystorach bipolarnych

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 2

Technika Cyfrowa 2 wykład 4: FPGA odsłona druga technologie i rodziny układów logicznych

Układy scalone. typu UCY 7406N. 2. Przykład oznaczeń układów a) podwyższonej j.akości: h) wysokiej jakości: lice Y=A

Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS

1. Opis płyty czołowej multimetru METEX MS Uniwersalne zestawy laboratoryjne typu MS-9140, MS-9150, MS-9160 firmy METEX

Układy akwizycji danych. Komparatory napięcia Przykłady układów

Technika Mikroprocesorowa

2.1 Przesył danych między procesorem a tabelą zmiennych

Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk

Instrukcja do ćwiczenia laboratoryjnego nr 7

PRZEŁĄCZANIE DIOD I TRANZYSTORÓW

Podstaw Elektroniki Cyfrowej Wykonał zespół w składzie (nazwiska i imiona): Dzień tygodnia:


BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO

Wyjścia analogowe w sterownikach, regulatorach


202_NAND Moduł bramek NAND

Laboratorium Asemblerów, WZEW, AGH WFiIS Tester NMOS ów

Ogólny schemat inwertera MOS

Przykładowe rozwiązanie zadania dla zawodu technik telekomunikacji


Wzmacniacze. Klasyfikacja wzmacniaczy Wtórniki Wzmacniacz różnicowy Wzmacniacz operacyjny

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Instrukcja do ćwiczenia laboratoryjnego nr 10

Wejścia logiczne w regulatorach, sterownikach przemysłowych

400_74194x2 Moduł rejestrów przesuwnych

1.2 Funktory z otwartym kolektorem (O.C)

BN /04. Układy scalone typu UL 1601 N. MIKROUKlADY SCALONE. Kategoria klimatyczna dla układów:

UKŁADY CYFROWE. Układ kombinacyjny

3. Funktory CMOS cz.1

Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach

4. Funktory CMOS cz.2

Temat: Pamięci. Programowalne struktury logiczne.

LABORATORIUM z przedmiotu ALGORYTMY I PROJEKTOWANIE UKŁADÓW VLSI

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

Wejścia analogowe w sterownikach, regulatorach, układach automatyki

Instrukcja do ćwiczenia laboratoryjnego nr 6b

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa

Instrukcja nr 6. Wzmacniacz operacyjny i jego aplikacje. AGH Zespół Mikroelektroniki Układy Elektroniczne J. Ostrowski, P. Dorosz Lab 6.

4. Dane techniczne 4.1. Pomiar częstotliwości Zakres pomiaru Czas pomiaru/otwarcia bramki/

Tranzystory bipolarne. Właściwości dynamiczne wzmacniaczy w układzie wspólnego emitera.


Układy sekwencyjne przerzutniki 2/18. Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1.

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132

Elementy elektroniczne Wykłady 5,6: Tranzystory bipolarne

Ogólny schemat inwertera MOS

Ćw. 8 Bramki logiczne

OPBOX ver USB 2.0 Miniaturowy Ultradźwiękowy system akwizycji danych ze

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

Różnicowe układy cyfrowe CMOS

Generator tonów CTCSS, 1750Hz i innych.

Technika Próżniowa. Przyszłość zależy od dobrego wyboru produktu. Wydanie Specjalne.

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

LSPY-21 LISTWOWY MODUŁ WYJŚĆ ANALOGOWYCH DOKUMENTACJA TECHNICZNO-RUCHOWA. Wrocław, październik 2003 r.

Instrukcja do ćwiczenia laboratoryjnego

Tranzystory bipolarne. Właściwości wzmacniaczy w układzie wspólnego kolektora.

StrK Sterownik bipolarnego silnika krokowego

LABORATORIUM PRZYRZĄDÓW PÓŁPRZEWODNIKOWYCH

Tranzystor bipolarny

Sterownik nagrzewnic elektrycznych HE module

Przetworniki A/C. Ryszard J. Barczyński, Materiały dydaktyczne do użytku wewnętrznego

Podstawy Elektroniki dla Informatyki. Tranzystory unipolarne MOS

Podstawowe bramki logiczne

Podstawowe zastosowania wzmacniaczy operacyjnych wzmacniacz odwracający i nieodwracający

Instrukcja do ćwiczenia laboratoryjnego nr 5

OSTER 2 Sterownik programowalny z wbudowanym modemem GPRS

M-1TI. PROGRAMOWALNY PRECYZYJNY PRZETWORNIK RTD, TC, R, U / 4-20mA ZASTOSOWANIE:

Statyczne badanie przerzutników - ćwiczenie 3

Badanie tranzystorów bipolarnych.

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 14/12

Instrukcja instalacji modułów wejść M910E M920E, modułu wejść/wyjść M921E oraz modułu wyjść M901E.

Regulator wielostopniowy ETT-6 12

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

Układy zasilania tranzystorów

Zaprojektowanie i zbadanie dyskryminatora amplitudy impulsów i generatora impulsów prostokątnych (inaczej multiwibrator astabilny).

Spis treści. Strona 1 z 36

LABORATORIUM TECHNIKI IMPULSOWEJ I CYFROWEJ (studia zaoczne) Układy uzależnień czasowych 74121, 74123

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania.

Transkrypt:

ib UIN "]lh Bipolarny cyfrowy układ saalony TTL-S pełni «nkej 4-bitowego aadajniks/odbiornika ssyay danyoh syste»> nu mikroprocesorowego wykorsystująeego jednostkę oentrslną MCY 788QN. Wszystkie wejścia układu są koapatybilne z układani TTL aałej nooy. Dla właściwego sterowania układów MOS wyjścia DO mają podwyissoną wartość U 0H«3,65 V. Wyjścia SB przystosowane eą do sterowania dużyoji oboiąteń pojeanośoiowyoh /Iq T 50 ba/«wssystkie wyjścia układu są trójstanowa. Układ ma dwa wejścia sterujące! CS - wybór układu i BIEN - określające kierunek transmisji, Jeśli C a 1,wówosas wszystkie wyjścia są w stanie wysokiej iwpedaaoji. Jeśli CS» 0 i filii «1(WÓWOS&E tranaaisja odbywa się w kierunku 1)B» B0«Jeśli CS» 0 i Ml 0,wówoKa«kierunek transaisji jest odwrotny DI - BB. Okład produkowany jest w dwu wersjach: tjcy 74S416K - z wyjśoiaai nieodwraoająeyai, WY 7484261 - z wyjśoiaai odwracająojmi. UCY 74S416N UCY 74S426N 4-bitowy nadajni k/odbiornik szyny danych MSI TTL-S Obudowa CE 71 Układ wyprowadzeń 124 1 Ucc 11 DSEN 13 do 3. 1 db 3 I! Dl 3 3 do 2 P ob 2 3 di 2 Opl t DB DB 3 - we śeia/wyjścia szyny danych od strony systemu D! 0r0l3 - wejścia danych D0 0r OOj- wyjścia danych \ - wybór kierunku transmisji U CC GND - wybór układu - zasilanie (*5 V) - masa(o V)

Schamotjr logicin* Dl 0 D0 0 Dl, DO, Dl 2 00 2 do 3 BifR -esq -cr hr tr O D8 0 -o DB 0B 2 OB, CS D'O DO 0 00, 01 2 D0 2 01 3 00 3 DIEN» - H- -fc- 0 -<h O- " - 0.... -ii br - t R 0 B=p OB 0 DB 1 DB 2 08 -i CS Parametry dopuszczalne Oznaczenie Nazwa Jedn, Wartość Jedn, in in max ~ U CC Kapięoie zasilania V -0,5 7 Napięcie wejściowe V -1 5,5 Prąd wyjściowy t»a 125 "aab Teaperatura otoczenia w 0assis pracy C 0 +70 Teaperatura przechowywania C -55 +125 ^fchj-a 4J Bszystaneja teratoma złąoze-otoozenie K/W 100 Teaperatura złąoza C +150 Parametry charakterystyczne statyczne /v cc - 5 v +5*; t abb - o * +7o c/ Oznaozenie Je Aa, Wartość Warunki poaiaru a In aax -I 1/ Prąd wejśoiowy w stania niskia - dla wejść BIOT, CS - dla pozostałyoh wejść aa 0,5 0,25 Prąd wejściowy w stanie wysokia - dla wejść: SlBH, OS 20 - dla wejśćt Dig - DIj 10 0CC - 5,25? Uj - 0,45? Ucc - 5,25 7 Uj - 5,25 7 125

Oznaczenie, Nazwa Jedn. Wartość Warunki pomiaru min u,ax " U IL Ujemne napięcie wejściowe y U II IH 0 OL 2/ a 3/ OH Napięcie wejściowe w stanie niskim Napięcie wejściowe w stanie wysoki* Napięcie wyjściowe w stanie y niskim - dla wyjść! D0 Q r D0 } / V 0,8 V 2 1 U cc - 4,75 V -Ij * 5»A 0,45 I 0L * 15 ma od.tabl. - dla wyjść: BB q r DB- : 0,45 I 0L = 25 ma O cc -4,75 V - dla wyjść: DB Q ż BBj 0,6 X 0L = 50 ma Napięcie wyjściowe w Btanie wysokim - dla wyjść: D0 Q t DO-j - dla wyjść: DBq t DB 3 7 3,65 I 0H. -1mA 2,4 I 0H - 1OmA D CC-4,75V -I 3/ Zwarciowy prąd wyjśoiowy - dla wyjść: B0 Q r BO^ - dla wyjść: DB Q r BB., A 15 65 30 120 D CC " 5 Ojj.OT V I 0 off. Prąd wyjściowy w stanie wysokiej impedancji - dla wyjść: B0 Q i BO, - dla wyjść: BB Q? DBj pa -20-100 U 0-0,457, U cc. 5,25 V - dla wyjść: BO Q r B0 3 - dla wyjść: DB Q r BBt, 20 100 5,25?, O cc- 5,25 V I an Prąd zasilania - UCY 74S416 - UCY 74S426 mk 130 120 U cc - 5,25 V Uwagi! 1/ Dla ustawienia wyjść DB w Btan wysokiej iapedanoji /pomiar prąddw wejściowych na aaóibkaoh dwukierunkowych/ należy wejście 65 possoetawić odłąoisone, Blajjstawlenia zers^oęlozneg^na wyjściach BB 0 r I)B ^ należy na wejśola DI HI i CS podać sera logiosne, a następnie* - dla układu UCY 74S416 na aaoiski BI Q r Mj podać Bera logiczne, - dla układu UCY 74S426 na zacieki BI n f BI, podać.jedynki logior.ne - łąossąo prze?, rtraystor 1 ks2 a easllaniem. u Por.ontałe wejścia rozwarta. 126 i

Dla ustawiania zera logicznego pa wyjśoiaoh P0 Q DO-, należy podać następujące sygnałyj 55 > 0, SUS 1 a następnie: - dla układuoct 74S416 na saoiski DB Q -fdb~ podać sera logicsne, - dla układu UCT 74S426 na saeiski BB 0 + I 3 podać Jedynki logicsne. 3 / Dla ustawienia Jedynki^ Isgiosnsj ngjijrjjoj^oh_bc) 0 j» BOj aaleśy podać nastfpująae sygnały: 01 0, WM» 1 oraz: - dla DOT 74S4i6 na saoiski BB Q + DB-j podad Jedynki logicsne, - dla OCT 74S426 na saoiski DB Q # DBj poda6 sera logiosna. Slaustawiania Jedynki logiognaj na wyjśoiaoh DB Q r M-. należy poesó m wejśoia DISS i GS sera logiosne ora et - dla BOT 74S416 na saoiski DI Q f DLj poda6 Jedynki logiosas, - dla OCT 74S426 na saoiski DI Q r Bij podad sera logiosne. Parametry charakterystyczne dynamiczne ^CC * 5 T > ^Bb " 0 * +70 C/ Osn&osenie Nazwa Jedn. Wartość Warunki pomiaru ain mx Opóźnienie prey traasaiaji DB»D0 m 25 Cj «30 py B = 300Q B«- 600Q tpd2 Opóźnienie prsy traasaiaji DI *DB ns - dla UCT 74S416 30 C Ł a 300 pf - dla UCT 74S426 25 B, = 90 Q B 2 = 180 8 Czas wyjśoia ze stanu wysokiej impedanoji ns - dla DOT 74S416 65 na Wy DO: C L -30 pp Rj»270 2 - dla UCT 74S426-55 na WyDB : C Ł «300 pp B 1» 90$2 Csas wejśoia w stan wysokiej impedanoji i ns 35 na Wy DO: C^» 5pP B 1 a 270 S2 na Wy DB: C Ł = 5 pf B 1-90S2 127

Zalażnoici czasowa między sygnałami wtjiciowymi i wyjiciowymi Amplituda syjnału wejściowego 2,5 V, Czas narastania 1 opadania tr" tf 5 ns pomiędzy i V i 2 V. Pomiar czasiw na poziomie 1,5 V IN 'FO - X L- 'E OUT f'- 5 " Lin ' i 128