Mikroprocesory rodziny INTEL 80x86

Podobne dokumenty
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa Wstęp... 11

Architektura mikroprocesorów TEO 2009/2010

ARCHITEKTURA PROCESORA,

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Organizacja typowego mikroprocesora

Larrabee GPGPU. Zastosowanie, wydajność i porównanie z innymi układami

Schematy zarzadzania pamięcia

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

Budowa Mikrokomputera

Procesory rodziny Intel

Procesory rodziny x86. Dariusz Chaberski

Budowa i zasada działania komputera. dr Artur Bartoszewski

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

Zarządzanie pamięcią w systemie operacyjnym

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

Architektura komputerów

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski

Sprzętowe wspomaganie pamięci wirtualnej

Architektura komputerów

Procesory. Schemat budowy procesora

LEKCJA TEMAT: Zasada działania komputera.

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Architektura komputerów

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Architektura komputerów

Architektura komputerów

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią

Programowanie Niskopoziomowe

Pamięć. Jan Tuziemski Źródło części materiałów: os-book.com

Projektowanie. Projektowanie mikroprocesorów

Programowanie niskopoziomowe

Współpraca procesora ColdFire z pamięcią

Zarządzanie pamięcią operacyjną

Architektura komputerów egzamin końcowy

Architektura komputerów

Architektura systemów komputerowych. dr Artur Bartoszewski

Programowanie na poziomie sprzętu. Tryb chroniony cz. 1

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura komputerów

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08

System mikroprocesorowy i peryferia. Dariusz Chaberski

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

WPROWADZENIE Mikrosterownik mikrokontrolery

dr inż. Jarosław Forenc

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Systemy wbudowane Mikrokontrolery

16. Taksonomia Flynn'a.

Zarządzanie pamięcią operacyjną zagadnienia podstawowe

Systemy operacyjne III

Technika mikroprocesorowa. Linia rozwojowa procesorów firmy Intel w latach

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów

Architektura systemów komputerowych

Dydaktyka Informatyki budowa i zasady działania komputera

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Architektura systemu komputerowego

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Który z podzespołów komputera przy wyłączonym zasilaniu przechowuje program rozpoczynający ładowanie systemu operacyjnego? A. CPU B. RAM C. ROM D.

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Zarządzanie zasobami pamięci

Bibliografia: pl.wikipedia.org Historia i rodzaje procesorów w firmy Intel

architektura komputerów w. 8 Zarządzanie pamięcią

Architektura mikroprocesorów z rdzeniem ColdFire

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Wybrane zagadnienia elektroniki współczesnej

Mikroinformatyka. Tryb wirtualny

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Czujniki obiektowe Sterowniki przemysłowe

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Monitor maszyn wirtualnych

Obliczenia Wysokiej Wydajności

Sprawdzian test egzaminacyjny GRUPA I

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna

Magistrala systemowa (System Bus)

Programowanie Niskopoziomowe

Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy

Zarządzanie pamięcią operacyjną

Technologia informacyjna. Urządzenia techniki komputerowej

Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.

Architektura systemów komputerowych. Przetwarzanie potokowe I

MIKROKONTROLERY I MIKROPROCESORY

Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/

Wykład 7. Zarządzanie pamięcią

Zarządzanie pamięcią. Od programu źródłowego do procesu. Dołączanie dynamiczne. Powiązanie programu z adresami w pamięci

Od programu źródłowego do procesu

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Transkrypt:

Mikroprocesory rodziny INTEL 80x86 Podstawowe wła ciwo ci procesora PENTIUM

Rodzina procesorów INTEL 80x86 obejmuje mikroprocesory Intel 8086, 8088, 80286, 80386, 80486 oraz mikroprocesory PENTIUM. Wprowadzając nowe modele firma INTEL konsekwentnie stosuje zasadę kompatybilno ci w dół. Zaletą takiej polityki firmy jest brak konieczno ci wymiany oprogramowania przy zmianie modelu mikroprocesora.

Podstawowe cechy procesora Pentium 64 magistrala danych i 32 bitowa magistrala adresowa Praca w trzech trybach tryb rzeczywisty chroniony tryb wirtualny tryb wirtualny 8086 Architektura superskalarna Praca potokowa Dwa potoki przetwarzania instrukcji zmiennoprzecinkowych Segmentacja i stronicowanie pamięci Dwie wewnętrzne rozdzielone pamięci podręczneś Dla danych Dla kodu

Możliwo ć współpracy z cache II-go poziomu Przewidywanie realizacji rozgałęzień programu Sprzętowe mechanizmy ułatwiające projektowanie systemów operacyjnych Pamięć wirtualna Praca wielozadaniowa Ochrona zasobów

Superskalarność Jest to cecha mikroprocesorów polegająca na możliwo ci realizowania kilku instrukcji jednocze nie, w pojedynczym cyklu zegarowym. Superskalarno ć realizuje się poprzez zwielokrotnienie jednostek wykonawczych.

Mechanizm MMX Multimedia extension Zestaw dodatkowych instrukcji mikroprocesora (kilkadziesiąt), zoptymalizowanych pod kątem wykonywania z maksymalną wydajno cią operacji związanych z obsługą multimediów, programów graficznych, programów syntezy dźwięku, obsługi poczty głosowej i gier. Podstawowym elementem architektury MMX jest technika SIMD (Single Instruction, Multiple Data) umożliwiająca równoległe przetwarzanie kilku informacji za pomocą jednego rozkazu.

CACHE Pamięć podręczna o wysokiej latencji. Ze względu na umieszczenie w strukturze mikroprocesora znacząco przyspiesza proces przetwarzania danych i instrukcji. W mikroprocesorach Pentium pamięć cache występuje oddzielnie dla danych i instrukcji.

Schemat blokowy procesora Pentium

Urządzenia Techniki Komputerowej

technologia 0,09 um Mikroprocesor Pentium IV technologia 0,13 um technologia 0,18 um

Urządzenia Techniki Komputerowej

Praca procesora w trybie rzeczywistym W trybie rzeczywistym procesor Pentium pracuje tak jak procesor bardzo szybki 16 bitowy procesor 8086. Ponieważ magistrala danych jest 16 bitowa a magistrala adresowa jest 20 bitowa, zatem konieczny jest układ, który może wygenerować 20 bitowy adres. 20 bitowy adres fizyczny otrzymujemy przez zsumowanie zawarto ci rejestru segmentowego pomnożonego przez 16 oraz tzw. adresu efektywnego wynikającego z aktualnie wykonywanego fragmentu rozkazu.

Rejestr segmentowy 0000 Sumator Adres fizyczny Adres efektywny

CS = 1011001001101101 IP = 01001111110011 10110010011011010000 + 01001111110011 10110110111011000011 B2D60 47F3 -------- B6EC3 Jedno zero hex odpowiada czterem zerom bin

1MB (20 bit) B26D:47F3 == A76D:F7F3 Początek segmentu CS*16 64kB (16 bit) Przesunięcie (offset) Okno, przez które widziana jest pamięć

Pamięć wirtualna Hierarchia pamięci Pamięć masowa dyski twarde, elastyczne, streamery, CDROM. Pamięć półprzewodnikowa Pamięci dynamiczne Pamięci statyczne Pamięć ROM

Zasada działania pamięci wirtualnej Mechanizm pamięci wirtualnej pozwala traktować programom pamięć masową jako przedłużenie pamięci operacyjnej.