Procesory rodziny x86. Dariusz Chaberski

Transkrypt

1 Procesory rodziny x86 Dariusz Chaberski

2 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM PC 4.77 MHz) do 10 MHz (tryb TURBO) praca w trybie rzeczywistym 2

3 Obudowa 3

4 Technologia tranzystorów technologia 3 µm NMOS pojedyncze zasilanie 5V 4

5 Budowa procesora

6 Memory Organization 6

7 7

8 Sumator do obliczania 20-bitowego adresu fizycznego 8

9 Reserved Memory Locations 9

10 8086 Register Model 10

11 Rejestry AX AH:AL - akumulator BX BH:BL - rejestr podstawowy CX CH:CL - rejestr zliczający DX DH:DL - rejestr danych F - rejestr znaczników SP - wskaźnik stosu BP - wskaźnik bazy SI - rejestr indeksowy źródła DI - rejestr indeksowy przeznaczenia 11

12 CS - rejestr segmentowy programu DS - rejestr segmentowy danych SS -rejestr segmentowy stosu ES - dodatkowy rejestr segmentowy PC - licznik rozkazów IR - rejestr instrukcji 12

13 rejestr znaczników F (16 bitów) operacje arytmetyczno logiczne b0 - C - wskaźnik przeniesienia b2 - P - wskaźnik parzystości b4 - AC - wskaźnik przeniesienia pomocniczego b6 - Z - wskaźnik zera b7 - S - wskaźnik znaku b11 - V - wskaźnik nadmiaru znaczniki kontrolne b8 - T - wskaźnik pracy krokowej b9 - I - wskaźnik globalnego blokowania przerwań b10 - D - wskaźnik kierunku automodyfikacji adresu operandu (przesłania blokowe) 13

14 przykładowe instrukcje MOV DL, B - przesłanie 8 bitowe MOV AX, CX - przesłanie 16 bitowe PUSH CS (brak wersji 8 bitowej) POP DI (brak wersji 8 bitowej) IN AX, DX - przesłanie 16 bitowe IN AL, DX - przesłanie 8 bitowe OUT DX, AX/AL ADD DI, CX ADC CL, CH SUB AL, 10H SBB AX, DI (ang. with borrow) MOV [DI], AX 14

15

16 Obudowa Charakterystyka produkowany od 1982 magistrala adresowa - 24 bity (16 MB pamięci fizycznej) magistrala danych - 16 bitów częstotliwośc pracy - od 6 MHz do 25 MHz praca w trybie rzeczywistym praca w trybie chronionym 16

17 Technologia tranzystorów technologia 1.5 µm CMOS pojedyncze zasilanie 5V 17

18 Registers 18

19 STATUS AND CONTROL REGISTER BIT FUNCTIONS 19

20 PROTECTED MODE MEMORY ADDRESSING 20

21 CODE OR DATA SEGMENT DESCRIPTOR P - present DPL - Descriptor Privilege Level S - S=1 Code or Data, S=0 System Segment Descriptor or Gate Descriptor A - Accessed 21

22 CODE AND DATA SEGMENT DESCRIPTOR FORMATS - ACCESS RIGHTS BYTE DEFINI- TION 22

23 SYSTEM SEGMENT DESCRIPTOR 23

24 SYSTEM SEGMENT DESCRIPTOR FORMAT FIELDS 24

25 GATE DESCRIPTOR 25

26 GATE DESCRIPTOR FORMAT FIELD 26

27 DESCRIPTOR CACHE REGISTERS 27

28 SELECTOR FIELDS 28

29 LOCAL AND GLOBAL DESCRIPTOR TABLE DEFINITION 29

30 GLOBAL DESCRIPTOR TABLE AND INTERRUPT DESCRlPTOR TABLE DATA TYPE 30

31 INTERRUPT DESCRIPTOR TABLE DEFINITION 31

32 HIERARCHICAL PRIVILEGE LEVELS 32

33 TASK STATE SEGMENT AND TSS REGISTERS 33

34 80386 Obudowa Charakterystyka dostępny od 1985 magistrala adresowa 32 bitowa (4 GB pamięci fizycznej) magistrala danych 32 bitowa (SX zewnętrzna 16 bitowa) częstotliwość pracy od 16 MHz do 33 MHz praca w trybie rzeczywistym praca w trybie chronionym (pamięć wirtualna 64 TB) praca w trybie wirtualnym (V86 - ang. Virtual 86) 34

35 tryb Virtual-86 umożliwia uruchamianie jednocześnie wielu programów przeznaczonych dla trybu rzeczywistego na jednym procesorze pamięć 1MB bezpośredni dostęp do rejestrów procesora dostęp do portów procesora oraz obsługa przerwań są sankcjonowane przez system system operacyjny przykład Windows - uruchamianie programów DOSowych Linux - DOSemu 35

36 Technologia tranzystorów technologia 1(1.5) µm CMOS pojedyncze zasilanie 5V 36

37 Base Architecture Registers 37

38 przykładowe instrukcje MOV DL, B - przesłanie 8 bitowe MOV AX, CX - przesłanie 16 bitowe MOV EAX, 0FF00DA5AH - przesłanie 32 bitowe PUSH EAX (brak wersji 8 bitowej) POP EDX (brak wersji 8 bitowej) IN AL/AX/EAX, DX OUT DX, EAX/AX/AL ADD AL/AX/EAX, CL/CX/ECX 38

39 Flags Register 39

40 Segment Registers and Associated Descriptor Registers 40

41 Control Register 0 R (reserved bit 4) PG (Paging Enable bit 31) 41

42 System Address and System Segment Registers 42

43 Segment Descriptors 43

44 Koprocesor arytmetyczny x87 44

45 FPU Data Register Stack 45

46 Example FPU Computation 46

47 FPU Tag Word 47

48 FPU Control Word 48

49 Precision Control Field 49

50 FPU Status Word 50

51 MMX MultiMedia extensions, Matrix Math extensions zestaw 57 instrukcji typu SIMD (ang. Single Instruction Multiple Data) osiem 64 bitowych rejestrów (mm0,... mm7) zajmują wspólny obszar z rejestrami koprocesora arytmetycznego (mantysa) równoczesne obliczenia MMX i zmiennoprzecinkowe są niemożliwe dostępne rejestry 8 8 bitów, 4 16 bitów, 2 32 bity operacje na wektorach danych - istnieje mozliwość przy użyciu jednego rozkazu wykonania jednocześnie 8/4/2 operacji na 8/4/2 32/16/8 bitowych rejestrach 51

52 Mapping of MMX Registers to Floating-Point Registers 52

53 Data Types Introduced with the MMX Technology 53

54 SIMD Execution Model 54

55 Data Range Limits for Saturation MMX Arithmetic Instruction Set Summary 55

56 SSE SSE - Streaming SIMD Extentension 56

57 128-Bit Packed Single-Precision Floating-Point Data Type 57

58 Packed Single-Precision Floating-Point Operation 58

59 Scalar Single-Precision Floating-Point Operation 59

60 SSE 2 60

61 SSE 3 Asymmetric Processing in ADDSUBPD 61

62 Horizontal Data Movement in HADDPD 62