Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium.



Podobne dokumenty
Technika Cyfrowa 1 wykład 12: sekwencyjne układy przełączające

Podstawowe układy cyfrowe

Statyczne badanie przerzutników - ćwiczenie 3

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 212

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Laboratorium podstaw elektroniki

Układy sekwencyjne. 1. Czas trwania: 6h

Zadania do wykładu 1, Zapisz liczby binarne w kodzie dziesiętnym: ( ) 2 =( ) 10, ( ) 2 =( ) 10, (101001, 10110) 2 =( ) 10

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

Synteza strukturalna automatów Moore'a i Mealy

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Badanie rejestrów

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

2019/09/16 07:46 1/2 Laboratorium AITUC

Państwowa Wyższa Szkoła Zawodowa

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład)

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Architektura komputerów Wykład 2

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Układy sekwencyjne. 1. Czas trwania: 6h

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Errata do książki Multisim. Technika cyfrowa w przykładach.

Sławomir Kulesza. Projektowanie automatów asynchronicznych

Laboratorium podstaw elektroniki

Układy asynchroniczne

Cyfrowe układy scalone c.d. funkcje

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Synteza strukturalna automatu Moore'a i Mealy

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Proste układy sekwencyjne

Ćw. 8 Bramki logiczne

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Spis treści. Przedmowa Wykaz oznaczeń Wstęp Układy kombinacyjne... 18

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE

Asynchroniczne statyczne układy sekwencyjne

Automatyzacja i robotyzacja procesów produkcyjnych

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014

LICZNIKI PODZIAŁ I PARAMETRY

Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1

LABORATORIUM PODSTAW ELEKTRONIKI. Komputerowa symulacja układów różniczkujących

Układy asynchroniczne

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

b) bc a Rys. 1. Tablice Karnaugha dla funkcji o: a) n=2, b) n=3 i c) n=4 zmiennych.

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Technika Cyfrowa 1 wykład 11: liczniki sekwencyjne układy przełączające

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Ćw. 1: Systemy zapisu liczb, minimalizacja funkcji logicznych, konwertery kodów, wyświetlacze.

Elektronika cyfrowa i optoelektronika - laboratorium

Synteza układów kombinacyjnych

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Państwowa Wyższa Szkoła Zawodowa

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

dwójkę liczącą Licznikiem Podział liczników:

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie

W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką":

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Technika cyfrowa Synteza układów kombinacyjnych (I)

Cyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2

Wydział Fizyki UW CC=5V 4A 4B 4Y 3A 3B 3Y

EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2012/2013 Zadania dla grupy elektronicznej na zawody III stopnia

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

Podstawy Techniki Cyfrowej Liczniki scalone

x x

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8.

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE

1.2 Funktory z otwartym kolektorem (O.C)

Podział układów cyfrowych. rkijanka

Tranzystor JFET i MOSFET zas. działania

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Komputerowa symulacja rejestrów

Technika cyfrowa Synteza układów kombinacyjnych

Projektowanie i badanie liczników synchronicznych i asynchronicznych

Laboratorium Analogowych Układów Elektronicznych Laboratorium 6

Asynchroniczne statyczne układy sekwencyjne

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

Elementy cyfrowe i układy logiczne

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki

LICZNIKI LABORATORIUM. Elektronika AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

1. Synteza automatów Moore a i Mealy realizujących zadane przekształcenie 2. Transformacja automatu Moore a w automat Mealy i odwrotnie

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne)

Transkrypt:

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium. Zagadnienia do samodzielnego opracowania: rola sygnału taktującego (zegara) w układach synchronicznych; co robi sygnał CLEAR (w 74194)?; do czego służy sygnał RESET?; jaka jest podstawowa różnica między wejściami RIN. LIN oraz ABCD?; Na rysunku 1 podane są trzy schematy wykorzystujące układ scalony 74194 (uniwersalny rejestr przesuwający). Należy samodzielnie odnaleźć specyfikację układu 74194 (najlepiej w Internecie na stronach Motoroli, Texas Instruments bądź Philipsa) i dokładnie zapoznać się z zasadą jego działania. Następnie trzeba teoretycznie przeanalizować i słownie opisać zachowanie się podanych układów z rysunku 1. Szczególną uwagę proszę zwrócić na znaczenie sygnałów zewnętrznych układu scalonego, ponieważ oznaczenia podane na rysunku 1 mogą się różnić od tych pobranych z Internetu. Należy zrealizować dwa układy wskazane przez prowadzącego (wymagane 2 podpisy). 1. Połączyć pierwszy układ wskazany przez prowadzącego. Sprawdzić jego działanie obserwując wyjścia QD, QC, QB, QA. Gdy układ zachowuje się poprawnie poprosić prowadzącego o pierwszy podpis. 2. Połączyć drugi układ wskazany przez prowadzącego. Sprawdzić jego działanie. Gdy układ zachowuje się poprawnie poprosić prowadzącego o drugi podpis. Zawartość odręcznego sprawozdania z podziałem na strony: Odpowiednio na stronach 1, 2 oraz 3 przedstawić swój sposób analizy działania układu a), b) oraz c), Na ostatniej kartce zamieszczamy odręczne rysunki trzech układów (patrz obok). Z prawej strony każdego układu podajemy kilkuzdaniowy opis przewidywanego działania (oczywiście opis ten powinien być przygotowany w domu). Na odwrocie kartki z rysunkami zamieszczamy wnioski, jakie nasunęły się w trakcie ćwiczenia, Ewentualne potwierdzenia realizacji zadania w CAD (wydruk układu oraz wydruk z symulacji) zamieszczamy Zamieścić specyfikacje układu 74194. 1. ćwiczenie jest bardzo proste, mimo wszystko wymaga starannego przygotowana. 2. proszę zwrócić uwagę, że do pewnych wejść nie wskazano wartości sygnału (co zrobić?), 3. źródłem sygnału zegarowego jest jeden z przełączników zadajnika wartości logicznych, 4. Nie wykorzystywać zadajnika wartości logicznych, gdy pewne wejście układu ma być zawsze wartością stałą (0 albo 1). Wykorzystać w tym celu dostępne wartości bezpośrednio z płyty montażowej (przewód czerwony wartość 1, przewód czarny wartość 0). 5. Na wyświetlaczu LED (lewy górny róg płyty montażowej) podglądamy wartości czterech wyjść układu. Do użytku wewnętrznego na laboratorium st. dzienne 2016 1

Ćwiczenie nr 2 Temat: Układy kombinacyjne. Zagadnienia do samodzielnego opracowania: wyrażenie boolowskie; definicja funkcji przełączającej (boolowskiej) i jej związek z wyrażeniem boolowskim; tablica prawdy; prawa de Morgana; tablica Karnaugh a; minimalizacja funkcji z wykorzystaniem tablicy Karnaugh a; metoda zamiany układu dwupoziomowego AND-OR na układ wykorzystujący bramki NAND; metoda otrzymywania układu wykorzystującego tylko multipleksery (MUX) dla zadanej funkcji; zapoznać się ze specyfikacją układu 74151 (w szczególności zwrócić uwagę na sygnał zezwalający oraz sygnały sterujące); Poniższe dwie funkcje: a) f(abcd) = (a + b + c) + d b) f(abc) = abc + abc należy zrealizować w: 1. minimalnym (dwupoziomowym) układzie wykorzystującym bramki NAND oraz, 2. układzie wykorzystującym multiplekser 74151 (MUX). Należy pokazać, że oba układy realizują tę samą funkcję. Przygotować tablice prawdy (skorzysta z nich prowadzący przy sprawdzaniu układu). 1. Połączyć jednocześnie układ NAND oraz z MUX realizujący pierwszą funkcję. 2. Sprawdzić poprawność układu. 3. Jeżeli oba układy realizują tę samą funkcję, tylko wtedy należy poprosić prowadzącego. 4. Analogicznie postępujemy z realizacją drugiej funkcji. 5. Wymagana liczba podpisów 2. Na stronach 1 i 2 zamieszczamy syntezę odpowiednio funkcji a oraz b. Funkcję wpisać do tablicy Karnaugha, następnie zminimalizować. Na podstawie postaci minimalnych zrealizować układ NAND (przekształcić układ AND-OR w układ NAND wykorzystujący bramki dostępne na płycie montażowej). Pokazać na stronie 3 sposób otrzymywania układu multiplekserowego (MUX). Na ostatniej stronie zamieszczamy odręczne rysunki czterech układów wraz z tablicami prawdy w postaci pokazanej na rysunku 1. Na odwrocie kartki z rysunkami zamieszczamy wnioski, jakie nasunęły się w trakcie ćwiczenia, Ewentualne potwierdzenia realizacji zadania w CAD (wydruk układu oraz symulacji) zamieszczamy 1. Wykorzystać prawa de Morgana. 2. Nie wykorzystywać zadajnika wartości logicznych, gdy pewne wejścia układu mają być zawsze wartością stałą (0 albo 1). Wykorzystać w tym celu dostępne wartości bezpośrednio z płyty montażowej (przewód czerwony wartość logiczna 1, przewód czarny wartość 0). 3. Niewykorzystywane ( wiszące ) wejścia bramek należy podłączyć do odpowiedniej wartości logicznej (w szczególności dotyczy to MUX). 4. Na wyświetlaczu LED podglądamy wartości wyjść obu układów (NAND i MUX). Do użytku wewnętrznego na laboratorium st. dzienne 2016 2

Ćwiczenie nr 3 Temat: Hazard statyczny. Zagadnienia do samodzielnego opracowania: wyjaśnić zjawisko hazardu statycznego; podać różnice między hazardem statycznym a dynamicznym; dlaczego eliminuje się hazardy?; omówić metody eliminacji hazardu statycznego; Ćwiczenie jest dwuczęściowe. Każda podlega sprawdzeniu przez prowadzącego. Należy zaproponować własną funkcję czterech zmiennych f(abcd), która w realizacji minimalnej posiada hazard statyczny (każda osoba z grupy proponuje własną funkcję). 1. Złożyć układ kombinacyjny z hazardem oraz sprawdzić czy realizuje zaproponowaną funkcję. 2. Złożyć układ wykrywający hazard ( oscyloskop ) sprawdzając czy przy zmianach sygnału zegarowego LED1 oraz LED2 migają (). 3. Podłączyć wyjście układu do wejścia zegarowego sprawdzonego układu wykrywania hazardu. 4. Kolejne zmiany wartości zmiennej powodującej hazard powinny powodować miganie LED2. 5. Prosimy prowadzącego (pierwszy podpis). 6. Eliminujemy hazard. 7. Kolejne zmiany wartości zmiennej, która powodowała hazard nie powinny powodować migania LED2. 8. Prosimy prowadzącego (drugi podpis). Na stronie 1 w sposób opisowy wytłumaczyć zjawisko hazardu statycznego dla zaproponowanej funkcji. Na stronie 2 należy opisać zasadę działania układu wykrywania hazardu zastępującego rzeczywisty oscyloskop. Bez jego zrozumienia trudno wyobrazić sobie celowość jego wykorzystania. Podać w punktach wady tego układu w porównaniu z oscyloskopem. Na ostatniej stronie zamieszczamy rysunki w formie pokazanej na rysunku 1. Oczywiście zamiast prostokątów reprezentujących układ kombinacyjny na rys. 1a należy narysować schemat minimalnego układu realizującego funkcję, a na rys. 1b schemat układu po eliminacji hazardu. W tablicy Karnaugh a z rys. 1a wpisać obwódki reprezentujące implikanty proste funkcji z hazardem oraz strzałkę wskazującą zmianę wartości zmiennej wejściowego powodującej zjawisko hazardu. W tablicy z rys. 1b wpisać obwódki reprezentujące implikanty proste po eliminacji hazardu. Ewentualne potwierdzenia realizacji zadania w CAD (wydruk układu oraz symulacji) zamieszczamy 1. Można stosować tylko bramki NAND oraz NOT. 2. Jeżeli jesteśmy pewni, że układ realizuje poprawną funkcję, lecz układ oscyloskopu go nie wykrywa należy zwiększyć opóźnienie za pomocą bramek NOT. 3. Do wyświetlacza podłączamy sygnały tak jak pokazano na rysunku 1 (LED1, LED2). Do użytku wewnętrznego na laboratorium st. dzienne 2016 3

Ćwiczenie nr 4 Temat: Analiza układu synchronicznego. Zagadnienia do samodzielnego opracowania: na czym polega analiza układu synchronicznego; rodzaje przerzutników; układy wzbudzeń wejść przerzutników; układ wyjść układu synchronicznego; tablica przejść-wyjść; tablica stanów; Układ synchroniczny z rys.1a należy przekształcić do układu zawierającego tylko bramki NAND, które są dostępne na płycie montażowej (na płycie nie ma bramek AND ani OR). Oczywiście przekształcony układ MUSI się zachowywać identycznie jak podany na rysunku. UWAGA: nie można wykorzystywać bramek NOT, ani realizować NOT-a za pomocą bramki NAND. Ewentualnie można wykorzystać jedną bramkę NOR (7402). Na rysunku pominięto sygnał taktujący oraz wejścia asynchroniczne przerzutników. 1. Przyjmując, że stanem początkowym układu jest y 1y 2=00, sprawdź działanie układu podając na wejście x następującą sekwencje: 111100 (strzałka wskazuje wejście x). 2. Zapisz wartości wyjścia Z wraz z wartościami wyjść obu przerzutników do tabeli rys.1c. 3. Zgłosić prowadzącemu koniec realizacji układu (wymagana liczba podpisów: 1). Na stronie 1 - analiza układu (funkcje wzbudzające przerzutniki D 1, D 2 wraz z tabelą stanów-wyjść. Tabelę przejść-wyjść umieszczamy na ostatniej stronie rys.1b), Na stronie 2 - synteza układu synchronicznego zachowującego się identycznie jak układ z rys.1a, który wykorzystuje dwa przerzutniki JK. Należy tak zakodować stany, aby całość układu zawierała 1xNOT, 2xAND. Na ostatniej kartce zawierającej rysunki umieszczamy układ z rys. 1a, schemat realizowanego układu (rys.1d), wypełnioną tabelką przejść-wyjść (rys.1b) oraz wyniki eksperymentu po podaniu powyższej sekwencji (rys.1c). Rozmieszczenie na stronie podano poniżej. Na odwrocie kartki z rysunkami zamieszczamy wnioski, Ewentualne potwierdzenia realizacji zadania w CAD (wydruk układu oraz wydruk z symulacji) zamieszczamy 1. nie zapomnieć o podłączeniu wejść asynchronicznych przerzutników, 2. stałe wartości logiczne pobieramy z czerwonych przewodów (wartość 1) albo czarnych (wartość 0). Nie wolno ich pobierać z zadajnika wartości logicznych. 3. Na wyświetlaczu LED podglądamy wartości Z oraz y 1y 2. a Do użytku wewnętrznego na laboratorium st. dzienne 2016 4

Ćwiczenie nr 5 Temat: Synteza układu synchronicznego. Zagadnienia do samodzielnego opracowania: podaj różnice między analizą a syntezą układu synchronicznego; graf stanów-wyjść; kodowanie stanów; tablica przejść wyjść; funkcje wzbudzeń; układ wyjść; Zaprojektuj układ synchroniczny o jednym wejściu x i dwóch wyjściach Z 1 oraz Z 2 działający w następujący sposób: pierwsza jedynka napotkana w sekwencji wejściowej generuje Z 1=1, druga jedynka - Z 2=1, trzecia jedynka - Z 1=1, czwarta jedynka - Z 2=1 itd. Dodatkowo należy przyjąć, że w danej chwili zawsze Z 1Z 2=0. Gdy x=0, to Z 1=0 i Z 2=0. Na rysunku 1 podano ilustrację działania układu dla przykładowej sekwencji wejściowe: w chwili t 1;x=0, chwili t 2;x=1, t 3,t 4,t 5; x=0, t 6;x=1, itd). Innymi słowy, układ ma przekazywać jedynki nieparzyste na wyjście Z 1, a jedynki parzyste na wyjście Z 2 ( rozdzielacz jedynek ). 1. Zrealizować układ Moore a i sprawdzić poprawność działania dla dwóch wcześniej przygotowanych testowych sekwencji wejściowych (sekwencja 1; sekwencja 2), 2. Poprosić prowadzącego (podpis 1). Nie rozmontowywać układu! 3. Zrealizować układ Mealyego i sprawdzić poprawność działania dla sekwencji 1 oraz sekwencji wejściowej 2 (takich samych jak w punkcie 1), 4. Porównać zachowanie układu Moore a z układem Mealyego (najlepiej na diagramie czasowym), 5. Poprosić prowadzącego (podpis 2). Na stronie 1 oraz 2 synteza układu Moorea przeprowadzona wg następujących punktów: a) graf stanówwyjść, b) minimalizacja tablicy stanów-wyjść, c) kodowanie stanów, d) otrzymywanie funkcji wzbudzających wejścia przerzutników, e) otrzymywanie funkcji wyjść. Wybrać przerzutniki D oraz wykorzystać tylko te układy, które są dostępne na płycie montażowej. Na stronie 3 synteza układu Mealyego (według identycznych punktów jak wyżej). Wykorzystać przerzutniki JK. Na ostatniej stronie umieszczamy Ostatnia strona rysunki zsyntezowanych układów wraz z diagramami czasowymi (rozkład rysunków na ostatniej stronie pokazano na rysunku 2). Ewentualne potwierdzenia realizacji zadania w CAD (wydruk układu oraz symulacji) zamieszczamy 1. nie zapomnieć o podłączeniu wejść asynchronicznych przerzutników, 2. stałe wartości logiczne pobieramy z czerwonych przewodów (wartość 1) albo czarnych (wartość 0). Nie wolno ich pobierać z zadajnika wartości logicznych. [1] A.Kaliś, Podstawy teorii układów logicznych, skrypt Rysunek 2 To jest przykładowy diagram Do użytku wewnętrznego na laboratorium st. dzienne 2016 5