Algorytm sterowania przekształtnika AC-DC z funkcją kompensacji wyższych harmonicznych prądu

Transkrypt

1 Grzegorz WRONA Politehnika Warszawska, Instytut Sterowania i Elektroniki Przemysłowej doi: / Algorytm sterowania przekształtnika AC-DC z funkją kompensaji wyższyh harmoniznyh prądu Streszzenie. W artykule przedstawiono metody kompensaji wyższyh harmoniznyh prądu dla dwupoziomowego przekształtnika AC-DC sprzęgniętego z systemem elektroenergetyznym. Wykorzystany algorytm Bezpośredniego Sterowania Moą z modulatorem wektorowym (DPC- SVM) został wyposażony w dodatkowy moduł kompensaji harmoniznyh. Moduł ten składa się z szeregu regulatorów rezonansowyh dostrojonyh do odpowiednih zęstotliwośi. Przeanalizowane zostały zarówno odkształenia symetryzne jak i niesymetryzne a także praa modułu kompensaji w stajonarnym i wirująym układzie współrzędnyh. Na konie zaprezentowano wybrane przebiegi z badań symulayjnyh i eksperymentalnyh. Abstrat. In this paper the grid urrent higher harmoni ompensation method for two level AC-DC onverters in sustainable AC grid is desribed. The algorithm is based on Diret Power Control with Spae Vetor Modulator (DPC-SVM), whih was extended by additional Higher Harmonis Compensation module. The HHC blok is omposed of several resonant filters tuned to appropriate frequenies. Both, symmetrial and asymmetrial types of grid urrents distortions are analyzed. Operation of the HHC module in stationary αβ oordinates and rotating dq oordinates is disussed. Seleted waveforms illustrating operation of the developed algorithm are presented. (AC-DC onverter ontrol algorithm with higher harmonis ompensation funtion). Słowa kluzowe: jakość energii, przekształtnik AC-DC, kompensaja harmoniznyh, regulatory rezonansowe Keywords: power quality, AC-DC power onverters, pulse width modulation inverters, resonant ontroller, power harmoni filters. Wstęp Zapotrzebowanie na energię elektryzną systematyznie rośnie, przy jednozesnym wyzerpywaniu się zasobów kopalnyh. Ponadto dążenia do ogranizenia ilość emitowanego dwutlenku węgla prowadzą do szybkiego wzrostu rynku Odnawialnyh Źródeł Energii (OZE). Pomimo szeregu zalet płynąyh z wykorzystania OZE, ih przyłązenie do systemu elektroenergetyznego powoduje szereg problemów, które głównie związane są z jakośią energii [1]. Aby spełnić restrykyjne wymagania jakośi energii oraz zęśiej stosowane są w pełni sterowane przekształtniki AC-DC pełniąe funkję sprzęgu energoelektroniznego. Istotne jest aby takie urządzenia działały prawidłowo także w trakie zaburzeń napięia, pojawiająyh się w systemie elektroenergetyznym (SEE). Jednym z podstawowyh zaburzeń, które mogą zakłóić praę przekształtników energoelektroniznyh są odkształenia wyższymi harmoniznymi. Powodowane są głównie przez nieliniowe odbiorniki energii (m. in. układy przekształtnikowe oparte na diodah prostownizyh). Napięie zawierająe wyższe harmonizne powoduje zwiększone straty energii w transformatorah oraz liniah przesyłowyh, może także powodować niepoprawną praę urządzeń i osprzętu elektryznego, a w niektóryh przypadkah jest przyzyną ih uszkodzenia. Działanie przekształtnika energoelektroniznego śiśle zależy od zaimplementowanego algorytmu sterownia. Podstawowe algorytmy sterowania przekształtników energoelektroniznyh np. sterowanie zorientowane napięiowo (ang. Voltage Oriented Control VOC) zy bezpośrednie sterowanie moą (ang. Diret Power Control DPC), nie są przystosowane do pray przy odkształonym napięiu siei generują odkształone prądy fazowe, które zawierają szereg wyższyh harmoniznyh, o można zaobserwować na osylogramah w dalszej zęśi artykułu. W artykule zaprezentowany został algorytm bezpośredniego sterowania moą z modulatorem wektorowym (DPC-SVM), [] zapewniająy poprawną praę przekształtnika i sinusoidalny kształt prądów fazowyh nawet przy bardzo silnie odkształonym napięiu w systemie elektroenergetyznym (SEE). Dodatkowo przedstawiona została analiza i sposoby kompensaji wyższyh harmoniznyh o niesymetryznyh amplitudah w poszzególnyh fazah. W literaturze zagadnienia kompensaji wyższyh harmoniznyh zostały opisane m.in. w [3], [4], [5]. Wśród najbardziej znanyh metod kompensaji wyższyh harmoniznyh wyróżnić można metody bazująe na: regulatorah powtarzalnyh [4], transformajah do wirująyh układów współrzędnyh [6], regulatorah rezonansowyh [5]. Wszystkie metody polegają na ekstrakji poszzególnyh harmoniznyh z mierzonego sygnału, które następnie są wykorzystywane w pętli głównej regulaji. Odkształenia wyższyh harmoniznyh w sieiah trójfazowyh W trójfazowym zbalansowanym systemie elektroenergetyznym istnieje zależność pomiędzy rzędem harmoniznyh oraz ih kierunkiem wirowania, które może podzielić następująo: harmonizne wirująe w kierunku zgodnym, wyrażone zależnośią: 3k+1 (1, 4, 7, 10 ), harmonizne wirująe w kierunku przeiwnym, wyrażone zależnośią: 3k+ (, 5, 8, 11 ), harmonizne o kolejnośi zerowej, wyrażone jako 3k+3 (3, 6, 9, 1 ). Sygnał okresowy będąy funkją nieparzystą może generować tylko harmonizne nieparzyste (1, 3, 5, 7 ). Ponadto w systemie trójprzewodowym, trójfazowym nie występują harmonizne o kolejnośi zerowej. Biorą to pod uwagę harmonizne występująe w systemah trójfazowyh, trójprzewodowyh można wyrazić następująą zależnośią: 6k+/-1. d U β 11 e j11γ U 7 e j7γ U 1 e jγ q U 5 e j5γ Rys.1. Wirująe wektory wyższyh harmoniznyh (5, 7, 11 i 13) α U 13 e j13γ 94 PRZEGLĄD ELEKTROTECHNICZNY, ISSN , R. 9 NR 5/016

2 Interpretaja grafizna przedstawiająa harmonizne kolejnośi zgodnej i przeiwnej została przedstawiona na rysunku 1 w postai wirująyh wektorów oraz na rysunku 4 w postai widma harmoniznyh. Można tu zaobserwować zęstotliwośi poszzególnyh harmoniznyh w zależnośi od przyjętego układu współrzędnyh. W praktye najbardziej znaząe harmonizne, które należy brać pod uwagę są rzędu: 5, 7, 11, 13. Algorytm sterowania z funkją kompensaji wyższyh harmoniznyh Shemat blokowy algorytmu sterowania bazująego na bezpośrednim sterowaniu moą z modulatorem wektorowym (DPC-SVM) został przedstawiony na rysunku. Jego działanie polega na wyznazaniu hwilowyh wartośi moy zynnej i biernej na podstawie zależnośi (1) i () [7], które w głównej pętli regulaji są porównywane z wartośiami zadanymi. p u i u i (1) L L L L () q ul il ul il Następnie uhyby moy zynnej i biernej są podawane na wejśia regulatorów PI, któryh sygnały wyjśiowe są transformowane do stajonarnego układu współrzędnyh αβ. Na ih podstawie wyznazane są wartośi zadane do modulatora wektorowego. Aby utrzymać jednostkowy współzynnik moy, wartość zadana moy biernej (składowa w osi q) wynosi zero. Natomiast mo zynna wyznazana jest na podstawie regulatora napięia w obwodzie pośredniząym w zewnętrznej pętli regulaji. Aby wyeliminować wpływ tętnień napięia obwodu DC na układ regulaji zastosowany został filtr dolnoprzepustowy. wirująym układzie współrzędnyh dq został przedstawiony na rysunku 3. Rys.3. Shemat blokowy modułu kompensaji wyższyh harmoniznyh prądu w wirująym synhroniznie (z zęstotliwośią harmoniznej podstawowej 50Hz) układzie współrzędnyh dq Moduł ten składa się z dwóh regulatorów rezonansowyh dostrojonyh do zęstotliwośi 300Hz i 600Hz. Pełnią one funkję integratora dla sygnałów sinusoidalnyh o śiśle określnyh zęstotliwośi [8], [9]. Dwa regulatory rezonansowe zastosowane w wirująym (synhroniznie z zęstotliwośią harmoniznej podstawowej 50Hz) układzie współrzędnyh dq pozwalają na kompensaję harmoniznyh: pierwszy 5 i 7, drugi 11 i 13 pod warunkiem że odkształenie jest symetryzne. Jest to możliwe ponieważ harmonizne 5 i 7 oraz 11 i 13 wirują w przeiwnyh kierunkah a wię po transformaji do wirująego układu dq widozne są jako sygnały o tej samej zęstotliwośi odpowiednio 300Hz i 600Hz. Zostało to przedstawione na rysunku 4, gdzie po lewej stronie osi rzędnyh umieszzone zostały harmonizne o kolejnośi faz przeiwnej do podstawowej harmoniznej natomiast po prawej stronie harmonizne kolejnośi zgodnej. Składowe kolejnośi przeiwnej 550Hz 50Hz Amplituda 50Hz 650Hz 350Hz Składowe kolejnośi zgodnej 11h 5h 1h 7h 13h 300Hz 600Hz stajonarny ukł. wsp. αβ 00Hz 600Hz wirująy ukł. wsp dq Rys.4. Widmo harmoniznyh z podziałem na harmonizne kolejnośi zgodnej i przeiwnej Rys.. Shemat blokowy algorytmu sterowania Podstawowy algorytm DPC-SVM działa prawidłowo zapewniają sinusoidalny prąd siei tylko przy symetryznym i nieodkształonym napięiu. Wyższe harmonizne pojawiająe się w napięiu powodują odkształenia prądu siei. Aby ogranizyć to zjawisko zaimplementowano funkję kompensaji wyższyh harmoniznyh widozną na rysunku 3, bazująą na regulatorah rezonansowyh. Kompensaja może być zrealizowana zarówno w wirująym jak i stajonarnym układzie współrzędnyh. W pierwszym przypadku sygnał kompensująy dodawany jest do pętli głównej przed transformają dq/αβ natomiast w drugim przypadku jest on dodawany już w układzie stajonarnym. Shemat modułu kompensaji wyższyh harmoniznyh zrealizowany w Kompensaja wyższyh harmoniznyh w niesymetryznym systemie elektroenergetyznym Przedstawiony w poprzednim rozdziale algorytm działa prawidłowo przy symetryznym odkształeniu. Natomiast gdy odkształenie jest niesymetryzne np.: odkształenie napięia w jednej fazie, przedstawiony algorytm nie zapewnia prawidłowej pray. Należy dodać iż niesymetryzne odkształenia są bardzo zęste ze względu na nieliniowe jednofazowe odbiorniki podłązone do siei lub niejednakowe impedanje linii przesyłowej w poszzególnyh fazah. Wówzas harmonizne różnią się o do amplitudy. Analizują niesymetryzne odkształenie 5-tą harmonizną można zauważyć, że w wirująym układzie współrzędnyh dq pojawia się opróz zęstotliwośi 300Hz także harmonizna o zęstotliwośi 00Hz (niebieski prążek na rysunku 4). Podobne zależnośi obowiązują dla pozostałyh harmoniznyh. Okazuje się wówzas że koniezne jest zastosowanie dodatkowyh regulatorów PRZEGLĄD ELEKTROTECHNICZNY, ISSN , R. 9 NR 5/016 95

3 dostrojonyh do odpowiednih zęstotliwośi a główna zaleta tej metody (zredukowana ilość regulatorów rezonansowyh) staje się nieaktualna. Zasadna jest wówzas kompensaja w stajonarnym układzie współrzędnyh αβ. Zaletą stajonarnego układu współrzędnyh jest to iż wyższe harmonizne zarówno w układzie symetryznym jak i niesymetryznym nie zmieniają swojej zęstotliwośi a jedynie amplitudę w poszzególnyh osiah. Każda harmonizna do jej kompensaji wymaga wówzas oddzielnego regulatora. Tak wię do kompensaji 5, 7, 11 i 13 niezbędne są 4 regulatory dostrojone odpowiednio do zęstotliwośi 50Hz, 350Hz, 550Hz i 650Hz. Implementaja regulatora rezonansowego Opisywane powyżej metody kompensaji w układzie współrzędnyh: wirująym i stajonarnym bazują na integratorah drugiego rzędu znanyh również jako regulatory rezonansowe [9-11]. Ih zadaniem jest odpowiednie wzmonienie sygnałów o śiśle określonej zęstotliwośi natomiast tłumienie pozostałyh zęstotliwośi. Transmitanja regulatora quasirezonansowego określona jest następująym wzorem: (3) s Uh s Ki h 5,7,11,13 s s h gdzie: Ki - wzmonienie regulatora, ω - zęstotliwość podstawowej harmoniznej, ω współzynnik określająy szerokość pasma przenoszenia, h- rząd harmoniznej. Charakterystyki zęstotliwośiowego transmitanji (3) dla zęstotliwośi harakterystyznej 50Hz zostały przedstawione na rysunku 5. Można zauważyć, iż w obrębie zęstotliwośi rezonansowej wzmonienie jest bardzo duże (dla idealnego integratora drugiego rzędu- nieskońzone) natomiast pasmo przenoszenia bardzo wąskie. Pozwala to na wyodrębnienie śiśle określonej zęstotliwośi. Współzesne układy regulaji realizowane są jako systemy yfrowe za pomoą mikrokontrolerów sygnałowyh (DSC) bądź układów programowalnyh FPGA [11, 1]. Koniezne jest wówzas znalezienie dyskretnyh odpowiedników systemu iągłego. Do dyskretyzaji transmitanji regulatora rezonansowego wykorzystana została transformaja biliniowa znana również jako transformata Tustina. Polega ona na podstawieniu w miejse operatora różnizkowania s zależnośi (4): (4) z -1 s tg( Ts /) z 1 gdzie: ω - zęstotliwość harakterystyzna regulatora, Ts - zęstotliwość próbkowania. W efekie otrzymujemy dyskretną transmitanje w postai: (5) a0z a1z a T z, b z b z b gdzie współzynniki wynoszą odpowiednio: (6) 0 a a K a K b K K b K b K K. Po podstawieniu ω = 1, Ts= 0,000, ω= 300 and ω= 600 otrzymujemy odpowiednio: (7) 0, z 0, T300() z Ki z 1,859 z 0,9996 (8) T600() z Ki z z 1 0, z 0, ,458 0,9996 Rys.5. Charakterystyki zęstotliwośiowe integratora drugiego rzędu dostrojonego do zęstotliwośi 50Hz dla różnyh współzynników K i oraz ω. Rys.6. Shemat modelu symulayjnego przekształtnika AC-DC sprzęgniętego z SEE wykonany w programie Saber Synopsys 96 PRZEGLĄD ELEKTROTECHNICZNY, ISSN , R. 9 NR 5/016

4 Ponieważ zęstotliwość napięia siei zmienia się w pewnym zakresie powinno się zamiast stosowania stałyh współzynników wyznazać je na bieżąo podstawiają do zależnośi (4) i (6) aktualną wartość zęstotliwośi np. z modułu synhronizaji fazy (PLL). Zwiększa się wówzas złożoność oblizeniowa algorytmu ale pozwala uzyskać takie same właśiwośi w szerokim zakresie zmian zęstotliwośi. Badania symulayjne i eksperymentalne Opraowany algorytm sterowania zaimplementowany został w programie symulayjnym Saber Synopsys. Shemat modelu symulayjnego umieszzony został na rysunku 6 natomiast jego parametry w tabeli 1. Model składa się z obwodu moy (filtr LCL, przekształtnika AC-DC, modele obiążeń oraz modelu SEE) i obwodu sterująego (blok algorytmu sterowania, pomiary). Algorytm został napisany w języku MAST. Na rysunku 7 umieszzono przebiegi pokazująe praę algorytmu przy symetryznym odkształeniu napięia wyższymi harmoniznymi (THD U = %) bez algorytmu kompensaji harmoniznyh (a i b) oraz z załązonym algorytmem kompensaji ( i d). W pierwszym przypadku zauważyć można że prąd jest silnie odkształony (THD I = 73%) natomiast po załązeniu kompensaji odkształenie znaznie się zmniejsza (THD I = 0,9%). Na rysunku 8 przedstawiono odpowiedź układu na skokowe pojawienie się odkształenia (t=0,16s). Można zauważyć, że proes przejśiowym trwa mniej niż 10ms. Uzyskane wyniki pokazują że przy symetryznie odkształonym napięiu zasilania algorytm spełnia swoje zadanie. W dalszej zęśi przedstawione zostaną wyniki przy niesymetryznie odkształonym napięiu siei. Przebiegi przedstawione na rysunku 9 przedstawiają praę algorytmu przy odkształeniu wyższymi harmoniznymi w jednej fazie u 1g (THD U1 = 0%). Rysunek 9a pokazuje przebiegi napięć i prądów bez załązonego algorytmu natomiast rysunek 9b przebiegi z załązonym algorytmem. W elu weryfikaji otrzymanyh wyników symulayjnyh, algorytm został również przebadany na stanowisku laboratoryjnym o moy 5kW. Parametry stanowiska laboratoryjnego przedstawione zostały w tabeli. Układ regulaji został zaimplementowany w mikrokontrolerze sygnałowym TMS30F8335 firmy Texas Instruments. Osylogramy na rysunku 10 pokazują przebiegi przy symetryznym zaburzeniu napięia(15% - 5-tej harmoniznej w każdej fazie). Na rysunku 11 widozne są przebiegi prądów fazowyh i napięia fazowego przy pray z jednofazowym zaburzeniem napięia (15% 5-tej harmoniznej w jednej fazie). Należy zwróić uwagę, że ze względu na obeność transformatora separayjnego pomiędzy programowalnym źródłem napięia a przekształtnikiem odkształenie zmieniło się na dwufazowe o można zaobserwować na spektrum harmoniznyh napięć fazowyh (rysunek 11). Z kolei na rysunku 11b znajduje się widmo harmoniznyh prądów fazowyh gdzie można odzytać że THD I =3,%. Rys.7. Działanie algorytmu przy odkształonym napięiu siei; a) bez algorytmu kompensaji harmoniznyh, b) z uruhomionym algorytmem kompensaji harmoniznyh (THD U = %, odkształenie 5-tą (0%) i 7-mą (10%) harmonizną); od góry widozne: napięia fazowe siei oraz napięie Ud, prądy fazowe siei oraz prąd Id Tabela 1. Parametry modelu symulayjnego Przekształtnik Częst. łązeń, mo znam. Poj. kondensator w obwodzie DC Czas martwy Filtr LCL Indukyjność od strony siei Kondensator filtrująy Ind. od strony przekształtnika Parametry układu Napięie fazowe, zęstotliwość Nap. w obw. DC Ob. w obw. DC 5kHz, 55kVA.73 mf μs 0.1 mh 44 uf 0.97 mh 3x30V (rms), 50Hz 700V 15 Ω Rys.8. Odpowiedź układu na skokowe zaburzenie napięia siei wyższymi harmoniznymi - t=0,16s; (THD U = 0% 7-mej harmoniznej); od góry widozne: napięia fazowe siei oraz napięie Ud, prądy fazowe siei oraz prąd Id, sygnały kompensująe PRZEGLĄD ELEKTROTECHNICZNY, ISSN , R. 9 NR 5/016 97

5 Tabela. Parametry modelu laboratoryjnego Przekształtnik Częst. łązeń, mo znam. Poj. kondensator w obwodzie DC Czas martwy Filtr L Indukyjność dławika Rezystanja dławika Parametry układu Napięie fazowe, zęstotliwość Nap. w obw. DC 5kHz, 5kVA 190uF μs 10mH 100mΩ 3x10V (rms), 50Hz 500V Rys.9. Działanie algorytmu przy niesymetryznie odkształonym napięiu siei; a) bez algorytmu kompensaji harmoniznyh, b) z uruhomionym algorytmem kompensaji harmoniznyh (THD U = 0%, odkształenie 5-tą harmonizną w jednej fazie); od góry widozne: napięia fazowe siei oraz napięie Ud, prądy fazowe siei oraz prąd Id, sygnały kompensująe Rys.10. Działanie algorytmu przy symetryznie odkształonym napięiu siei z uruhomionym algorytmem kompensaji harmoniznyh zaimplementowanym w stajonarnym układzie współrzędnyh αβ; na osylogramie widozne: odkształone napięie jednej fazy (u1g), prąd jednej fazy (i1g), napięie Ud, sygnał kompensująy Rys.11. Działanie algorytmu przy niesymetryznie odkształonym napięiu siei z uruhomionym algorytmem kompensaji harmoniznyh zaimplementowanym w układzie współrzędnyh dq; a) przebiegi osyloskopowe; na osylogramie widozne: odkształone napięie jednej fazy (u1g), prądy fazowe (i1g, ig, i3g), b) widmo harmoniznyh prądów fazowyh; ) widmo harmoniznyh napięć fazowyh 98 PRZEGLĄD ELEKTROTECHNICZNY, ISSN , R. 9 NR 5/016

6 Wnioski W systemie elektroenergetyznym wyższe harmonizne o niezrównoważonyh amplitudah mogą pojawiać się nawet zęśiej niż harmonizne symetryzne. Dlatego zjawisko to powinno się brać pod uwagę podzas opraowywania algorytmów sterowania a także podzas badań i testów przekształtników podłązanyh do SEE. Przeprowadzone badania symulayjne i eksperymentalne pokazują że proponowany moduł kompensaji harmoniznyh zarówno symetryznyh jak i niesymetryznyh spełnia swoje zadanie. Należy podkreślić że badania w tym zakresie iągle trwają. Więej wyników eksperymentalnyh zostanie przedstawione w końowej wersji artykułu. Dzięki zastosowaniu funkji kompensaji opartej o regulatory rezonansowe w układzie współrzędnyh stajonarnym i wirująym uzyskano możliwość znaznej redukji THD I. Niniejsza praa została zęśiowo sfinansowana ze środków statutowyh Zakładu Elektroniki Przemysłowej Wydziału Elektryznego Politehniki Warszawskiej. Autor: mgr inż. Grzegorz Wrona, Politehnika Warszawska, Instytut Sterowania i Elektroniki Przemysłowej, ul. Koszykowa 75, Warszawa, grzegorz.wrona@ee.pw.edu.pl LITERATURA [1] European Standard EN-50160, Voltage harateristis of eletriity supplied by publi distribution systems, CENELEC, Brussels, Belgium, [] Malinowski M., Jasinski M., Kazmierkowski M. P., Simple Diret Power Control of three-phase PWM Retifier Using Spae-Vetor Modulation (DPC-SVM), IEEE Transation on Industrial Eletronis, 51 (004), n., [3] Ignatova V., Granjon P., Baha S., Dumas F.. Classifiation and haraterization of three phase voltage dips by spae vetor methodology. 005 International Conferene on Future Power Systems [4] Mattavelli P., Marafão F.P.; Repetitive-Based Control for Seletive Harmoni Compensation in Ative Power Filter; IEEE Transation on Industrial Eletronis, 51 (004), n.5 [5] Teodoresu R., Blaabjerg F., Liserre M., Loh P.C., Proportional resonant ontrollers and filters for grid-onneted voltage-soure onverters, Eletri Power Appliations, IEE Proeedings, 153 (006), n.5, [6] Yuan X., Merk W., Stemmler H., Allmeling J., Stationary frame generalized integrators for urrent ontrol of ative power filters with zero steady-state error for urrent harmonis of onern under unbalaned and distorted operating onditions, IEEE Trans. Ind. Appl., 38 (00), n., [7] Akagi H., Watanabe E. H., Aredes M., Instantaneous Power Theory and Appliations to Power Conditioning, Wiley, 007. [8] Zmood D. N., Holmes D. G., Stationary frame urrent regulation of PWM inverters with zero steady state error, Pro. IEEE PESC, (1999), [9] Yuan X., Merk W., Stemmler H., Allmelin, J.: Stationary frame generalized integrators for urrent ontrol of ative power filters with zero steady-state error for urrent harmonis of onern under unbalaned and distorted operating onditions., IEEE Trans. Ind. Appl., 38 (00), n., [10] Liserre M., Teodoresu R., Blaabjerg F., Multiple Harmonis Control for Three-Phase Grid Converter Systems With the Use of PIRES Current Controller in a Rotating Frame, IEEE Trans. Power Eletr., 1 (006) [11] Kazmierkowski M.P., Jasinski M., Wrona G., DSP-Based Control of Grid-Conneted Power Converters Operating Under Grid Distortions, IEEE Transations on Industrial Informatis, 7 (011), n., [1] Teodoresu R., Liserre M., Rodriguez P., Grid Converters for Photovoltai and Wind Power Systems, Wiley, 011 PRZEGLĄD ELEKTROTECHNICZNY, ISSN , R. 9 NR 5/016 99