Symulacje elektryczne diod Schottky ego oraz tranzystorów RESURF JFET i RESURF MOSFET na podłożach z węglika krzemu (SiC)

Transkrypt

1 Symulacje elektryczne diod Schottky ego oraz tranzystorów RESURF JFET i RESURF MOSFET na podłożach z węglika krzemu (SiC) dr inż. TOMASZ BIENIEK 1, mgr inż. JĘDRZEJ STĘSZEWSKI 2, dr inż. MARIUSZ SOCHACKi 2, prof. dr hab. inż. JAN SZMIDT 2 1 Instytut Technologii Elektronowej, Warszawa 2 Politechnika Warszawska, Instytut Mikroelektroniki i Optoelektroniki Węglik krzemu (SiC) jest szczególnie interesującym półprzewodnikowym materiałem podłożowym dla przyrządów przetwarzających duże moce i pracujących jednocześnie w wysokiej temperaturze, ponieważ charakteryzuje się szeroką przerwą energii zabronionych (powyżej 2,36 ev), wysokim krytycznym polem elektrycznym (powyżej 1 MV/cm), oraz wysoką przewodność cieplną (powyżej 3,6 Wcm -1 K -1 ). Wyszczególnione zostały wartości minimalne wszystkich parametrów, ponieważ węglik krzemu występuje w przeszło 200 odmianach politypowych, które różnią się pomiędzy sobą parametrami elektrofizycznymi. Do najistotniejszych ze względu na zastosowania elektroniczne należą odmiany: heksagonalne (4H-SiC oraz 6H-SiC) oraz kubiczna (3C-SiC). Obecnie dostępne są komercyjnie podłoża dobrej jakości jedynie odmian 4H- oraz 6H-SiC. Symulacja technologii oraz charakterystyk elektrycznych przyrządów wykonanych na węgliku krzemu jest szczególnie istotna, ponieważ koszty wytwarzania podłoży są wielokrotnie wyższe w porównaniu z procesami monokrystalizacji krzemu. Wirtualne prototypowanie znacząco obniża koszty jak i czas związany z opracowywaniem technologii wytwarzania przyrządów wykonanych na podłożach SiC. Opis i wyniki przeprowadzonych symulacji Podstawowa struktura diody Schottky ego a c Rys. 1. Struktury diod Schottky ego symulowane w programie Atlas: a) dioda podstawowa bez terminacji złącza, b) dioda z zakończeniem złącza w postaci płytki polowej, c) dioda z zakończeniem złącza w postaci pierścienia o przeciwnym typie przewodnictwa Fig. 1. Different structures of the Schotky diodes simulated in the Atlas software: a) basic structure, b) field-plate termination, c) p- type implantation around the contact edge Punktem wyjściowym były symulacje najprostszej diody Schottky'ego wykonanej na strukturze epitaksjalnej z warstwą aktywną o grubości 10 µm i domieszkowaniu typu n na poziomie 5x10 15 cm -3 oraz 1x10 16 cm -3 przy założeniu parametrów charakteryzujących materiał o odmianie politypowej 4H-SiC [2]. Analizę przeprowadzono dla diody o średnicy 250 µm. Prace wstępne polegały na ocenie wpływu pracy wyjścia elektronów z materiału anody na charakterystykę prądowonapięciową diody Schottky'ego i porównanie uzyskanych charakterystyk dla kierunku przewodzenia z charakterystykami rzeczywistych przyrządów. Otrzymane charakterystyki porównywane były z wynikami własnych prac eksperymentalnych oraz wynikami publikowanymi w literaturze [2-6]. W następnej kolejności obliczone zostały napięcia przebicia przy założonych pracach wyjścia. Strukturę diody poddanej symulacjom przedstawiono na rys. 1a, na którym pokazano także zastosowaną siatkę, wymiary struktury oraz kontakty: dolny idealny kontakt omowy (cathode) oraz górny kontakt Schottky ego (anode). Założono użycie różnych metali dla różnych wariantów symulacji, którym przyporządkowano różne prace wyjścia. Zakładane prace wyjścia dla górnego kontaktu to: 4,6 ev dla tytanu (Ti); 4,9 ev dla niklu (Ni); 5,3 ev dla platyny (Pt); 5,6 ev dla irydu (Ir), 5,8 ev dla tlenku irydu (IrO 2 ). Warto w tym miejscu nadmienić, że przedstawione na rys. 1 struktury odpowiadają połowie diody, ponieważ symulowane obiekty posiadają oś symetrii. Do symulacji użyto siatki cylindrycznej, co oznacza, że rysunki przedstawiają dokładnie połowę przekroju osiowego walca [7]. We wszystkich kolejnych symulacjach wyznaczano charakterystyki prądowo-napięciowe diody (I-V) dla kierunku przewodzenia przy napięciu polaryzacji od 0,2...4 V oraz dla kierunku zaporowego przy napięciu polaryzacji od 0,2 V do V. Dodatkowo wszystkie charakterystyki obliczano dla różnych temperatur (300, 373, 473, 573, 673 oraz 773 K). Obliczanie charakterystyk w kierunku przewodzenia nie przysparza większych problemów numerycznych. Wyznaczanie charakterystyk dla kierunku zaporowego powoduje duże kłopoty przy rozwiązywaniu równań transportu, ciągłości oraz Poissona w temperaturach zbliżonych do pokojowej. Wynika to głównie z różnicy pomiędzy bardzo niską koncentracją samoistną nośników w temperaturze pokojowej (na poziomie 10-7 cm -3 ) i koncentracjami intencjonalnie wprowadzanej domieszki w warstwie aktywnej (5x10 15 cm -3 lub 1x10 16 cm -3 ). Z tego powodu charakterystyki w kierunku zaporowym obliczane były dla wysokich temperatur głównie dla 773 K (500 C). Na rys. 2 przedstawiono przykładowe wyniki symu- b ELEKTRONIKA 7-8/

2 dielektryka: 0,1 µm, 0,3 µm, 0,5 µm oraz dla dwóch wspomnianych wartości stałej dielektrycznej. Celem modyfikacji diody, podobnie jak w przypadku poprzednich symulacji, było sprawdzenie jak wprowadzone zmiany wpłyną na przebieg charakterystyk elektrycznych dla kierunku zaporowego. Rezultaty obliczeń przedstawiono na rys. 3. W przypadku jednego z zastosowanych wariantów rozkład pola elektrycznego jest modyfikowany w taki sposób, że napięcie blokowania osiąga wartość 900 V (zakładka o szerokości 10 µm, grubość warstwy dielektrycznej 0,5 µm, stała dielektryczna 9). Prezentowany wariant modyfikacji diody jest obiecujący z punktu widzenia kierunku dalszej optymalizacji napięć przebicia. Rys. 2. Wyniki symulacji w programie Atlas przykładowa rodzina charakterystyk temperaturowych I-V w kierunku przewodzenia dla diody wykonanej na warstwie epitaksjalnej o domieszkowaniu 5x10 15 cm -3 Fig. 2. Atlas simulation results - forward I-V characteristics for different temperatures; epitaxial layer doping of 5x10 15 cm -3 lacji w postaci wybranych rodzin charakterystyk temperaturowych w kierunku przewodzenia dla wariantu domieszkowania warstwy epitaksjalnej 5x10 15 cm -3 oraz dla założonego niklowego (Ni, praca wyjścia 4,9 ev) kontaktu anody. Dla omawianej podstawowej struktury diody uzyskano napięcia przebicia na poziomie -160 V. Dioda Schottky ego z zakończeniem złącza w postaci płytki polowej (field plate) Drugim symulowanym zagadnieniem było zastosowanie płytki polowej nad obszarem dielektrycznym stanowiącej przedłużenie kontaktu anody [4]. Rozwiązanie takie jest atrakcyjne z uwagi na nieskomplikowaną technologię wytworzenia tego typu zakończenia złącza. Przekrój poprzeczny symulowanej diody przedstawiono na rys. 1b. Analizowanymi w tym przypadku punktami swobody są: szerokość zakładki metalu nad obszarem dielektryka, grubość dielektryka i stała dielektryczna zastosowanego materiału. Podczas symulacji założono dwie różne wartości stałej dielektrycznej: 3,9 (wartość typowa dla SiO 2 ) lub 9 (wartość typowa dla Si 3 N 4 lub Al 2 O 3 ). Symulację wykonano dla kilku kombinacji szerokości zakładki metalu nad dielektrykiem: 10 µm, 25 µm, 50 µm, kilku grubości warstwy Dioda Schottky ego z zakończeniem złącza w postaci obszaru o przeciwnym typie domieszkowania Kolejna modyfikacja diody polega na wprowadzeniu w obszar przykrawędziowy złącza implantowanego pierścienia o przeciwnym typie domieszkowania [5]. Celem takiego zabiegu jest, podobnie jak w poprzednio opisywanym przypadku, sprawdzenie w jaki sposób zaproponowana technika zakończenia złącza modyfikuje charakterystyki I-V dla kierunku zaporowego w funkcji szerokości pierścienia. Schematycznie model zmodyfikowanej diody przedstawiono na rys. 1c. Założono domieszkowanie aktywnej warstwy epitaksjalnej 5x10 15 cm -3 i jej grubość 10 µm, a na krawędzi złącza założono obszar implantowany o domieszkowaniu 1x10 19 cm -3 i głębokości 0,3 µm i dwóch różnych szerokościach: 85 µm oraz 20 µm. Wyniki symulacji przedstawiono na rys. 4. Korzystniejszy wynik z punktu widzenia napięcia blokowania otrzymano dla szerszego pierścienia, uzyskując wartość na poziomie 1500 V. Rys. 4. Wyniki symulacji w programie Atlas - charakterystyka I-V w kierunku zaporowym dla zakończenia złącza w postaci implantowanego pierścienia o szerokości 85 µm (temperatura 773 K) Fig. 4. Atlas simulation results - reverse I-V characteristic for diode with boron-implanted edge termination ring of 85 µm in width (temperature 773 K) Tranzystor RESURF JFET Rys. 3. Wyniki symulacji w programie Atlas - rodzina charakterystyk I-V w kierunku zaporowym dla płytki polowej o szerokości 10 µm, różnych stałych dielektrycznych (3,9 lub 9) i różnych grubości warstwy dielektrycznej (0,1 µm lub 0,5 µm); temperatura T = 773 K Fig. 3. Atlas simulation results - forward I-V characteristics for diode with metal overlapping width of 10 µm, various dielectric constant (3.9 or 9) and dielectric layer thickness (0.1 or 0.5 µm) Analizę rozpoczęto od obliczenia charakterystyk elektrycznych tranzystora 4H-SiC RESURF JFET (rys. 5) o następujących parametrach: 1. długość bramki: 3 µm 2. długości obszaru RESURF typu p: 10 µm 3. głębokości obszarów RESURF typu p 0,2 µm 4. domieszkowanie obszarów RESURF typu p: 2x10 17 cm -3 lub 4x10 17 cm ELEKTRONIKA 7-8/2008

3 5. domieszkowanie warstwy epitaksjalnej typu p: 1x10 16 cm grubość warstwy epitaksjalnej d = 10-1 µm: 10 µm 7. głębokość implantacji bramki: 0,35 µm, 0,4 µm lub 0,45 µm 8. poziom domieszkowania obszaru aktywnego typu n: 2x10 17 cm -3 lub 4x10 17 cm grubość obszaru aktywnego n: 0,3 µm 10. domieszkowanie dolnej warstwy typu p służącej ograniczeniu pola elektrycznego: 5x10 16 cm -3. pięcie bramki umożliwiające odcięcie kanału takiego tranzystora będzie zdecydowanie większe. Następnym analizowanym zagadnieniem było zbadanie wpływu głębokości implantacji bramki na napięcie blokowania. Charakterystyki I-V przy polaryzacji w kierunku blokowania, podobnie jak dla diod Schottky ego, obliczane były dla podwyższonej temperatury (773 K). W przypadku implantacji do głębokości 0,45 µm oraz 0,35 µm napięcie blokowania było w praktyce identyczne (około 600 V), jednak w przypadku głębszej implantacji prąd w stanie zablokowania przy napięciu U GS = -3 V był blisko ośmiokrotnie wyższy (rys. 7). Rys. 5. Przekrój symulowanego tranzystora RESURF JFET Fig. 5. The cross-section of the simulated RESUFT JFET Rys. 7. Wpływ głębokości implantacji bramki na napięcie blokowania Fig. 7. The influence of the implantation s depth on the blocking voltage Po ustaleniu wpływu głębokości implantacji obszaru bramki na parametry tranzystora zbadano wpływ domieszkowania warstw aktywnych na prąd drenu. Dwukrotne zwiększenie poziomów domieszkowania obszarów 1 oraz 2 (rys. 5) nieznacznie zwiększyło wyjściowy prąd drenu w stanie przewodzenia. Modyfikacja taka miała znaczący wpływ na zmianę charakterystyk blokowania tranzystora. Napięcie blokowania, w przypadku implantacji bramki do głębokości 0,45 µm, wzrosło z 600 do 800 V przy prawie dziesięciokrotnym wzroście prądu w stanie zablokowania (rys. 8). Rys. 6. Zestawienie charakterystyk wyjściowych w zależności od głębokości implantacji bramki Fig. 6. Output characteristics juxtaposition in relation to gate s implantation depth Elementem krytycznym dla uzyskania dokładnych wyników obliczeń okazała się odpowiednia definicja siatki. W węzłach zdefiniowanej siatki obliczane są równania Poissona, ciągłości i transportu. W pierwszym kroku zbadano wpływ głębokości implantacji bramki na rezystancję kanału. Obliczenia wykazały, że zmniejszenie głębokości obszaru implantowanego o 0,1 µm od wartości 0,45 µm do wartości 0,35 µm powoduje czterokrotne zmniejszenie rezystancji kanału w stanie przewodzenia (rys. 6). Kolejnym krokiem mającym na celu zmniejszenie rezystancji kanału może być zwiększenie domieszkowania obszaru aktywnego n od poziomu 2x10 17 cm -3 do wartości 4x10 17 cm -3. Symulacje wykazały jednak, że charakterystyki wyjściowe tranzystora nie różnią się zasadniczo pomiędzy sobą dla głębokości implantacji obszaru bramki: 0,4 µm oraz 0,45 µm, a przy płytkiej implantacji do głębokości 0,35 µm mogą się pojawić problemy przy sterowaniu tranzystorem. Na- Rys. 8. Wpływ domieszkowania warstw aktywnych na napięcie blokowania Fig. 8. The influence of the active layers dopping on the blocking voltage Kompromis pomiędzy rezystancją kanału a napięciem blokowania przy rozpatrywanej geometrii tranzystora udało się uzyskać dla: 1. domieszkowania obszaru RESURF: 2x10 17 cm domieszkowania obszaru aktywnego n: 2x10 17 cm głębokości implantacji bramki: 0,35 µm Przy tak dobranych parametrach napięcie blokowania wynosiło 600 V. Otrzymane w wyniku przeprowadzonych symu- ELEKTRONIKA 7-8/

4 lacji charakterystyki porównano z eksperymentalnymi danymi literaturowymi [8]. Nieznaczne różnice pomiędzy wynikami symulacji i charakterystykami prezentowanych przyrządów mogą wynikać przede wszystkim z zakładanej w trakcie symulacji ruchliwości elektronów w kanale tranzystora (µn = 330 cm 2 V -1 s -1 ), która może być zawyżona w porównaniu z wartością rzeczywistą. Tranzystor RESURF MOSFET Kolejną symulowaną strukturą był lateralny tranzystor RESURF MOSFET (rys. 9). Symulacje charakterystyk elektrycznych zostały wykonane przy następujących założeniach: 1. długość kanału: 2 µm, 3 µm lub 5 µm 2. długość obszaru RESURF (odległość bramka-dren): 10 µm lub 18 µm 3. poziom domieszkowania warstwy epitaksjalnej p: 1x10 16 cm grubość warstwy epitaksjalnej d: 10 µm 5. głębokość obszarów RESURF: 0,5 µm 6. grubość tlenku bramkowego: 80 nm W kolejnym kroku założono bardziej realną ruchliwość elektronów w przyrządach wykonanych na odmianie 4H-SiC (µ n = 110 cm 2 V -1 s -1 ). Przy takim założeniu najkorzystniejsze parametry blokowania uzyskano również dla domieszkowania obszaru RESURF na poziomie 4x10 17 cm -3. W tym przypadku napięcie blokowania tranzystora RESURF MOSFET wynosiło 1,3 kv (rys. 11). Ruchliwość nośników w kanale tranzystora zbliżona do wartości założonej została uzyskana w kilku pracach eksperymentalnych. W większości prezentowanych prac uzyskiwane wartości ruchliwości nośników są zdecydowanie mniejsze [9]. Rys. 11. Zestawienie wpływ koncentracji domieszek obszaru RESURF na napięcie blokowania przy założeniu ruchliwości elektronów µ n = 110 cm 2 /Vs i µn = 330 cm 2 /Vs Fig. 11. Juxtaposition of characteristics exhibiting the influence of the RESURF region dopping level on the blocking voltage in case of electrons mobility µ n = 110 cm 2 /Vs and µn = 330 cm 2 /Vs Podsumowanie Rys. 9. Przekrój symulowanego tranzystora RESURF MOSFET Fig. 9. The cross-section of the simulated RESUFT MOSFET Głównym zagadnieniem rozważanym w obliczeniach był wpływ poziomu domieszkowania obszaru RESURF na napięcie przebicia i rezystancję w stanie włączenia. Ponownie przy założeniu ruchliwości elektronów µ n = 330 cm 2 V -1 s -1 najlepsze parametry blokowania uzyskano dla koncentracji domieszek w obszarze RESURF wynoszącej 4x10 17 cm -3. Napięcie blokowania wynosiło w tym przypadku około 700 V (rys. 10). Rys. 10. Wpływ koncentracji domieszek obszaru RESURF na napięcie blokowania Fig. 10.The influence of the RESURF region dopping level on the blocking voltage Wyniki symulacji zaproponowanych struktur diodowych i tranzystorowych wskazują, że za pomocą środowiska Silvaco Atlas, po wprowadzeniu modyfikacji do wbudowanych parametrów materiałowych, można z powodzeniem symulować przyrządy mikroelektroniczne wykonane na nietypowych podłożach takich jak węglik krzemu. Na podstawie otrzymanych charakterystyk prądowo-napięciowych modelowanych przyrządów oraz porównania wyników z danymi eksperymentalnymi można stwierdzić, że zastosowane w programie Atlas modele oraz parametry materiałowe po pewnych modyfikacjach dają zadowalające rezultaty. Za pomocą przeprowadzonych symulacji przetestowano różne warianty topografii oraz parametrów przyrządów wykonywanych na węgliku krzemu. Symulacje pozwalają na wstępną, teoretyczną weryfikację parametrów funkcjonalnych różnych struktur przyrządowych, ograniczając w ten sposób koszty kolejnych eksperymentów. W przypadku diod optymalizacja miała na celu wybranie takiej techniki zakończenia złącza, która ograniczałaby w sposób efektywny pole elektryczne na krawędzi anody. Na podstawie szeregu przeprowadzonych symulacji najbardziej obiecującym z tego punktu widzenia rozwiązaniem wydaje się być zastosowanie pierścienia implantowanego o przeciwnym typie przewodnictwa. W przypadku tranzystorów RESURF JFET oraz RESURF MOSFET, cechujących się licznymi punktami swobody przy doborze poszczególnych parametrów geometrii struktury oraz poziomów domieszkowania, możliwe jest zdefiniowanie parametrów poszczególnych obszarów prowadzące do kompromisowego rozwiązania między niską rezystancją w stanie włączenia a wysokim napięciem blokowania. 14. ELEKTRONIKA 7-8/2008

5 Praca zrealizowana w ramach Projektu Badawczego Zamawianego PBZ-MEiN-6/2/2006 pt. Nowe technologie na bazie węglika krzemu i ich zastosowania w elektronice wielkich częstotliwości, dużych mocy i wysokich temperatur Literatura [1] Silvaco website [2] Bhatnagar M., McLarty P. K.: Silicon-Carbide High-Voltage (400 V) Schottky Barrier Diodes. IEEE ELECTRON DEVICE LET- TERS. vol. 13, no. 10, 1992, [3] Bhatnagar M., Nakanishi' H., Bothra S., McLarty P. K., Baliga B. J.: Edge Terminations for Sic High Voltage Schottky Rectifiers [4] Saxena V., Nong J., Steckl A. J.: High-Voltage Ni and Pt SiC Schottky Diodes Utilizing Metal Field Plate Termination. IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 46, no. 3, 1999, [5] Itoh A., Kimoto T., Matsunami H.: Excellent Reverse Blocking Characteristics of High-Voltage 4H-SiC Schottky Rectifiers with Boron-Implanted Edge Termination. IEEE ELECTRON DEVICE LETTERS, vol. 17, no. 3, 1996, [6] Rupp R., Treu M., Voss S., Bjork F., Reimann T.: 2nd Generation SiC Schottky diodes: A new benchmark in SiC device ruggedness, Proceedings of the 18th International Symposium on Power Semiconductor Devices & IC's, June 4-8, 2006 Naples, Italy. [7] Atlas User s manual. DEVICE SIMULATION SOFTWARE, vol. I, [8] Fujikawa K., Shibata K., Masuda T., Shikata S.: 800V 4H-SiC RESURF-Type Lateral JFETs, IEEE Electron Device Letters, vol. 25., no. 12, December [9] Kimoto T., Kawano H., Suda J.: 1330V 67m cm2 4H-SiC(0001) RESURF MOSFET. IEEE Electron Device Letters, vol. 26, no. 9, September Badania optyczne politypów 6H-SiC oraz 15R-SiC poddanych wielokrotnej implantacji jonami glinu w podwyższonej temperaturze dr MIROSŁAW KULIK 1, prof. dr hab. JERZY ŻUK 1, mgr inż. WITOLD RZODKIEWICZ 2, mgr KRZYSZTOF PYSZNIAK 1, mgr ANDRZEJ DROŹDZIEL 1, dr MARCIN TUREK 1, mgr SŁAWOMIR PRUCNAL 1, dr inż. MARIUSZ SOCHACKI 3, prof. dr hab. inż. JAN SZMIDT 3 1 Uniwersytet Marii Curie-Skłodowskiej, Instytut Fizyki, Lublin 2 Instytut Technologii Elektronowej, Warszawa 3 Politechnika Warszawska, Wydział Elektroniki i Technik Informacyjnych, Warszawa Węglik krzemu (SiC) ma właściwości fizyczne, chemiczne i mechaniczne, które predestynują ten materiał do zastosowań w elektronice wysokich temperatur, wysokich częstotliwości i dużych mocy. Przewodność cieplna SiC jest ponad trzykrotnie większa niż krzemu, a twardość osiąga wartość 9,2 w skali Mohsa. Węglik krzemu krystalizuje w formie około 200 różnych politypii. Ze względu na dużą wartość przerwy energetycznej (E g = 3,20 ev w politypii 4H-SiC, Eg = 3,02 ev w 6H-SiC oraz E g = 2,99 ev w 15R-SiC), przyrządy wykonane z SiC charakteryzują się bardzo niskimi wartościami prądu upływu i wysokimi napięciami przebicia [1,2]. Jest to także materiał atrakcyjny z punktu widzenia zastosowań w technice jądrowej i kosmicznej. W ostatnich kilku latach nastąpił znaczny postęp w otrzymywaniu wysokiej jakości monokryształów oraz warstw epitaksjalnych SiC. Implantacja jonowa jest najbardziej perspektywiczną metodą selektywnego domieszkowania SiC ze względu na możliwość precyzyjnego określenia koncentracji i lokalizacji wprowadzonych domieszek. Proces dyfuzji termicznej wymaga wysokich temperatur sięgających 2000 C, co powoduje znaczną degradację powierzchni. Warstwy typu n otrzymujemy przeważnie poprzez implantację jonów azotu lub fosforu, natomiast domieszkami akceptorowymi są: bor, gal oraz glin. Atomy tego ostatniego pierwiastka są szczególnie użyteczne, dzięki najniższej spośród pozostałych akceptorów wartości energii jonizacji, oraz ujemnej energii wiązania (-7,9 ev) w węźle podsieci węgla, co powoduje, że korzystniejsze energetycznie jest obsadzenie przez atom Al położenia węzłowego w podsieci Si [3]. Pomimo postępów w uzyskiwaniu warstw typu p, aktywacja domieszki glinu nastręcza wiele problemów związanych z częściową tylko rekrystalizacją implantowanych warstw oraz znacznym puchnięciem (swelling) SiC pod wpływem implantacji jonowej [4]. Dla uzyskania niskorezystywnych (ρ poniżej kilku Ωcm) warstw SiC w przyrządach dużych mocy wymagane są bardzo wysokie koncentracje akceptorów, większe niż 1x10 19 cm -3. Typowe procesy implantacji jonowej przeprowadzane są do tarcz w temperaturze pokojowej. Duże dawki zaimplantowanych jonów, powyżej cm -2, pozostawiają po sobie silne uszkodzenia radiacyjne, które są trudne do usunięcia nawet podczas wygrzewania w wysokich temperaturach (powyżej 1700 C). Skutecznym rozwiązaniem problemów związanych z odbudową porządku krystalicznego w implantowanych próbkach wydaje się być zmniejszenie koncentracji defektów poprzez prowadzenie procesu implantacji przy temperaturze tarcz z zakresu od 400 C do 800 C i wygrzewanie w temperaturze z zakresu C [4]. Modelowanie profili rozkładu atomów glinu Symulacje komputerowe profili rozkładu zaimplantowanych atomów glinu w 6H-SiC wykonano przy użyciu programu SRIM-2006 [5]. Ich celem było otrzymanie wartości energii i dawek implantowanych jonów dla poszczególnych implanta- ELEKTRONIKA 7-8/